JP2004363365A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004363365A JP2004363365A JP2003160647A JP2003160647A JP2004363365A JP 2004363365 A JP2004363365 A JP 2004363365A JP 2003160647 A JP2003160647 A JP 2003160647A JP 2003160647 A JP2003160647 A JP 2003160647A JP 2004363365 A JP2004363365 A JP 2004363365A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- leads
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体装置の製造歩留まりの向上を図る。
【解決手段】主面の一辺側に、この一辺に沿って配置された複数の電極を有する半導体チップと、前記半導体チップの一辺の外側に、前記一辺と同一方向に沿って配置された複数のリードと、前記半導体チップの複数の電極と、前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の側面側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第１のリードと、前記第１のリードの端子部よりも内側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第２のリードとを、交互に繰り返し配置した構成になっており、
前記複数のボンディングワイヤは、前記第１のリードの端子部よりも内側で前記複数のリードに夫々接続されている。
【選択図】 図４
【解決手段】主面の一辺側に、この一辺に沿って配置された複数の電極を有する半導体チップと、前記半導体チップの一辺の外側に、前記一辺と同一方向に沿って配置された複数のリードと、前記半導体チップの複数の電極と、前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の側面側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第１のリードと、前記第１のリードの端子部よりも内側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第２のリードとを、交互に繰り返し配置した構成になっており、
前記複数のボンディングワイヤは、前記第１のリードの端子部よりも内側で前記複数のリードに夫々接続されている。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面（実装面）からリードの一部を露出することによって得られる外部端子を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
【０００３】
ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠部及び内枠部を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ支持体（タブ，ダイパッド，チップ搭載部）や、このチップ支持体の周囲に先端部（一端部）を臨ませる複数のリード等が配置されている。チップ支持体は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。
【０００４】
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
【０００５】
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
【０００６】
なお、ＱＦＮ型半導体装置については、例えば特開２００１−１８９４１０号公報（特許文献１）や、特許第３０７２２９１号（特許文献２）に記載されている。
【０００７】
【特許文献１】
特開２００１−１８９４１０号公報
【特許文献２】
特許第３０７２２９１号
【０００８】
【発明が解決しようとする課題】
本発明者は、ＱＦＮ型半導体装置について検討した結果、以下の問題点を見出した。
【０００９】
ＱＦＰ型半導体装置においても、半導体チップに搭載される集積回路の高機能化、高性能化に伴って端子数を増やす（多ピン化を図る）必要がある。多ピン化は樹脂封止体の平面サイズ（パッケージサイズ）の大型化を招くため、できるだけパッケージサイズを変えずに多ピン化を図る必要がある。パッケージサイズを変えずに多ピン化を図るためには、リードを微細化する必要があるが、リードの微細化に伴って外部端子も微細化されてしまう。外部端子は、実装時の信頼性を確保するために所定の面積が必要であることから、あまり小さくすることができない。従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。
【００１０】
そこで、外部端子の面積を確保し、パッケージサイズを変えずに多ピン化を図るためには、リードの端子部（外部端子として使用される部分）の幅を選択的に広くし、リードの端子部をリード配列方向に沿って千鳥状配列（ジグザグ配列）にすることが有効である。即ち、樹脂封止体の側面の近傍に端子部が位置する第１のリードと、第１のリードの端子部よりも内側（チップ側）に端子部が位置する第２のリードを半導体チップの辺と同一方向（樹脂封止体の辺）に沿って交互に繰り返し配置する。しかしながら、前述の特許文献２のように、リードの一端部側（チップ側）を端子部で終端し、リードの端子部にワイヤ接続する構造にした場合、半導体チップの電極と第１のリードとを接続するボンディングワイヤの長さが半導体チップの電極と第２のリードとを接続するボンディングワイヤよりも長くなってしまう。ボンディングワイヤの長さが長くなると、トランスファ・モールディング法に基づいて樹脂封止体を形成する時、成形金型のキャビティの内部に注入された樹脂の流動によってボンディングワイヤが変形するワイヤ流れにより、隣り合うワイヤ同士が短絡するといった不具合が発生し易くなり、製造歩留まりが低下してしまう。
【００１１】
また、ボンディングワイヤは、一端部側が半導体チップの電極に接続され、一端部側と反対側の他端部側がリードに接続されるが、特に、リード配列の初段側及び終段側において、隣り合うボンディングワイヤの他端部側におけるワイヤ間隔が狭くなったり、第１のリードに接続されたボンディングワイヤが第２のリードの端子部上を延在してしまうため、隣り合うワイヤ同士が短絡するといった不具合が発生し易くなる。
【００１２】
本発明の目的は、半導体装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、製造歩留まりが高く、多ピン化に適した半導体装置を実現することが可能な技術を提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体装置は、主面の一辺側に、この一辺に沿って配置された複数の電極を有する半導体チップと、
前記半導体チップの一辺の外側に、前記一辺と同一方向に沿って配置された複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の側面側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第１のリードと、前記第１のリードの端子部よりも内側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第２のリードとを、交互に繰り返し配置した構成になっており、
前記複数のボンディングワイヤは、前記第１のリードの端子部よりも内側で前記複数のリードに夫々接続されている。
（２）前記（１）において、
前記複数のリードは、前記樹脂封止体の側面側から前記半導体チップに向かって真っ直ぐ延びている。
（３）前記（１）において、
前記第１のリードは、その端子部から前記半導体チップに向かって延びる部分を有する。
（４）前記（１）において、
前記第１のリードの一端側は、その端子部よりも前記半導体チップ側で終端しており、
前記第２のリードの一端側は、その端子部で終端している。
（５）前記（１）において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１のボンディングワイヤは、前記第１のリードの端子部よりも前記半導体チップ側で前記第１のリードに接続され、
前記第２のボンディングワイヤは、前記第２のリードの端子部に接続されている。
（６）前記（１）において、
前記第１のボンディングワイヤが前記第１のリードに接続されたワイヤ接続部と、前記第２のボンディングワイヤが前記第２のリードに接続されたワイヤ接続部は、前記複数のリードの配列方向と同一方向の直線状にほぼ位置している。
（７）前記（１）において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１及び第２のボンディングワイヤは、前記第２のリードの端子部よりも内側で前記第１及び第２のリードに夫々接続されている。
（８）半導体装置の製造において、
第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードを有するリードフレームと、突起部を有するヒートステージとを準備する工程と、
前記ヒートステージの突起部上に前記リードの第１の部分を配置した状態で、半導体チップの電極と前記リードの第１部分とをボンディングワイヤで接続する工程とを有する。
（９）半導体装置の製造において、
第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードと、前記リードの第２の部分よりも厚さが薄いチップ支持体とを有するリードフレームを準備する工程と、
前記リードフレームを位置決めした時、前記リードの第１の部分と対応する位置に第１の突起部を有し、更に前記チップ搭載部と対応する位置に第２の突起部を有するヒートステージを準備する工程と、
前記第１の突起部上に前記リードの第１の部分が位置し、前記第２の突起部上に前記チップ支持体が位置するように、前記ヒートステージに前記リードフレームを位置決めした状態で、前記チップ支持体に搭載された半導体チップの電極と前記リードの第１の部分とをボンディングワイヤで接続する工程とを有する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
（実施形態１）
本実施形態１では、ＱＦＮ型半導体装置に本発明を適用した例について説明する。
【００１８】
図１は、本実施形態１の半導体装置の外観を示す模式的平面図、
図２は、本実施形態１の半導体装置の外観を示す模式的底面図、
図３は、図２の一部を拡大した模式的底面図、
図４は、本実施形態１の半導体装置の内部構造を示す模式的平面図、
図５は、図４の一部を拡大した模式的平面図、
図６は、本実施形態１の半導体装置の内部構造を示す模式的底面図、
図７は、本実施形態１の半導体装置の内部構造を示す模式的断面図（（ａ）は図４のａ−ａ線に沿う断面図，（ｂ）は図４のｂ−ｂ線に沿う断面図）である。
【００１９】
本実施形態１の半導体装置１は、図４、図５、図６及び図７（（ａ），（ｂ））に示すように、半導体チップ２、複数のリード５からなる第１乃至第４のリード群５ｓ、チップ支持体（ダイパッド，タブ，チップ搭載部）７、４本の吊りリード７ａ、複数のボンディングワイヤ８、及び樹脂封止体９等を有するパッケージ構造になっている。半導体チップ２、第１乃至第４のリード群５ｓの複数のリード５、チップ支持体（ダイパッド，タブ）７、４本の吊りリード７ａ、及び複数のボンディングワイヤ８等は、樹脂封止体９によって封止されている。半導体チップ２は、チップ支持体７の主面（上面）に接着材４を介在して接着固定され、チップ支持体７には、４本の吊りリード７ａが一体的に連結されている。
【００２０】
半導体チップ２は、図４及び図６に示すように、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２１】
半導体チップ２は、図４乃至図６、並びに図７（（ａ），（ｂ））に示すように、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
【００２２】
半導体チップ２の主面２ｘには、図４及び図７（（ａ），（ｂ））に示すように、複数のボンディングパッド（電極）３が形成されている。複数のボンディングパッド３は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
【００２３】
樹脂封止体９は、図１及び図２に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。樹脂封止体９は、図１、図２及び図７に示すように、互いに反対側に位置する主面（上面）９ｘ及び裏面（下面，実装面）９ｙを有し、樹脂封止体９の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。
【００２４】
樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体９の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【００２５】
樹脂封止型半導体装置の製造においては、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１の半導体装置１の製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【００２６】
第１乃至第４のリード群５ｓは、図４及び図５に示すように、樹脂封止体９の４辺に対応して配置され、各リード群５ｓの複数のリード５は、半導体チップ２の辺（樹脂封止体９の辺）と同一方向に沿って配列されている。また、各リード群５ｓの複数のリード５は、樹脂封止体９の側面９ｚ側から半導体チップ２に向かって延在している。
【００２７】
半導体チップ２の複数のボンディングパッド３は、第１乃至第４のリード群５ｓの複数のリード５と夫々電気的に接続されている。本実施形態１において、半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ８で行われており、ボンディングワイヤ８の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ８の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、リード５に接続されている。ボンディングワイヤ８としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
【００２８】
図４乃至図６、並びに図７（（ａ），（ｂ））に示すように、各リード群５ｓの複数のリード５は、複数のリード５ａ、及び複数のリード５ｂを含んでいる。リード５ａは、樹脂封止体９の側面９ｚ側（樹脂封止体９の側面９ｚの近傍）に端子部６ａを有する構成になっており、リード５ｂは、リード５ａの端子部６ａよりも内側（半導体チップ２側）に端子部６ｂを有する構成になっている。即ち、リード５ｂの端子部６ｂは、リード５ａの端子部６ａよりも樹脂封止体９の側面９ｚ（周縁）から離れた位置に配置され、図７（（ａ），（ｂ））に示すように、樹脂封止体９の側面９ｚ（周縁）から内側に離間する端子部６ｂの距離Ｌ２は、樹脂封止体９の側面９ｚ（周縁）から内側に離間する端子部６ａの距離Ｌ１よりも長くなっている。
【００２９】
図７（（ａ），（ｂ））に示すように、端子部（６ａ，６ｂ）６は、リード（５ａ，５ｂ）５と一体に形成されており、端子部６を除くリード５の他の部分の厚さは、端子部６よりも薄くなっている（端子部６の厚さ＞他の分部の厚さ）。また、図５に示すように、端子部（６ａ，６ｂ）６の幅６Ｗは、リード５の一端部側（半導体チップ２に近い側）と反対側の他端部側（樹脂封止体９の側面９ｚに近い側）における終端分部での幅５Ｗ２よりも広くなっている。
【００３０】
図４及び図５に示すように、各リード群５ｓの複数のリード５は、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って（半導体チップ２の辺、又は樹脂封止体９の辺と同一方向に沿って）交互に繰り返し配置した構成になっている。
【００３１】
図２、図３及び図７（（ａ），（ｂ））に示すように、リード（５ａ，５ｂ）５の端子部（６ａ，６ｂ）６は、樹脂封止体９の裏面９ｙから露出し、外部端子として用いられている。端子部６の先端部には、例えばメッキ法、若しくは印刷法によって形成された半田層１０が設けられている。本実施形態１の半導体装置１は、これらの端子部（５ａ，５ｂ）を配線基板の電極（フットプリント，ランド，パッド）に半田付けすることによって実装される。
【００３２】
各リード群５ｓにおいて、複数のリード５の夫々の端子部６は、図２乃至図６に示すように、樹脂封止体９の辺に沿って千鳥状に２列配置されている。樹脂封止体９の辺に最も近い１列目の列は端子部６ａで構成され、１列目よりも内側に位置する２列目の列は端子部６ｂで構成されている。１列目の端子部６ａの配列ピッチＰ１、及び２列目の端子部６ｂの配列ピッチＰ２（図３参照）は、リード５の他端部側の終端部における配列ピッチ５Ｐ２（図６参照）よりも広くなっている。
【００３３】
本実施形態１において、端子部６ｂの配列ピッチＰ２及び端子部６ａの配列ピッチＰ１は、例えば６５０［μｍ］程度であり、リード５の他端部側の終端部における配列ピッチ５Ｐ２は、例えば６５０［μｍ］程度である。
【００３４】
また、端子部（６ａ，６ｂ）６の幅６Ｗ（図５参照）は、例えば３００［μｍ］程度であり、リード（５ａ，５ｂ）５の他端部側の終端部における幅５Ｗ２（図５参照）は、例えば２００［μｍ］程度である。
また、樹脂封止体９の側面９ｚ（周縁）から内側（半導体チップ２側）に離間する端子部６ａの距離Ｌ１（図７参照）は、例えば２５０［μｍ］程度であり、樹脂封止体９の側面９ｚ（周縁）から内側（半導体チップ２側）に離間する端子部６ｂの距離Ｌ２（図７参照）は、例えば５６０［μｍ］程度である。
また、端子部（６ａ，６ｂ）６の厚さは、例えば１２５［μｍ］〜１５０［μｍ］程度であり、端子部６を除くリード５の他の部分の厚さは、例えば６５［μｍ］〜７５［μｍ］程度である（図７（ａ），（ｂ）参照）。
【００３５】
本実施形態１の半導体装置１は、前述したように、樹脂封止体９の裏面９ｙから露出し、外部端子として使用される端子部６ａが設けられたリード５ａと、樹脂封止体９の裏面９ｙから露出し、外部端子として使用され、かつ端子部６ａよりも内側に位置する端子部６ｂが設けられたリード５ｂとを有し、
リード５ａとリード５ｂは、互いに隣り合うようにして半導体チップ２の辺（樹脂封止体９の辺）と同一方向に沿って交互に繰り返し配置され、
端子部（６ａ，６ｂ）６の幅６Ｗは、リード（５ａ，５ｂ）５の他端部側の終端部における幅５Ｗよりも広くなっている。
このようなパッケージ構造にすることにより、リード（５ａ，５ｂ）５を微細化しても、実装時の信頼性を確保するために必要な端子部（６ａ，６ｂ）６の面積を確保できるため、パッケージサイズを変えることなく、多ピン化を図ることができる。
【００３６】
図４乃至図７（（ａ），（ｂ））に示すように、複数のリード（５ａ，５ｂ）５は、樹脂封止体９の側面９ｚ側から半導体チップ２に向かって真っ直ぐ延びており、各々の一端部側は半導体チップ２の外側で終端し、各々の他端部側は樹脂封止体９の側面９ｚで終端している。本実施形態１において、リード５ａは、その端子部６ａから半導体チップ２に向かって延びる部分（引き延ばし部分）５ａ１（図７（ａ）参照）を有し、リード５ａの一端部側は、その端子部６ａよりも内側（半導体チップ２側）で終端している。リード５ｂの一端部側は、その端子部６ｂで終端している。複数のリード５は、一端部側の終端部での配列ピッチ５Ｐ１（図６参照）と、他端部側の終端部での配列ピッチ５Ｐ２（図６参照）とがほぼ同一となるパターンで形成されている。
【００３７】
図４、図５、及び図７に示すように、複数のボンディングワイヤ８は、半導体チップ２の複数のボンディングパッド３と複数のリード５ａとを夫々電気的に接続する複数のボンディングワイヤ８ａと、半導体チップ２の複数のボンディングパッド３と複数のリード５ｂとを夫々電気的に接続する複数のボンディングワイヤ８ｂを含み、複数のボンディングワイヤ（８ａ，８ｂ）８は、リード５ａの端子部６よりも内側（半導体チップ２側）で複数のリード（５ａ，５ｂ）に夫々接続されている。本実施形態１において、ボンディングワイヤ８ａは、図８に示すように、その一端部８ａ１が半導体チップ２のボンディングパッド３に接続され、その他端部８ａ２がリード５ａの引き延ばし部分（端子部６ａから半導体チップ２に向かって延びる部分）５ａ１に接続されている。ボンディングワイヤ８ｂは、図９に示すように、その一端部８ｂ１が半導体チップ２のボンディングパッド３に接続され、その他端部８ｂ２がリード５ｂの接続部６ｂに接続されている。
【００３８】
また、本実施形態１において、ボンディングワイヤ８ａの他端部８ａ２とリード５ａとの接続、及びボンディングワイヤ８ｂの他端部８ｂ２とリード５ｂとの接続は、半導体チップ２からの距離がほぼ同一となる位置、換言すれば、リード５の配列方向と同一方向に沿って延びる直線上の位置でほぼ行われている。
【００３９】
図６及び図７（（ａ），（ｂ））に示すように、チップ支持体７の平面サイズは半導体チップ２の平面サイズよりも小さくなっている。即ち、本実施形態１の半導体装置１は、チップ支持体７の平面サイズを半導体チップ２の平面サイズよりも小さくした、所謂小タブ構造になっている。小タブ構造は、平面サイズが異なる数種類の半導体チップを搭載することができるため、生産性の合理化や低コスト化を図ることができる。また、チップ支持体７の厚さは、リード５の端子部６の厚さよりも薄くなっており、端子部６を除くリード５の他の部分の厚さとほぼ同一になっている。
【００４０】
ここで、本実施形態１の端子部６の配列は、半導体チップの搭載範囲を広げるために、図３に示すように、１列目の端子部６ａの配列ピッチＰ１、及び２列目の端子部６ｂの配列ピッチＰ２を「ａ」とし、１列目の端子部６ａと２列目の端子部６ｂとの配列ピッチ（千鳥間ピッチ）Ｐ３を「ｂ」として、次の数１の関係になっている。
【００４１】
【数１】ｂ∠√３／２×ａ
各リード群５ｓの複数のリード５は、図８及び図９に示すように、ボンディングワイヤ８とのボンダビリティを高めるため、各々のワイヤ接続部に例えばパラジウム（Ｐｄ）を主成分とするメッキ層２４ａが設けられている。このＰｄを主成分とするメッキ層２４ａは、銀（Ａｇ）を主成分とするメッキ層と比較して、樹脂封止体９の樹脂との接着性が良い。本実施形態１において、メッキ層２４ａは、例えばリード５及びチップ支持体７の全体を覆うようにして設けられている。
【００４２】
また、Ｐｄメッキを施すことにより、リード５のどの部分にもＡｕワイヤボンディングが可能となる。
【００４３】
次に、半導体装置１の製造に使用されるリードフレームについて、図１０及び図１１を用いて説明する。
【００４４】
図１０は、本実施形態１の半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図であり、
図１１は、図１０の一部を拡大した模式的平面図である。
【００４５】
図１０に示すように、リードフレームＬＦは、例えば、外枠部２１及び内枠部２２を含むフレーム本体（支持体）２０で区画された複数の製品形成領域（デバイス形成領域）２３を行列状に配置した多連構造になっている。各製品形成領域２３には、図１１に示すように、複数のリード５からなる第１乃至第４のリード群５ｓが配置されている。製品形成領域２３の平面形状は方形状になっており、第１乃至第４のリード群５ｓは製品形成領域２３を囲むフレーム本体２０の４つの部分に対応して配置されている。各リード群５ｓの複数のリード５は、複数のリード５ａ及び５ｂを含み、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って交互に繰り返し配置した構成になっている。また、各リード群５ｓの複数のリード５は、フレーム本体２０の対応する部分（外枠部２１，内枠部２２）に一体的に連結されている。また、各リード群５ｓの複数のリード５は、ボンディングワイヤとのボンダビリティを高めるため、各々のワイヤ接続部に例えばパラジウム（Ｐｄ）を主成分とするメッキ層が設けられている。
【００４６】
リードフレームＬＦを製造するには、まず、板厚が１２５［μｍ］〜１５０［μｍ］程度の、銅（Ｃｕ）、又はＣｕ合金、又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等からなる金属板を準備し、リード５を形成する箇所の片面をフォトレジスト膜で被覆する。また、端子部６を形成する箇所は、両面をフォトレジスト膜で被覆する。そして、この状態で金属板を薬液によってエッチングし、片面がフォトレジスト膜で被覆された領域の金属板の板厚を例えば半分程度（６５［μｍ］〜７５［μｍ］）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜で被覆されていない領域の金属板は完全に消失し、片面がフォトレジスト膜で被覆された領域に厚さ６５［μｍ］〜７５［μｍ］程度のリード５が形成される。また、両面がフォトレジスト膜で被覆された領域の金属板は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５［μｍ］〜１５０［μｍ］）を有する突起状の端子部６が形成される。次に、フォトレジスト膜を除去し、その後、リード５にメッキ層を形成することによって、図８及び図９に示すリードフレームＬＦが完成する。
【００４７】
次に、半導体装置１の製造に使用される成形金型について、図１７及び図１８を用いて説明する。
【００４８】
図１７は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１８は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【００４９】
図１７及び図１８に示すように、成形金型２５は、これに限定されないが、上下に分割された上型２５ａ及び下型２５ｂを有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ２６、エアーベント等を有する構成になっている。成形金型２５は、上型２５ａの合わせ面と、下型２５ｂの合わせ面との間にリードフレームＬＦを位置決めする。樹脂が注入されるキャビティ２６は、上型２５ａの合わせ面と下型２５ｂの合わせ面とを向かい合わせた時、上型２５ａ及び下型２５ｂによって構成される。本実施形態１において、成型金型２５のキャビティ２６は、これに限定されないが、例えば上型２５ａに設けられた凹部及び下型２５ｂによって構成される。キャビティ２６は、リードフレームＬＦの複数の製品形成領域２３を収納できる平面サイズになっている。
【００５０】
次に、半導体装置１の製造について、図１２乃至図２０を用いて説明する。
【００５１】
図１２は、半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１３は、半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１４は、半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的平面図、
図１５は、半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１６は、半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的平面図、
図１９は、半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図２０は、半導体装置の製造工程において、樹脂封止した後の状態を示すリードフレームの模式的平面図である。
【００５２】
まず、図１０及び図１１に示すリードフレームＬＦを準備し、その後、図１２（（ａ），（ｂ））に示すように、リードフレームＬＦに半導体チップ２を接着固定する。リードフレームＬＦと半導体チップ２との接着固定は、接着材４を介在して、チップ支持体７の主面に半導体チップ２の裏面２ｙを接着固定することによって行われる。
【００５３】
次に、図１３（（ａ），（ｂ））及び図１４に示すように、ヒートステージ２７にリードフレームＬＦを位置決めして装着する。ヒートステージ２７は、リードフレームＬＦを位置決めした時、リード５ａの引き出し部分５ａ１と対応する位置に突起部２８ａを有し、更に、チップ支持体７と対応する位置に突起部２８ｂを有する構成になっている。即ち、リードフレームＬＦは、ヒートステージ２７の突起部２８ａにリード５ａの引き出し部分５ａ１が接触し、ヒートステージ２７の突起部２８ｂにチップ支持体７が接触し、ヒートステージ２７の突起部（２８ａ，２８ｂ）よりも一段低い面にリード５ａの端子部６ａ及びリード５ｂの端子部６ｂが接触した状態でヒートステージ２７に位置決めされる。
【００５４】
次に、前述のように、ヒートステージ２７にリードフレームＬＦを位置決めした状態で、図１５（（ａ），（ｂ））及び図１６に示すように、半導体チップ２の主面２ｘに配置された複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ８で夫々電気的に接続する。
【００５５】
この工程において、ボンディングワイヤ８ａは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ａの引き出し部５ａ１に接続される。また、ボンディングワイヤ８ｂは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ｂの端子部６ｂに接続される。
【００５６】
次に、図１７（（ａ），（ｂ））及び図１８に示すように、成形金型２５の上型２５ａと下型２５ｂとの間にリードフレームＬＦを位置決めする。
【００５７】
リードフレームＬＦの位置決めは、複数の製品形成領域２３が１つのキャビティ２６の内部に位置する状態、即ち、各製品形成領域２３の半導体チップ２、リード５、ボンディングワイヤ８等が１つのキャビティ２６の内部に位置する状態で行われる。
【００５８】
また、リードフレームＬＦの位置決めは、リード５の端子部６をこの端子部６と向かい合うキャビティ２６の内面に接触させた状態で行われる。
【００５９】
次に、前述のようにリードフレームＬＦを位置決めした状態で、成形金型２５のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２６の内部に例えば熱硬化性の樹脂を注入して、図１９に示すように樹脂封止体２９を形成する。各製品形成領域２３の半導体チップ２、複数のリード５、複数のボンディングワイヤ８等は、図２０に示すように、樹脂封止体２９によって封止される。
【００６０】
次に、成形金型２５からリードフレームＬＦを取り出し、その後、各製品形成領域２３において樹脂封止体２９の裏面から露出する端子部６の表面に半田層１０を、例えばメッキ法、若しくは印刷法によって形成し、その後、リードフレームＬＦ及び樹脂封止体２９を例えばダイシングによって各製品形成領域２３毎に分割して個片の樹脂封止体９を形成することにより、図１乃至図９に示す本実施形態１の半導体装置１がほぼ完成する。
【００６１】
半導体装置１の製造工程中のワイヤボンディング工程において、リード５ａは、端子部６ａから半導体チップ２に向かって延びる引き出し部分５ａ１を有し、ボンディングワイヤ８ａは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ａの引き出し部分５ａ１に接続されている。このような構成にすることにより、リード５ａの端子部６ａにワイヤを接続する場合と比較して、半導体チップ２のボンディングパッド３とリード５とを電気的に接続するボンディングワイヤ８ａの長さを短くすることができるため、トランスファ・モールディング法に基づいて樹脂封止体を形成する時、成形金型２５のキャビティ２６の内部に注入された樹脂の流動によってボンディングワイヤ８が変形するワイヤ流れにより、隣り合うワイヤ同士が短絡するといった不具合を抑制することができる。この結果、半導体装置１の造歩留まりの向上を図ることができる。
【００６２】
また、リード配列の初段側及び終段側において、隣り合うボンディングワイヤの他端部側におけるワイヤ間隔が狭くなる現象を抑制でき、リード５ａに接続されたボンディングワイヤ８ａがリード５ｂの端子部６ｂ上を延在してしまうといった現象も抑制することができるため、隣り合うワイヤ同士が短絡するといった不具合を更に抑制することができる。
【００６３】
また、隣り合うワイヤ同士の短絡を抑制することができるため、製造歩留まりが高く、多ピン化に適した半導体装置１を製造することができる。
【００６４】
半導体装置１の製造工程中のワイヤボンディング工程において、図１３及び図１４に示すように、リードフレームＬＦは、ヒートステージ２７の突起部２８ａにリード５ａの引き出し部分５ａ１が接触し、ヒートステージ２７の突起部２８ｂにチップ支持体７が接触し、ヒートステージ２７の突起部（２８ａ，２８ｂ）よりも一段低い面にリード５ａの端子部６ａ及びリード５ｂの端子部６ｂが接触した状態でヒートステージ２７に位置決めされ、このままの状態でワイヤボンディングが行われる。このような状態でワイヤボンディングを行うことにより、ヒートステージ２７にリードフレームＬＦを安定して支持することができるため、リード５が変形したり、半導体チップ２の位置がずれたりする不具合を抑制することができる。
【００６５】
また、ヒートステージ２７から半導体チップ２に効率良く熱が伝わり、リード５の引き出し部分５ａ１及びリード５ｂの端子部分６ｂにおいても熱が効率良く伝わるため、ボンディングワイヤ８ａ及び８ｂによるワイヤ接続不良を抑制することができる。
【００６６】
なお、本実施形態１では、リード５ｂの端子部６ｂにワイヤの他端部を接続する例について説明したが、リード５ｂにおいてもリード５ａと同様に、端子部６ｂから半導体チップ２に向かって延びる引き出し部分を有する構成にし、リード５ｂの引き出し部分にワイヤの他端部を接続するようにしてもよい。この場合、リード５ｂに接続されるワイヤの長さも短くなる。
【００６７】
図２１は、本実施形態１の変形例であるリードフレームの一部を示す模式的平面図である。
【００６８】
前述の実施形態１では、ボンディングワイヤとのボンダビリティを高めるため、Ｐｄを主成分とするメッキ層２４ａをリード５に設けた例について説明したが、図２１に示すように、Ａｇを主成分とするメッキ層２４ｂをリード５のストレート部に設けてもよい。この場合、リード５のストレート部へのＡｇメッキにより、Ａｕワイヤボンディングが可能となる。
【００６９】
（実施形態２）
図２２は、本実施形態２の半導体装置の内部構造を示す模式的平面図、
図２３は、図２１のａ−ａ線に沿う模式的断面図、
図２４は、図２１のｂ−ｂ線に沿う模式的断面図である。
【００７０】
図２２乃至図２４に示すように、本実施形態２の半導体装置３０は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００７１】
即ち、本実施形態２の半導体装置３０は、リード５の端子部６がリード５の一部に曲げ加工を施して形成されたパッケージ構造になっている。このパッケージ構造は、金属板にプレス加工又はエッチング加工を施して所定のリードパターンを形成した後、リード５の一部に折り曲げ加工を施して端子部６を形成したリードフレームを使用することによって得られる。
【００７２】
屈曲したリードに曲げ加工を施して厚さが厚い端子部を形成する場合、リードの一端部側の位置が大きくずれてしまうため、曲げ加工による端子部６の形成は困難であるが、真っ直ぐ延びるリードに曲げ加工を施して厚さが厚い端子部を形成しても、屈曲したリードの場合と比較して、リードの一端部側の位置ずれが少ないため、曲げ加工によって端子部６を形成することができる。従って、本実施形態２においては、製造歩留まりが高く、多ピン化に適した半導体装置を低コストで製造することができる。
【００７３】
（実施形態３）
図２５は、本実施形態３の半導体装置の内部構造を示す模式的平面図、
図２６は、図２４のａ−ａ線に沿う模式的断面図、
図２７は、図２４のｂ−ｂ線に沿う模式的断面図である。
【００７４】
図２５乃至図２７に示すように、本実施形態３の半導体装置３１は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００７５】
即ち、本実施形態３のリード５は、他の部分よりも厚さが厚い端子部６をコイニングによって形成したリード形状になっている。本実施形態３の端子部６は、リードフレームの製造において、金属板に精密プレスによる打ち抜き加工を施して真っ直ぐ延びるリードを形成した後、このリードにコイニングを施すことによって形成される。
【００７６】
屈曲したリードにコイニングを施して厚さが厚い端子部を形成する場合、リードの一端部側の位置が大きくずれてしまうため、コイニングによる端子部６の形成は困難であるが、真っ直ぐ延びるリードにコイニングを施して厚さが厚い端子部を形成しても、屈曲したリードの場合と比較して、リードの一端部側の位置ずれが少ないため、コイニングによって端子部６を形成することができる。従って、本実施形態３においても、製造歩留まりが高く、多ピン化に適した半導体装置を低コストで製造することができる。
【００７７】
（実施形態４）
本実施形態４では、積層型半導体装置に本発明を適用した例について説明する。
【００７８】
図２８は、本実施形態４の半導体装置の内部構造を示す模式的平面図、
図２９は、本実施形態４である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【００７９】
図２８及び図２９に示すように、本実施形態４の半導体装置３２は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００８０】
即ち、本実施形態４の半導体装置３２は、半導体チップ２の主面２ｘ上に半導体チップ３３を積層し、これら２の半導体チップを１の樹脂封止体９で封止したパッケージ構造になっている。半導体チップ３３は、その主面に集積回路及び複数のボンディングパッド３が形成されており、その主面と反対側の裏面は、接着材３４を介在して半導体チップ２の主面２ｘに接着固定されている。半導体チップ３３のボンディングパッド３は、対応する複数のリード５とボンディングワイヤ３５を介して電気的に接続されている。ボンディングワイヤ３５は、その一端部が半導体チップ３３のボンディングパッド３に接続され、その他端部がリード５ａの端子部６ａよりも内側（半導体チップ２側）で、リード５ａ又はリード５ｂに接続されている。本実施形態４の半導体装置３２の製造では、前述の実施形態１と同様の一括方式のトランスファ・モールディング法を採用している。
【００８１】
このようなパッケージ構造においても、半導体チップ３３のボンディングパッド３とリード５ａとを電気的に接続するボンディングワイヤ３５の長さを短くすることができるので、前述の実施形態１と同様の効果が得られる。
【００８２】
（実施形態５）
本実施形態５は、ＳＯＮ型半導体装置に本発明を適用した例である。
【００８３】
図３０は、本実施形態５の半導体装置の内部構造を示す模式的平面図、
図３１は、本実施形態５の半導体装置の内部構造を示す模式的底面図である。
【００８４】
図３０及び図３１に示すように、本実施形態５の半導体装置４０は、半導体チップ４１、複数のリード５からなる第１及び第２のリード群５ｓ、チップ支持体７、２本の吊りリード７ａ、複数のボンディングワイヤ８、及び樹脂封止体９等を有するパッケージ構造になっている。半導体チップ４１、第１及び第２のリード群５ｓの複数のリード５、チップ支持体（ダイパッド，タブ）７、４本の吊りリード７ａ、及び複数のボンディングワイヤ８等は、樹脂封止体９によって封止されている。
【００８５】
半導体チップ４１の主面の互いに反対側に位置する二つの長辺側には、各々の長辺に沿って複数のボンディングパッド３が配置されている。第１のリード群５ａは、半導体チップ４１の一方の長辺の外側に配置され、第２のリード群５ｓは、半導体チップ４１の他方の長辺の外側に配置されている。半導体チップ４１のボンディングパッド３は、対応する複数のリード５とボンディングワイヤ８を介して電気的に接続されている。ボンディングワイヤ８は、その一端部が半導体チップ４１のボンディングパッド３に接続され、その他端部がリード５ａの端子部６ａよりも内側（半導体チップ２側）で、リード５に接続されている。本実施形態５の半導体装置４０の製造では、前述の実施形態１と同様の一括方式のトランスファ・モールディング法を採用している。
【００８６】
このようなパッケージ構造においても、前述の実施形態１と同様の効果が得られる。
【００８７】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８９】
本発明によれば、半導体装置の製造歩留まりの向上を図ることができる。
【００９０】
本発明によれば、製造歩留まりが高く、多ピン化に適した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の外観を示す模式的平面図である。
【図２】本発明の実施形態１である半導体装置の外観を示す模式的底面図である。
【図３】図２の一部を拡大した模式的底面図である。
【図４】本発明の実施形態１である半導体装置の内部構造を示す模式的平面図である。
【図５】図４の一部を拡大した模式的平面図である。
【図６】本発明の実施形態１である半導体装置の内部構造を示す模式的底面図である。
【図７】本発明の実施形態１である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【図８】図７（ａ）の一部を拡大した模式的断面図である。
【図９】図７（ｂ）の一部を拡大した模式的断面図である。
【図１０】本発明の実施形態１である半導体装置の製造に使用されるリードフレームの全体を示す模式的平面図である。
【図１１】図１０の一部を拡大した模式的平面図である。
【図１２】本発明の実施形態１である半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１３】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１４】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的平面図である。
【図１５】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１６】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的平面図である。
【図１７】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１８】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【図１９】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図２０】本発明の実施形態１である半導体装置の製造工程において、樹脂封止した後の状態を示すリードフレームの模式的平面図である。
【図２１】本発明の実施形態１の変形例であるリードフレームの一部を示す模式的平面図である。
【図２２】本発明の実施形態２である半導体装置の内部構造を示す模式的平面図である。
【図２３】図２１のａ−ａ線に沿う模式的断面図である。
【図２４】図２１のｂ−ｂ線に沿う模式的断面図である。
【図２５】本発明の実施形態３である半導体装置の内部構造を示す模式的平面図である。
【図２６】図２４のａ−ａ線に沿う模式的断面図である。
【図２７】図２４のｂ−ｂ線に沿う模式的断面図である。
【図２８】本発明の実施形態４である半導体装置の内部構造を示す模式的平面図である。
【図２９】本発明の実施形態４である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【図３０】本発明の実施形態５である半導体装置の内部構造を示す模式的平面図である。
【図３１】本発明の実施形態５である半導体装置の内部構造を示す模式的底面図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…ボンディングパッド、４…接着材、５…リード、６…端子部、７…支持体、７ａ…吊りリード、８…ボンディングワイヤ、９…樹脂封止体、１０…半田層、
ＬＦ…リードフレーム、２０…フレーム本体（支持体）、２１…外枠部、２２…内枠部、２３…製品形成領域（デバイス形成領域）、２４ａ，２４ｂ…メッキ層、
２５…成形金型、２５ａ…上型、２５ｂ…下型、２６…キャビティ、２７…ヒートステージ、２８ａ，２８ｂ…突起部（凸部）、２９…樹脂封止体、
３０，３１，３２，４０…半導体装置、３３，４１…半導体チップ、３４…接着材、３５…ボンディングワイヤ。
【発明の属する技術分野】
本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面（実装面）からリードの一部を露出することによって得られる外部端子を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
【０００３】
ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠部及び内枠部を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ支持体（タブ，ダイパッド，チップ搭載部）や、このチップ支持体の周囲に先端部（一端部）を臨ませる複数のリード等が配置されている。チップ支持体は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。
【０００４】
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
【０００５】
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
【０００６】
なお、ＱＦＮ型半導体装置については、例えば特開２００１−１８９４１０号公報（特許文献１）や、特許第３０７２２９１号（特許文献２）に記載されている。
【０００７】
【特許文献１】
特開２００１−１８９４１０号公報
【特許文献２】
特許第３０７２２９１号
【０００８】
【発明が解決しようとする課題】
本発明者は、ＱＦＮ型半導体装置について検討した結果、以下の問題点を見出した。
【０００９】
ＱＦＰ型半導体装置においても、半導体チップに搭載される集積回路の高機能化、高性能化に伴って端子数を増やす（多ピン化を図る）必要がある。多ピン化は樹脂封止体の平面サイズ（パッケージサイズ）の大型化を招くため、できるだけパッケージサイズを変えずに多ピン化を図る必要がある。パッケージサイズを変えずに多ピン化を図るためには、リードを微細化する必要があるが、リードの微細化に伴って外部端子も微細化されてしまう。外部端子は、実装時の信頼性を確保するために所定の面積が必要であることから、あまり小さくすることができない。従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。
【００１０】
そこで、外部端子の面積を確保し、パッケージサイズを変えずに多ピン化を図るためには、リードの端子部（外部端子として使用される部分）の幅を選択的に広くし、リードの端子部をリード配列方向に沿って千鳥状配列（ジグザグ配列）にすることが有効である。即ち、樹脂封止体の側面の近傍に端子部が位置する第１のリードと、第１のリードの端子部よりも内側（チップ側）に端子部が位置する第２のリードを半導体チップの辺と同一方向（樹脂封止体の辺）に沿って交互に繰り返し配置する。しかしながら、前述の特許文献２のように、リードの一端部側（チップ側）を端子部で終端し、リードの端子部にワイヤ接続する構造にした場合、半導体チップの電極と第１のリードとを接続するボンディングワイヤの長さが半導体チップの電極と第２のリードとを接続するボンディングワイヤよりも長くなってしまう。ボンディングワイヤの長さが長くなると、トランスファ・モールディング法に基づいて樹脂封止体を形成する時、成形金型のキャビティの内部に注入された樹脂の流動によってボンディングワイヤが変形するワイヤ流れにより、隣り合うワイヤ同士が短絡するといった不具合が発生し易くなり、製造歩留まりが低下してしまう。
【００１１】
また、ボンディングワイヤは、一端部側が半導体チップの電極に接続され、一端部側と反対側の他端部側がリードに接続されるが、特に、リード配列の初段側及び終段側において、隣り合うボンディングワイヤの他端部側におけるワイヤ間隔が狭くなったり、第１のリードに接続されたボンディングワイヤが第２のリードの端子部上を延在してしまうため、隣り合うワイヤ同士が短絡するといった不具合が発生し易くなる。
【００１２】
本発明の目的は、半導体装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、製造歩留まりが高く、多ピン化に適した半導体装置を実現することが可能な技術を提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体装置は、主面の一辺側に、この一辺に沿って配置された複数の電極を有する半導体チップと、
前記半導体チップの一辺の外側に、前記一辺と同一方向に沿って配置された複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の側面側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第１のリードと、前記第１のリードの端子部よりも内側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第２のリードとを、交互に繰り返し配置した構成になっており、
前記複数のボンディングワイヤは、前記第１のリードの端子部よりも内側で前記複数のリードに夫々接続されている。
（２）前記（１）において、
前記複数のリードは、前記樹脂封止体の側面側から前記半導体チップに向かって真っ直ぐ延びている。
（３）前記（１）において、
前記第１のリードは、その端子部から前記半導体チップに向かって延びる部分を有する。
（４）前記（１）において、
前記第１のリードの一端側は、その端子部よりも前記半導体チップ側で終端しており、
前記第２のリードの一端側は、その端子部で終端している。
（５）前記（１）において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１のボンディングワイヤは、前記第１のリードの端子部よりも前記半導体チップ側で前記第１のリードに接続され、
前記第２のボンディングワイヤは、前記第２のリードの端子部に接続されている。
（６）前記（１）において、
前記第１のボンディングワイヤが前記第１のリードに接続されたワイヤ接続部と、前記第２のボンディングワイヤが前記第２のリードに接続されたワイヤ接続部は、前記複数のリードの配列方向と同一方向の直線状にほぼ位置している。
（７）前記（１）において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１及び第２のボンディングワイヤは、前記第２のリードの端子部よりも内側で前記第１及び第２のリードに夫々接続されている。
（８）半導体装置の製造において、
第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードを有するリードフレームと、突起部を有するヒートステージとを準備する工程と、
前記ヒートステージの突起部上に前記リードの第１の部分を配置した状態で、半導体チップの電極と前記リードの第１部分とをボンディングワイヤで接続する工程とを有する。
（９）半導体装置の製造において、
第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードと、前記リードの第２の部分よりも厚さが薄いチップ支持体とを有するリードフレームを準備する工程と、
前記リードフレームを位置決めした時、前記リードの第１の部分と対応する位置に第１の突起部を有し、更に前記チップ搭載部と対応する位置に第２の突起部を有するヒートステージを準備する工程と、
前記第１の突起部上に前記リードの第１の部分が位置し、前記第２の突起部上に前記チップ支持体が位置するように、前記ヒートステージに前記リードフレームを位置決めした状態で、前記チップ支持体に搭載された半導体チップの電極と前記リードの第１の部分とをボンディングワイヤで接続する工程とを有する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
（実施形態１）
本実施形態１では、ＱＦＮ型半導体装置に本発明を適用した例について説明する。
【００１８】
図１は、本実施形態１の半導体装置の外観を示す模式的平面図、
図２は、本実施形態１の半導体装置の外観を示す模式的底面図、
図３は、図２の一部を拡大した模式的底面図、
図４は、本実施形態１の半導体装置の内部構造を示す模式的平面図、
図５は、図４の一部を拡大した模式的平面図、
図６は、本実施形態１の半導体装置の内部構造を示す模式的底面図、
図７は、本実施形態１の半導体装置の内部構造を示す模式的断面図（（ａ）は図４のａ−ａ線に沿う断面図，（ｂ）は図４のｂ−ｂ線に沿う断面図）である。
【００１９】
本実施形態１の半導体装置１は、図４、図５、図６及び図７（（ａ），（ｂ））に示すように、半導体チップ２、複数のリード５からなる第１乃至第４のリード群５ｓ、チップ支持体（ダイパッド，タブ，チップ搭載部）７、４本の吊りリード７ａ、複数のボンディングワイヤ８、及び樹脂封止体９等を有するパッケージ構造になっている。半導体チップ２、第１乃至第４のリード群５ｓの複数のリード５、チップ支持体（ダイパッド，タブ）７、４本の吊りリード７ａ、及び複数のボンディングワイヤ８等は、樹脂封止体９によって封止されている。半導体チップ２は、チップ支持体７の主面（上面）に接着材４を介在して接着固定され、チップ支持体７には、４本の吊りリード７ａが一体的に連結されている。
【００２０】
半導体チップ２は、図４及び図６に示すように、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２１】
半導体チップ２は、図４乃至図６、並びに図７（（ａ），（ｂ））に示すように、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
【００２２】
半導体チップ２の主面２ｘには、図４及び図７（（ａ），（ｂ））に示すように、複数のボンディングパッド（電極）３が形成されている。複数のボンディングパッド３は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
【００２３】
樹脂封止体９は、図１及び図２に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。樹脂封止体９は、図１、図２及び図７に示すように、互いに反対側に位置する主面（上面）９ｘ及び裏面（下面，実装面）９ｙを有し、樹脂封止体９の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。
【００２４】
樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体９の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【００２５】
樹脂封止型半導体装置の製造においては、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１の半導体装置１の製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【００２６】
第１乃至第４のリード群５ｓは、図４及び図５に示すように、樹脂封止体９の４辺に対応して配置され、各リード群５ｓの複数のリード５は、半導体チップ２の辺（樹脂封止体９の辺）と同一方向に沿って配列されている。また、各リード群５ｓの複数のリード５は、樹脂封止体９の側面９ｚ側から半導体チップ２に向かって延在している。
【００２７】
半導体チップ２の複数のボンディングパッド３は、第１乃至第４のリード群５ｓの複数のリード５と夫々電気的に接続されている。本実施形態１において、半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ８で行われており、ボンディングワイヤ８の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ８の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、リード５に接続されている。ボンディングワイヤ８としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
【００２８】
図４乃至図６、並びに図７（（ａ），（ｂ））に示すように、各リード群５ｓの複数のリード５は、複数のリード５ａ、及び複数のリード５ｂを含んでいる。リード５ａは、樹脂封止体９の側面９ｚ側（樹脂封止体９の側面９ｚの近傍）に端子部６ａを有する構成になっており、リード５ｂは、リード５ａの端子部６ａよりも内側（半導体チップ２側）に端子部６ｂを有する構成になっている。即ち、リード５ｂの端子部６ｂは、リード５ａの端子部６ａよりも樹脂封止体９の側面９ｚ（周縁）から離れた位置に配置され、図７（（ａ），（ｂ））に示すように、樹脂封止体９の側面９ｚ（周縁）から内側に離間する端子部６ｂの距離Ｌ２は、樹脂封止体９の側面９ｚ（周縁）から内側に離間する端子部６ａの距離Ｌ１よりも長くなっている。
【００２９】
図７（（ａ），（ｂ））に示すように、端子部（６ａ，６ｂ）６は、リード（５ａ，５ｂ）５と一体に形成されており、端子部６を除くリード５の他の部分の厚さは、端子部６よりも薄くなっている（端子部６の厚さ＞他の分部の厚さ）。また、図５に示すように、端子部（６ａ，６ｂ）６の幅６Ｗは、リード５の一端部側（半導体チップ２に近い側）と反対側の他端部側（樹脂封止体９の側面９ｚに近い側）における終端分部での幅５Ｗ２よりも広くなっている。
【００３０】
図４及び図５に示すように、各リード群５ｓの複数のリード５は、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って（半導体チップ２の辺、又は樹脂封止体９の辺と同一方向に沿って）交互に繰り返し配置した構成になっている。
【００３１】
図２、図３及び図７（（ａ），（ｂ））に示すように、リード（５ａ，５ｂ）５の端子部（６ａ，６ｂ）６は、樹脂封止体９の裏面９ｙから露出し、外部端子として用いられている。端子部６の先端部には、例えばメッキ法、若しくは印刷法によって形成された半田層１０が設けられている。本実施形態１の半導体装置１は、これらの端子部（５ａ，５ｂ）を配線基板の電極（フットプリント，ランド，パッド）に半田付けすることによって実装される。
【００３２】
各リード群５ｓにおいて、複数のリード５の夫々の端子部６は、図２乃至図６に示すように、樹脂封止体９の辺に沿って千鳥状に２列配置されている。樹脂封止体９の辺に最も近い１列目の列は端子部６ａで構成され、１列目よりも内側に位置する２列目の列は端子部６ｂで構成されている。１列目の端子部６ａの配列ピッチＰ１、及び２列目の端子部６ｂの配列ピッチＰ２（図３参照）は、リード５の他端部側の終端部における配列ピッチ５Ｐ２（図６参照）よりも広くなっている。
【００３３】
本実施形態１において、端子部６ｂの配列ピッチＰ２及び端子部６ａの配列ピッチＰ１は、例えば６５０［μｍ］程度であり、リード５の他端部側の終端部における配列ピッチ５Ｐ２は、例えば６５０［μｍ］程度である。
【００３４】
また、端子部（６ａ，６ｂ）６の幅６Ｗ（図５参照）は、例えば３００［μｍ］程度であり、リード（５ａ，５ｂ）５の他端部側の終端部における幅５Ｗ２（図５参照）は、例えば２００［μｍ］程度である。
また、樹脂封止体９の側面９ｚ（周縁）から内側（半導体チップ２側）に離間する端子部６ａの距離Ｌ１（図７参照）は、例えば２５０［μｍ］程度であり、樹脂封止体９の側面９ｚ（周縁）から内側（半導体チップ２側）に離間する端子部６ｂの距離Ｌ２（図７参照）は、例えば５６０［μｍ］程度である。
また、端子部（６ａ，６ｂ）６の厚さは、例えば１２５［μｍ］〜１５０［μｍ］程度であり、端子部６を除くリード５の他の部分の厚さは、例えば６５［μｍ］〜７５［μｍ］程度である（図７（ａ），（ｂ）参照）。
【００３５】
本実施形態１の半導体装置１は、前述したように、樹脂封止体９の裏面９ｙから露出し、外部端子として使用される端子部６ａが設けられたリード５ａと、樹脂封止体９の裏面９ｙから露出し、外部端子として使用され、かつ端子部６ａよりも内側に位置する端子部６ｂが設けられたリード５ｂとを有し、
リード５ａとリード５ｂは、互いに隣り合うようにして半導体チップ２の辺（樹脂封止体９の辺）と同一方向に沿って交互に繰り返し配置され、
端子部（６ａ，６ｂ）６の幅６Ｗは、リード（５ａ，５ｂ）５の他端部側の終端部における幅５Ｗよりも広くなっている。
このようなパッケージ構造にすることにより、リード（５ａ，５ｂ）５を微細化しても、実装時の信頼性を確保するために必要な端子部（６ａ，６ｂ）６の面積を確保できるため、パッケージサイズを変えることなく、多ピン化を図ることができる。
【００３６】
図４乃至図７（（ａ），（ｂ））に示すように、複数のリード（５ａ，５ｂ）５は、樹脂封止体９の側面９ｚ側から半導体チップ２に向かって真っ直ぐ延びており、各々の一端部側は半導体チップ２の外側で終端し、各々の他端部側は樹脂封止体９の側面９ｚで終端している。本実施形態１において、リード５ａは、その端子部６ａから半導体チップ２に向かって延びる部分（引き延ばし部分）５ａ１（図７（ａ）参照）を有し、リード５ａの一端部側は、その端子部６ａよりも内側（半導体チップ２側）で終端している。リード５ｂの一端部側は、その端子部６ｂで終端している。複数のリード５は、一端部側の終端部での配列ピッチ５Ｐ１（図６参照）と、他端部側の終端部での配列ピッチ５Ｐ２（図６参照）とがほぼ同一となるパターンで形成されている。
【００３７】
図４、図５、及び図７に示すように、複数のボンディングワイヤ８は、半導体チップ２の複数のボンディングパッド３と複数のリード５ａとを夫々電気的に接続する複数のボンディングワイヤ８ａと、半導体チップ２の複数のボンディングパッド３と複数のリード５ｂとを夫々電気的に接続する複数のボンディングワイヤ８ｂを含み、複数のボンディングワイヤ（８ａ，８ｂ）８は、リード５ａの端子部６よりも内側（半導体チップ２側）で複数のリード（５ａ，５ｂ）に夫々接続されている。本実施形態１において、ボンディングワイヤ８ａは、図８に示すように、その一端部８ａ１が半導体チップ２のボンディングパッド３に接続され、その他端部８ａ２がリード５ａの引き延ばし部分（端子部６ａから半導体チップ２に向かって延びる部分）５ａ１に接続されている。ボンディングワイヤ８ｂは、図９に示すように、その一端部８ｂ１が半導体チップ２のボンディングパッド３に接続され、その他端部８ｂ２がリード５ｂの接続部６ｂに接続されている。
【００３８】
また、本実施形態１において、ボンディングワイヤ８ａの他端部８ａ２とリード５ａとの接続、及びボンディングワイヤ８ｂの他端部８ｂ２とリード５ｂとの接続は、半導体チップ２からの距離がほぼ同一となる位置、換言すれば、リード５の配列方向と同一方向に沿って延びる直線上の位置でほぼ行われている。
【００３９】
図６及び図７（（ａ），（ｂ））に示すように、チップ支持体７の平面サイズは半導体チップ２の平面サイズよりも小さくなっている。即ち、本実施形態１の半導体装置１は、チップ支持体７の平面サイズを半導体チップ２の平面サイズよりも小さくした、所謂小タブ構造になっている。小タブ構造は、平面サイズが異なる数種類の半導体チップを搭載することができるため、生産性の合理化や低コスト化を図ることができる。また、チップ支持体７の厚さは、リード５の端子部６の厚さよりも薄くなっており、端子部６を除くリード５の他の部分の厚さとほぼ同一になっている。
【００４０】
ここで、本実施形態１の端子部６の配列は、半導体チップの搭載範囲を広げるために、図３に示すように、１列目の端子部６ａの配列ピッチＰ１、及び２列目の端子部６ｂの配列ピッチＰ２を「ａ」とし、１列目の端子部６ａと２列目の端子部６ｂとの配列ピッチ（千鳥間ピッチ）Ｐ３を「ｂ」として、次の数１の関係になっている。
【００４１】
【数１】ｂ∠√３／２×ａ
各リード群５ｓの複数のリード５は、図８及び図９に示すように、ボンディングワイヤ８とのボンダビリティを高めるため、各々のワイヤ接続部に例えばパラジウム（Ｐｄ）を主成分とするメッキ層２４ａが設けられている。このＰｄを主成分とするメッキ層２４ａは、銀（Ａｇ）を主成分とするメッキ層と比較して、樹脂封止体９の樹脂との接着性が良い。本実施形態１において、メッキ層２４ａは、例えばリード５及びチップ支持体７の全体を覆うようにして設けられている。
【００４２】
また、Ｐｄメッキを施すことにより、リード５のどの部分にもＡｕワイヤボンディングが可能となる。
【００４３】
次に、半導体装置１の製造に使用されるリードフレームについて、図１０及び図１１を用いて説明する。
【００４４】
図１０は、本実施形態１の半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図であり、
図１１は、図１０の一部を拡大した模式的平面図である。
【００４５】
図１０に示すように、リードフレームＬＦは、例えば、外枠部２１及び内枠部２２を含むフレーム本体（支持体）２０で区画された複数の製品形成領域（デバイス形成領域）２３を行列状に配置した多連構造になっている。各製品形成領域２３には、図１１に示すように、複数のリード５からなる第１乃至第４のリード群５ｓが配置されている。製品形成領域２３の平面形状は方形状になっており、第１乃至第４のリード群５ｓは製品形成領域２３を囲むフレーム本体２０の４つの部分に対応して配置されている。各リード群５ｓの複数のリード５は、複数のリード５ａ及び５ｂを含み、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って交互に繰り返し配置した構成になっている。また、各リード群５ｓの複数のリード５は、フレーム本体２０の対応する部分（外枠部２１，内枠部２２）に一体的に連結されている。また、各リード群５ｓの複数のリード５は、ボンディングワイヤとのボンダビリティを高めるため、各々のワイヤ接続部に例えばパラジウム（Ｐｄ）を主成分とするメッキ層が設けられている。
【００４６】
リードフレームＬＦを製造するには、まず、板厚が１２５［μｍ］〜１５０［μｍ］程度の、銅（Ｃｕ）、又はＣｕ合金、又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等からなる金属板を準備し、リード５を形成する箇所の片面をフォトレジスト膜で被覆する。また、端子部６を形成する箇所は、両面をフォトレジスト膜で被覆する。そして、この状態で金属板を薬液によってエッチングし、片面がフォトレジスト膜で被覆された領域の金属板の板厚を例えば半分程度（６５［μｍ］〜７５［μｍ］）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜で被覆されていない領域の金属板は完全に消失し、片面がフォトレジスト膜で被覆された領域に厚さ６５［μｍ］〜７５［μｍ］程度のリード５が形成される。また、両面がフォトレジスト膜で被覆された領域の金属板は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５［μｍ］〜１５０［μｍ］）を有する突起状の端子部６が形成される。次に、フォトレジスト膜を除去し、その後、リード５にメッキ層を形成することによって、図８及び図９に示すリードフレームＬＦが完成する。
【００４７】
次に、半導体装置１の製造に使用される成形金型について、図１７及び図１８を用いて説明する。
【００４８】
図１７は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１８は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【００４９】
図１７及び図１８に示すように、成形金型２５は、これに限定されないが、上下に分割された上型２５ａ及び下型２５ｂを有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ２６、エアーベント等を有する構成になっている。成形金型２５は、上型２５ａの合わせ面と、下型２５ｂの合わせ面との間にリードフレームＬＦを位置決めする。樹脂が注入されるキャビティ２６は、上型２５ａの合わせ面と下型２５ｂの合わせ面とを向かい合わせた時、上型２５ａ及び下型２５ｂによって構成される。本実施形態１において、成型金型２５のキャビティ２６は、これに限定されないが、例えば上型２５ａに設けられた凹部及び下型２５ｂによって構成される。キャビティ２６は、リードフレームＬＦの複数の製品形成領域２３を収納できる平面サイズになっている。
【００５０】
次に、半導体装置１の製造について、図１２乃至図２０を用いて説明する。
【００５１】
図１２は、半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１３は、半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１４は、半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的平面図、
図１５は、半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図１６は、半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的平面図、
図１９は、半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）、
図２０は、半導体装置の製造工程において、樹脂封止した後の状態を示すリードフレームの模式的平面図である。
【００５２】
まず、図１０及び図１１に示すリードフレームＬＦを準備し、その後、図１２（（ａ），（ｂ））に示すように、リードフレームＬＦに半導体チップ２を接着固定する。リードフレームＬＦと半導体チップ２との接着固定は、接着材４を介在して、チップ支持体７の主面に半導体チップ２の裏面２ｙを接着固定することによって行われる。
【００５３】
次に、図１３（（ａ），（ｂ））及び図１４に示すように、ヒートステージ２７にリードフレームＬＦを位置決めして装着する。ヒートステージ２７は、リードフレームＬＦを位置決めした時、リード５ａの引き出し部分５ａ１と対応する位置に突起部２８ａを有し、更に、チップ支持体７と対応する位置に突起部２８ｂを有する構成になっている。即ち、リードフレームＬＦは、ヒートステージ２７の突起部２８ａにリード５ａの引き出し部分５ａ１が接触し、ヒートステージ２７の突起部２８ｂにチップ支持体７が接触し、ヒートステージ２７の突起部（２８ａ，２８ｂ）よりも一段低い面にリード５ａの端子部６ａ及びリード５ｂの端子部６ｂが接触した状態でヒートステージ２７に位置決めされる。
【００５４】
次に、前述のように、ヒートステージ２７にリードフレームＬＦを位置決めした状態で、図１５（（ａ），（ｂ））及び図１６に示すように、半導体チップ２の主面２ｘに配置された複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ８で夫々電気的に接続する。
【００５５】
この工程において、ボンディングワイヤ８ａは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ａの引き出し部５ａ１に接続される。また、ボンディングワイヤ８ｂは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ｂの端子部６ｂに接続される。
【００５６】
次に、図１７（（ａ），（ｂ））及び図１８に示すように、成形金型２５の上型２５ａと下型２５ｂとの間にリードフレームＬＦを位置決めする。
【００５７】
リードフレームＬＦの位置決めは、複数の製品形成領域２３が１つのキャビティ２６の内部に位置する状態、即ち、各製品形成領域２３の半導体チップ２、リード５、ボンディングワイヤ８等が１つのキャビティ２６の内部に位置する状態で行われる。
【００５８】
また、リードフレームＬＦの位置決めは、リード５の端子部６をこの端子部６と向かい合うキャビティ２６の内面に接触させた状態で行われる。
【００５９】
次に、前述のようにリードフレームＬＦを位置決めした状態で、成形金型２５のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２６の内部に例えば熱硬化性の樹脂を注入して、図１９に示すように樹脂封止体２９を形成する。各製品形成領域２３の半導体チップ２、複数のリード５、複数のボンディングワイヤ８等は、図２０に示すように、樹脂封止体２９によって封止される。
【００６０】
次に、成形金型２５からリードフレームＬＦを取り出し、その後、各製品形成領域２３において樹脂封止体２９の裏面から露出する端子部６の表面に半田層１０を、例えばメッキ法、若しくは印刷法によって形成し、その後、リードフレームＬＦ及び樹脂封止体２９を例えばダイシングによって各製品形成領域２３毎に分割して個片の樹脂封止体９を形成することにより、図１乃至図９に示す本実施形態１の半導体装置１がほぼ完成する。
【００６１】
半導体装置１の製造工程中のワイヤボンディング工程において、リード５ａは、端子部６ａから半導体チップ２に向かって延びる引き出し部分５ａ１を有し、ボンディングワイヤ８ａは、一端部が半導体チップ２のボンディングパッド３に接続され、他端部がリード５ａの引き出し部分５ａ１に接続されている。このような構成にすることにより、リード５ａの端子部６ａにワイヤを接続する場合と比較して、半導体チップ２のボンディングパッド３とリード５とを電気的に接続するボンディングワイヤ８ａの長さを短くすることができるため、トランスファ・モールディング法に基づいて樹脂封止体を形成する時、成形金型２５のキャビティ２６の内部に注入された樹脂の流動によってボンディングワイヤ８が変形するワイヤ流れにより、隣り合うワイヤ同士が短絡するといった不具合を抑制することができる。この結果、半導体装置１の造歩留まりの向上を図ることができる。
【００６２】
また、リード配列の初段側及び終段側において、隣り合うボンディングワイヤの他端部側におけるワイヤ間隔が狭くなる現象を抑制でき、リード５ａに接続されたボンディングワイヤ８ａがリード５ｂの端子部６ｂ上を延在してしまうといった現象も抑制することができるため、隣り合うワイヤ同士が短絡するといった不具合を更に抑制することができる。
【００６３】
また、隣り合うワイヤ同士の短絡を抑制することができるため、製造歩留まりが高く、多ピン化に適した半導体装置１を製造することができる。
【００６４】
半導体装置１の製造工程中のワイヤボンディング工程において、図１３及び図１４に示すように、リードフレームＬＦは、ヒートステージ２７の突起部２８ａにリード５ａの引き出し部分５ａ１が接触し、ヒートステージ２７の突起部２８ｂにチップ支持体７が接触し、ヒートステージ２７の突起部（２８ａ，２８ｂ）よりも一段低い面にリード５ａの端子部６ａ及びリード５ｂの端子部６ｂが接触した状態でヒートステージ２７に位置決めされ、このままの状態でワイヤボンディングが行われる。このような状態でワイヤボンディングを行うことにより、ヒートステージ２７にリードフレームＬＦを安定して支持することができるため、リード５が変形したり、半導体チップ２の位置がずれたりする不具合を抑制することができる。
【００６５】
また、ヒートステージ２７から半導体チップ２に効率良く熱が伝わり、リード５の引き出し部分５ａ１及びリード５ｂの端子部分６ｂにおいても熱が効率良く伝わるため、ボンディングワイヤ８ａ及び８ｂによるワイヤ接続不良を抑制することができる。
【００６６】
なお、本実施形態１では、リード５ｂの端子部６ｂにワイヤの他端部を接続する例について説明したが、リード５ｂにおいてもリード５ａと同様に、端子部６ｂから半導体チップ２に向かって延びる引き出し部分を有する構成にし、リード５ｂの引き出し部分にワイヤの他端部を接続するようにしてもよい。この場合、リード５ｂに接続されるワイヤの長さも短くなる。
【００６７】
図２１は、本実施形態１の変形例であるリードフレームの一部を示す模式的平面図である。
【００６８】
前述の実施形態１では、ボンディングワイヤとのボンダビリティを高めるため、Ｐｄを主成分とするメッキ層２４ａをリード５に設けた例について説明したが、図２１に示すように、Ａｇを主成分とするメッキ層２４ｂをリード５のストレート部に設けてもよい。この場合、リード５のストレート部へのＡｇメッキにより、Ａｕワイヤボンディングが可能となる。
【００６９】
（実施形態２）
図２２は、本実施形態２の半導体装置の内部構造を示す模式的平面図、
図２３は、図２１のａ−ａ線に沿う模式的断面図、
図２４は、図２１のｂ−ｂ線に沿う模式的断面図である。
【００７０】
図２２乃至図２４に示すように、本実施形態２の半導体装置３０は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００７１】
即ち、本実施形態２の半導体装置３０は、リード５の端子部６がリード５の一部に曲げ加工を施して形成されたパッケージ構造になっている。このパッケージ構造は、金属板にプレス加工又はエッチング加工を施して所定のリードパターンを形成した後、リード５の一部に折り曲げ加工を施して端子部６を形成したリードフレームを使用することによって得られる。
【００７２】
屈曲したリードに曲げ加工を施して厚さが厚い端子部を形成する場合、リードの一端部側の位置が大きくずれてしまうため、曲げ加工による端子部６の形成は困難であるが、真っ直ぐ延びるリードに曲げ加工を施して厚さが厚い端子部を形成しても、屈曲したリードの場合と比較して、リードの一端部側の位置ずれが少ないため、曲げ加工によって端子部６を形成することができる。従って、本実施形態２においては、製造歩留まりが高く、多ピン化に適した半導体装置を低コストで製造することができる。
【００７３】
（実施形態３）
図２５は、本実施形態３の半導体装置の内部構造を示す模式的平面図、
図２６は、図２４のａ−ａ線に沿う模式的断面図、
図２７は、図２４のｂ−ｂ線に沿う模式的断面図である。
【００７４】
図２５乃至図２７に示すように、本実施形態３の半導体装置３１は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００７５】
即ち、本実施形態３のリード５は、他の部分よりも厚さが厚い端子部６をコイニングによって形成したリード形状になっている。本実施形態３の端子部６は、リードフレームの製造において、金属板に精密プレスによる打ち抜き加工を施して真っ直ぐ延びるリードを形成した後、このリードにコイニングを施すことによって形成される。
【００７６】
屈曲したリードにコイニングを施して厚さが厚い端子部を形成する場合、リードの一端部側の位置が大きくずれてしまうため、コイニングによる端子部６の形成は困難であるが、真っ直ぐ延びるリードにコイニングを施して厚さが厚い端子部を形成しても、屈曲したリードの場合と比較して、リードの一端部側の位置ずれが少ないため、コイニングによって端子部６を形成することができる。従って、本実施形態３においても、製造歩留まりが高く、多ピン化に適した半導体装置を低コストで製造することができる。
【００７７】
（実施形態４）
本実施形態４では、積層型半導体装置に本発明を適用した例について説明する。
【００７８】
図２８は、本実施形態４の半導体装置の内部構造を示す模式的平面図、
図２９は、本実施形態４である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【００７９】
図２８及び図２９に示すように、本実施形態４の半導体装置３２は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００８０】
即ち、本実施形態４の半導体装置３２は、半導体チップ２の主面２ｘ上に半導体チップ３３を積層し、これら２の半導体チップを１の樹脂封止体９で封止したパッケージ構造になっている。半導体チップ３３は、その主面に集積回路及び複数のボンディングパッド３が形成されており、その主面と反対側の裏面は、接着材３４を介在して半導体チップ２の主面２ｘに接着固定されている。半導体チップ３３のボンディングパッド３は、対応する複数のリード５とボンディングワイヤ３５を介して電気的に接続されている。ボンディングワイヤ３５は、その一端部が半導体チップ３３のボンディングパッド３に接続され、その他端部がリード５ａの端子部６ａよりも内側（半導体チップ２側）で、リード５ａ又はリード５ｂに接続されている。本実施形態４の半導体装置３２の製造では、前述の実施形態１と同様の一括方式のトランスファ・モールディング法を採用している。
【００８１】
このようなパッケージ構造においても、半導体チップ３３のボンディングパッド３とリード５ａとを電気的に接続するボンディングワイヤ３５の長さを短くすることができるので、前述の実施形態１と同様の効果が得られる。
【００８２】
（実施形態５）
本実施形態５は、ＳＯＮ型半導体装置に本発明を適用した例である。
【００８３】
図３０は、本実施形態５の半導体装置の内部構造を示す模式的平面図、
図３１は、本実施形態５の半導体装置の内部構造を示す模式的底面図である。
【００８４】
図３０及び図３１に示すように、本実施形態５の半導体装置４０は、半導体チップ４１、複数のリード５からなる第１及び第２のリード群５ｓ、チップ支持体７、２本の吊りリード７ａ、複数のボンディングワイヤ８、及び樹脂封止体９等を有するパッケージ構造になっている。半導体チップ４１、第１及び第２のリード群５ｓの複数のリード５、チップ支持体（ダイパッド，タブ）７、４本の吊りリード７ａ、及び複数のボンディングワイヤ８等は、樹脂封止体９によって封止されている。
【００８５】
半導体チップ４１の主面の互いに反対側に位置する二つの長辺側には、各々の長辺に沿って複数のボンディングパッド３が配置されている。第１のリード群５ａは、半導体チップ４１の一方の長辺の外側に配置され、第２のリード群５ｓは、半導体チップ４１の他方の長辺の外側に配置されている。半導体チップ４１のボンディングパッド３は、対応する複数のリード５とボンディングワイヤ８を介して電気的に接続されている。ボンディングワイヤ８は、その一端部が半導体チップ４１のボンディングパッド３に接続され、その他端部がリード５ａの端子部６ａよりも内側（半導体チップ２側）で、リード５に接続されている。本実施形態５の半導体装置４０の製造では、前述の実施形態１と同様の一括方式のトランスファ・モールディング法を採用している。
【００８６】
このようなパッケージ構造においても、前述の実施形態１と同様の効果が得られる。
【００８７】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８９】
本発明によれば、半導体装置の製造歩留まりの向上を図ることができる。
【００９０】
本発明によれば、製造歩留まりが高く、多ピン化に適した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の外観を示す模式的平面図である。
【図２】本発明の実施形態１である半導体装置の外観を示す模式的底面図である。
【図３】図２の一部を拡大した模式的底面図である。
【図４】本発明の実施形態１である半導体装置の内部構造を示す模式的平面図である。
【図５】図４の一部を拡大した模式的平面図である。
【図６】本発明の実施形態１である半導体装置の内部構造を示す模式的底面図である。
【図７】本発明の実施形態１である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【図８】図７（ａ）の一部を拡大した模式的断面図である。
【図９】図７（ｂ）の一部を拡大した模式的断面図である。
【図１０】本発明の実施形態１である半導体装置の製造に使用されるリードフレームの全体を示す模式的平面図である。
【図１１】図１０の一部を拡大した模式的平面図である。
【図１２】本発明の実施形態１である半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１３】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１４】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ヒートステージにリードフレームを位置決めした状態を示す模式的平面図である。
【図１５】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１６】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程において、ワイヤボンディングを実施した後の状態を示す模式的平面図である。
【図１７】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図１８】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【図１９】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿う断面図，（ｂ）は第２のリードに沿う断面図）である。
【図２０】本発明の実施形態１である半導体装置の製造工程において、樹脂封止した後の状態を示すリードフレームの模式的平面図である。
【図２１】本発明の実施形態１の変形例であるリードフレームの一部を示す模式的平面図である。
【図２２】本発明の実施形態２である半導体装置の内部構造を示す模式的平面図である。
【図２３】図２１のａ−ａ線に沿う模式的断面図である。
【図２４】図２１のｂ−ｂ線に沿う模式的断面図である。
【図２５】本発明の実施形態３である半導体装置の内部構造を示す模式的平面図である。
【図２６】図２４のａ−ａ線に沿う模式的断面図である。
【図２７】図２４のｂ−ｂ線に沿う模式的断面図である。
【図２８】本発明の実施形態４である半導体装置の内部構造を示す模式的平面図である。
【図２９】本発明の実施形態４である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線に沿う断面図，（ｂ）は図３のｂ−ｂ線に沿う断面図）である。
【図３０】本発明の実施形態５である半導体装置の内部構造を示す模式的平面図である。
【図３１】本発明の実施形態５である半導体装置の内部構造を示す模式的底面図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…ボンディングパッド、４…接着材、５…リード、６…端子部、７…支持体、７ａ…吊りリード、８…ボンディングワイヤ、９…樹脂封止体、１０…半田層、
ＬＦ…リードフレーム、２０…フレーム本体（支持体）、２１…外枠部、２２…内枠部、２３…製品形成領域（デバイス形成領域）、２４ａ，２４ｂ…メッキ層、
２５…成形金型、２５ａ…上型、２５ｂ…下型、２６…キャビティ、２７…ヒートステージ、２８ａ，２８ｂ…突起部（凸部）、２９…樹脂封止体、
３０，３１，３２，４０…半導体装置、３３，４１…半導体チップ、３４…接着材、３５…ボンディングワイヤ。
Claims (17)
- 主面の一辺側に、この一辺に沿って配置された複数の電極を有する半導体チップと、
前記半導体チップの一辺の外側に、前記一辺と同一方向に沿って配置された複数のリードと、
前記半導体チップの複数の電極と、前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記複数のリード、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の側面側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第１のリードと、前記第１のリードの端子部よりも内側に位置し、かつ前記樹脂封止体の裏面から露出する端子部を有する第２のリードとを、交互に繰り返し配置した構成になっており、
前記複数のボンディングワイヤは、前記第１のリードの端子部よりも内側で前記複数のリードに夫々接続されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記複数のリードは、前記樹脂封止体の側面側から前記半導体チップに向かって真っ直ぐ延びていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１のリードは、その端子部から前記半導体チップに向かって延びる部分を有することを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１のリードの一端側は、その端子部よりも前記半導体チップ側で終端しており、
前記第２のリードの一端側は、その端子部で終端していることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１のボンディングワイヤは、前記第１のリードの端子部よりも前記半導体チップ側で前記第１のリードに接続され、
前記第２のボンディングワイヤは、前記第２のリードの端子部に接続されていることを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
前記第１のボンディングワイヤが前記第１のリードに接続されたワイヤ接続部と、前記第２のボンディングワイヤが前記第２のリードに接続されたワイヤ接続部は、前記複数のリードの配列方向と同一方向の直線状にほぼ位置していることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記複数のボンディングワイヤは、前記半導体チップの電極と前記第１のリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極と前記第２のリードとを電気的に接続する第２のボンディングワイヤとを含み、
前記第１及び第２のボンディングワイヤは、前記第２のリードの端子部よりも内側で前記第１及び第２のリードに夫々接続されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１及び第２のリードは、各々の端子部を除く他の部分の厚さが各々の端子部よりも薄くなっていることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記第１及び第２のリードの端子部と他の分部との段差は、エッチングによって形成されていることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記第１及び第２のリードの端子部と他の分部との段差は、コイニングによって形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１及び第２のリードの端子部は、曲げ加工によって形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１及び第２のリードの端子部の幅は、前記第１及び第２のリードの前記樹脂封止体の側面側における終端部での幅よりも広くなっていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記複数のリードは、前記半導体チップ側における終端部での配列ピッチと、前記樹脂封止体の側面側における終端部での配列ピッチがほぼ同一になっていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
更に、前記半導体チップが搭載されたチップ搭載部を有し、
前記チップ搭載部の外形サイズは、前記半導体チップの外形サイズよりも小さいことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１及び第２のリードのワイヤ接続面には、Ｐｄを主成分とするメッキ層が設けられていることを特徴とする半導体装置。 - 第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードを有するリードフレームと、突起部を有するヒートステージとを準備する工程と、
前記ヒートステージの突起部上に前記リードの第１の部分を配置した状態で、半導体チップの電極と前記リードの第１部分とをボンディングワイヤで接続する工程とを有することを特徴とする半導体装置の製造方法。 - 第１の部分に前記第１の部分よりも厚さが厚い第２の部分が連なるリードと、前記リードの第２の部分よりも厚さが薄いチップ支持体とを有するリードフレームを準備する工程と、
前記リードフレームを位置決めした時、前記リードの第１の部分と対応する位置に第１の突起部を有し、更に前記チップ支持体と対応する位置に第２の突起部を有するヒートステージを準備する工程と、
前記第１の突起部上に前記リードの第１の部分が位置し、前記第２の突起部上に前記チップ支持体が位置するように、前記ヒートステージに前記リードフレームを位置決めした状態で、前記チップ支持体に搭載された半導体チップの電極と前記リードの第１の部分とをボンディングワイヤで接続する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160647A JP2004363365A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
| TW093112814A TW200504900A (en) | 2003-06-05 | 2004-05-06 | A semiconductor device and the manufacturing method thereof |
| CNA2004100484326A CN1574331A (zh) | 2003-06-05 | 2004-06-03 | 半导体器件 |
| KR1020040040170A KR20040108582A (ko) | 2003-06-05 | 2004-06-03 | 반도체 장치 및 그 제조 방법 |
| US10/860,488 US20040262752A1 (en) | 2003-06-05 | 2004-06-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160647A JP2004363365A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363365A true JP2004363365A (ja) | 2004-12-24 |
| JP2004363365A5 JP2004363365A5 (ja) | 2006-07-20 |
Family
ID=33534561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160647A Pending JP2004363365A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040262752A1 (ja) |
| JP (1) | JP2004363365A (ja) |
| KR (1) | KR20040108582A (ja) |
| CN (1) | CN1574331A (ja) |
| TW (1) | TW200504900A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351907A (ja) * | 2005-06-17 | 2006-12-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4770514B2 (ja) * | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
| US8164168B2 (en) * | 2006-06-30 | 2012-04-24 | Oki Semiconductor Co., Ltd. | Semiconductor package |
| JP2009141080A (ja) * | 2007-12-05 | 2009-06-25 | Toshiba Corp | リードフレームおよび半導体装置 |
| DE102008054735A1 (de) | 2008-12-16 | 2010-06-17 | Robert Bosch Gmbh | Leadless-Gehäusepackung |
| US9196504B2 (en) * | 2012-07-03 | 2015-11-24 | Utac Dongguan Ltd. | Thermal leadless array package with die attach pad locking feature |
| JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN105097749B (zh) * | 2014-04-15 | 2019-01-08 | 恩智浦美国有限公司 | 组合的qfn和qfp半导体封装 |
| CN107422551A (zh) * | 2017-07-25 | 2017-12-01 | 武汉天马微电子有限公司 | 一种显示装置 |
| DE102017215027A1 (de) * | 2017-08-28 | 2019-02-28 | Robert Bosch Gmbh | Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte |
| CN109905975B (zh) * | 2019-03-21 | 2020-05-19 | 清能德创电气技术（北京）有限公司 | 一种电子元器件兼容封装方法及系统 |
| JP7265502B2 (ja) * | 2020-03-19 | 2023-04-26 | 株式会社東芝 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
| JP3436253B2 (ja) * | 2001-03-01 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| US6828661B2 (en) * | 2001-06-27 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same |
| US6882035B2 (en) * | 2003-07-09 | 2005-04-19 | Agilent Technologies, Inc. | Die package |
-
2003
- 2003-06-05 JP JP2003160647A patent/JP2004363365A/ja active Pending
-
2004
- 2004-05-06 TW TW093112814A patent/TW200504900A/zh unknown
- 2004-06-03 KR KR1020040040170A patent/KR20040108582A/ko not_active Application Discontinuation
- 2004-06-03 CN CNA2004100484326A patent/CN1574331A/zh active Pending
- 2004-06-04 US US10/860,488 patent/US20040262752A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351907A (ja) * | 2005-06-17 | 2006-12-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040108582A (ko) | 2004-12-24 |
| CN1574331A (zh) | 2005-02-02 |
| US20040262752A1 (en) | 2004-12-30 |
| TW200504900A (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173346B2 (ja) | 半導体装置 | |
| US7948068B2 (en) | Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP4095827B2 (ja) | 半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2005191240A (ja) | 半導体装置及びその製造方法 | |
| US7683462B2 (en) | Chip package structure | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
| JP2004363365A (ja) | 半導体装置及びその製造方法 | |
| US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4547086B2 (ja) | 半導体装置 | |
| JP2004349316A (ja) | 半導体装置及びその製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2010161320A (ja) | 半導体装置及びその製造方法 | |
| US10707153B2 (en) | Semiconductor device having die pad | |
| JP2006279088A (ja) | 半導体装置の製造方法 | |
| JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |