CN109905975B - 一种电子元器件兼容封装方法及系统 - Google Patents
一种电子元器件兼容封装方法及系统 Download PDFInfo
- Publication number
- CN109905975B CN109905975B CN201910215437.XA CN201910215437A CN109905975B CN 109905975 B CN109905975 B CN 109905975B CN 201910215437 A CN201910215437 A CN 201910215437A CN 109905975 B CN109905975 B CN 109905975B
- Authority
- CN
- China
- Prior art keywords
- electronic device
- pins
- pin
- device group
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
本发明公开了一种电子元器件兼容封装方法及系统。该方法包括:获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;确定每个器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;确定所有器件的共用引脚;依据共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,并绘制封装的丝印,得到待兼容封装电子器件组的PCB封装图;将待兼容封装电子器件组的逻辑封装图和对应的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。本发明能够实现在同一块PCB板上使用同一个封装来焊接多种可替代物料。
Description
技术领域
本发明涉及器件封装技术领域,特别是涉及一种电子元器件兼容封装方法及系统。
背景技术
电子元器件是电子设备的基础,是保证设备可靠性的基本单元。硬件设计的一般步骤是先进行模块和器件的选型,然后才是电路的搭建。在一种新产品的硬件设计初期,某种电路功能可能不确定,就会保留多种设计方案,而在选择某种关键器件时也一样,由于器件本身具不同的生命周期,有些可能面临停产,因此,至少要有两个品牌的型号可以互相替代才能保证后期产品的可靠性。因此,设计者希望在一块空间紧凑的PCB板上既可焊接A品牌的器件,也可以焊接B品牌的器件。
由于各家的器件封装大小或者引脚间距有差异(逻辑封装和其他技术参数都符合要求),因此这类器件必须使用不同的PCB封装,目前比较常用的方式就是将这两个器件的封装同时放置在一块电路板上,对于封装较小的表贴器件可以用这种方式,但是如果是封装较大的插装器件,这种方式会增加PCB板的面积以及成本,也会增加整个设备的结构尺寸和成本。
发明内容
基于此,有必要提供一种电子元器件兼容封装方法及系统,以实现在同一块PCB板上使用同一个封装来焊接多种可替代物料。
为实现上述目的,本发明提供了如下方案:
一种电子元器件兼容封装方法,包括:
获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;所述待兼容封装电子器件组包括多个功能相同且型号不同的器件;
依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;
依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚;
依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;
确定所述共用引脚的开孔尺寸;
以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图;
依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号;
对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图;
将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。
可选的,所述依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚,具体包括:
比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同;
若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚;
若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
可选的,所述确定所述共用引脚的开孔尺寸,具体包括:
确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;
选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
可选的,所述对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图,具体包括:
获取待兼容封装电子器件组中每个器件的尺寸大小;
依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
本发明还提供了一种电子元器件兼容封装系统,包括:
获取模块,用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;所述待兼容封装电子器件组包括多个功能相同且型号不同的器件;
参数确定模块,用于依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;
共用引脚确定模块,用于依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚;
第一封装模块,用于依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;
尺寸确定模块,用于确定所述共用引脚的开孔尺寸;
第二封装模块,用于以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图;
序号确定模块,用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号;
第三封装模块,用于对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图;
兼容封装模块,用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。
可选的,所述共用引脚确定模块,具体包括:
比较单元,用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同;
引脚确定单元,用于若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚;若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
可选的,所述尺寸确定模块,具体包括:
第一尺寸确定单元,确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;
选取单元,用于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
可选的,所述第三封装模块,具体包括:
器件尺寸确定单元,用于获取待兼容封装电子器件组中每个器件的尺寸大小;
绘制丝印单元,用于依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
与现有技术相比,本发明的有益效果是:
本发明提出了一种电子元器件兼容封装方法及系统。该方法包括:获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;确定每个器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;确定所有器件的共用引脚;依据共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,并绘制封装的丝印,得到待兼容封装电子器件组的PCB封装图;将待兼容封装电子器件组的逻辑封装图和对应的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。本发明能够实现在同一块PCB板上使用同一个封装来焊接多种可替代物料,尤其适应于插装类器件的封装。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1电子元器件兼容封装方法的流程图;
图2为本发明实施例2继电器的逻辑封装图和PCB封装图;
图3为本发明实施例2继电器组组的逻辑封装图;
图4为本发明实施例2继电器组确定引脚的序号后的初始PCB封装图;
图5为本发明实施例2继电器组的PCB封装图;
图6为本发明实施例3整流桥的逻辑封装图和PCB封装图;
图7为本发明实施例3整流桥的兼容封装图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的设计理念是将这多个不同电子元器件的封装合并,逻辑封装和PCB封装引脚尽量共用,PCB的引脚孔径按较大的尺寸设计,封装整体尺寸尽量小,两个器件的封装在丝印上加以区分,实现不同电子元器件的兼容封装。这种兼容封装的设计理念适用于所有的功能相同或相似的器件。本发明对于某些必须有替代物料的关键器件,无需在PCB板上放置多个器件的封装,使用这种方法制作兼容封装可以减小封装在PCB板上的面积,也让原理图和PCB的设计更加简单。
实施例1:
图1为本发明实施例1电子元器件兼容封装方法的流程图。本实施例的电子元器件兼容封装方法,包括:
步骤S1:获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图。
所述待兼容封装电子器件组包括多个功能相同且型号不同的器件。
步骤S2:依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离。
步骤S3:依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚。
所述步骤S3,具体包括:
31)比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同。
32)若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚。
33)若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
步骤S4:依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图。
步骤S5:确定所述共用引脚的开孔尺寸。
所述步骤S5,具体包括:
确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
步骤S6:以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图。
步骤S7:依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号。
步骤S8:对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
所述步骤S8,具体包括:
获取待兼容封装电子器件组中每个器件的尺寸大小;依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
步骤S9:将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。
本实施的电子元器件兼容封装方法,能够实现在同一块PCB板上使用同一个封装来焊接多种可替代物料。
实施例2:
本实施例的待兼容封装电子器件组包括两个功能相同且型号不同的器件,本实施例将两个不同的封装合并,设计理念为逻辑封装和PCB封装引脚尽量共用,PCB的引脚孔径按较大的尺寸设计,封装整体尺寸尽量小,两个器件的封装在丝印上加以区分。
本实施例的待兼容封装电子器件组包括继电器PCN-124D3MH和继电器PCJ-124D3MH-303,具体封装步骤为:
第一步:先根据器件资料考虑如何将PCB的兼容封装进行组合,使其所占的空间最小。继电器PCN-124D3MH和继电器PCJ-124D3MH-303是互为替代的继电器,通过查阅资料得知,这两个继电器的原理以及技术参数基本相同,继电器PCN-124D3MH和继电器PCJ-124D3MH-303的逻辑封装图如图2所示,图2为本发明实施例2继电器的逻辑封装图和PCB封装图,其中图2中的(a)部分为继电器PCN-124D3MH的逻辑封装图,图2中的(b)部分为继电器PCJ-124D3MH-303的逻辑封装图,图2中的(c)部分为继电器PCN-124D3MH的PCB封装图,图2中的(d)部分为继电器PCJ-124D3MH-303的PCB封装图。由图2可知,PCB封装中各引脚的间距和位置都不相同,那么将线圈其中的一端作为共用引脚,其他的引脚在互不干涉的前提下组合在一起。
第二步:基于第一步的设计逻辑封装,由于有一个共用引脚,那么这个共用的引脚只需画出一端,其他非共用引脚分别画出,如图3所示。图3为本发明实施例2继电器组的逻辑封装图。
第三步:PCB封装以共用引脚A1/B1为参考基准,其他引脚的位置按照资料中给出的间距放置。其中共用引脚的开孔以较大的孔为宜,本实施例共用引脚的直径为0.9mm,其他非共用引脚的开孔尺寸以资料中推荐的尺寸制作即可。还需注意要不同器件功能相同却不能共用的引脚序号要进行区分,例如器件K1的各引脚序号用A标识,器件K2的各引脚序号用B标识,共用引脚为A1/B1,PCN-124D3MH的非共用引脚分别为A11和A14,PCJ-124D3MH-303的非共用引脚分别为B11和B14,即可得到继电器组的逻辑封装图,继电器组确定引脚的序号后的初始PCB封装图如图4所示。图4为本发明实施例2继电器组确定引脚的序号后的初始PCB封装图。
第四步:绘制封装的丝印,器件尺寸较大者PCJ-124D3MH-303的丝印用实线,尺寸较小者PCN-124D3MH的丝印用虚线,能共用的边尽量共用。封装内部按照功能增加标识,增加图形的可读性,继电器组的PCB封装图如图5所示。图5为本发明实施例2继电器组的PCB封装图。
第五步:将第二步中的继电器组的逻辑封装图与第四步中的继电器组的PCB封装图关联后即得到了继电器组的兼容封装图。
本实施例能够实现在同一块PCB板上使用同一个封装来焊接两种可替代物料。对于小型的表贴器件,例如阻容电感类、二三极管、集成电路等,这类物料的PCB封装有统一的标准,替代物料一般都可以共用一个标准封装。而插装类器件,这类器件对于封装的大小和尺寸没有统一的标准,每个厂家都有自己的封装形式,导致替代物料的选择非常困难,本实施例对于插装类器件很好地实现了兼容封装。
实施例3:
本实施例与实施例2不同之处在于,待兼容封装电子器件组包括两个整流桥,分别为整流桥D45XT80和整流桥SGBJ5012。图6为本发明实施例3整流桥的逻辑封装图和PCB封装图,其中图6中的(a)部分为整流桥D45XT80的逻辑封装图,图6中的(b)部分为整流桥SGBJ5012的逻辑封装图,图6中的(c)部分为整流桥D45XT80的PCB封装图,图6中的(d)部分为整流桥SGBJ5012的PCB封装图。按照实施例的五个步骤,其中引脚2、3、4的功能以及相对位置相同,只是开孔尺寸不同,那么这三个引脚可以共用并按照较大的尺寸设计,而1和5引脚以及定位孔按照各自的间距放置刚好不冲突,合并后的兼容封装如下图7所示。图7为本发明实施例3整流桥的兼容封装图,其中图7中的(a)部分为整流桥的逻辑封装图,图7中的(a)部分为整流桥的PCB封装图,其中整流桥的PCB封装图中实线部分对应D45XT80,虚线部分对应SGBJ5012。
实施例4:
本实施提供了一种电子元器件兼容封装系统,包括:
获取模块,用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;所述待兼容封装电子器件组包括多个功能相同且型号不同的器件。
参数确定模块,用于依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离。
共用引脚确定模块,用于依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚。
第一封装模块,用于依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图。
尺寸确定模块,用于确定所述共用引脚的开孔尺寸。
第二封装模块,用于以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图。
序号确定模块,用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号。
第三封装模块,用于对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
兼容封装模块,用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图。
作为一种可选的实施方式,所述共用引脚确定模块,具体包括:
比较单元,用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同;引脚确定单元,用于若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚;若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
作为一种可选的实施方式,所述尺寸确定模块,具体包括:第一尺寸确定单元,确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;选取单元,用于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
作为一种可选的实施方式,所述第三封装模块,具体包括:器件尺寸确定单元,用于获取待兼容封装电子器件组中每个器件的尺寸大小;绘制丝印单元,用于依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
本实施的电子元器件兼容封装系统,能够实现在同一块PCB板上使用同一个封装来焊接多种可替代物料。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种电子元器件兼容封装方法,其特征在于,包括:
获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;所述待兼容封装电子器件组包括多个功能相同且型号不同的器件;
依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;
依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚;
依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;
确定所述共用引脚的开孔尺寸;
以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图;
依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号;
对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图;
将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图;
所述依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚,具体包括:
比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同;
若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚;
若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
2.根据权利要求1所述的一种电子元器件兼容封装方法,其特征在于,所述确定所述共用引脚的开孔尺寸,具体包括:
确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;
选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
3.根据权利要求1所述的一种电子元器件兼容封装方法,其特征在于,所述对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图,具体包括:
获取待兼容封装电子器件组中每个器件的尺寸大小;
依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
4.一种电子元器件兼容封装系统,其特征在于,包括:
获取模块,用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图;所述待兼容封装电子器件组包括多个功能相同且型号不同的器件;
参数确定模块,用于依据所述逻辑封装图和所述PCB封装图,确定对应器件的参数信息;所述参数信息包括器件中引脚的位置、引脚的开孔尺寸、引脚的功能和各引脚之间的距离;
共用引脚确定模块,用于依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚;
第一封装模块,用于依据所述共用引脚和每个器件的逻辑封装图,确定待兼容封装电子器件组的逻辑封装图;
尺寸确定模块,用于确定所述共用引脚的开孔尺寸;
第二封装模块,用于以确定开孔尺寸后的共用引脚为基准,依据每个器件中各引脚之间的距离以及引脚的位置,确定待兼容封装电子器件组的初始PCB封装图;
序号确定模块,用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号;
第三封装模块,用于对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图;
兼容封装模块,用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关联,得到待兼容封装电子器件组的兼容封装图;
所述共用引脚确定模块,具体包括:
比较单元,用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同;
引脚确定单元,用于若所述待兼容封装电子器件组中所有器件引脚的位置都不相同,则将线圈的一端确定为共用引脚;若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置,且相同的引脚位置具有相同的功能,则将不同的器件具有的相同的引脚位置确定为共用引脚。
5.根据权利要求4所述的一种电子元器件兼容封装系统,其特征在于,所述尺寸确定模块,具体包括:
第一尺寸确定单元,确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸;
选取单元,用于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。
6.根据权利要求4所述的一种电子元器件兼容封装系统,其特征在于,所述第三封装模块,具体包括:
器件尺寸确定单元,用于获取待兼容封装电子器件组中每个器件的尺寸大小;
绘制丝印单元,用于依据各器件的尺寸大小,对确定引脚的序号后的初始PCB封装图绘制丝印,得到待兼容封装电子器件组的PCB封装图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910215437.XA CN109905975B (zh) | 2019-03-21 | 2019-03-21 | 一种电子元器件兼容封装方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910215437.XA CN109905975B (zh) | 2019-03-21 | 2019-03-21 | 一种电子元器件兼容封装方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109905975A CN109905975A (zh) | 2019-06-18 |
CN109905975B true CN109905975B (zh) | 2020-05-19 |
Family
ID=66952740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910215437.XA Active CN109905975B (zh) | 2019-03-21 | 2019-03-21 | 一种电子元器件兼容封装方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109905975B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914813A (en) * | 1988-11-25 | 1990-04-10 | Innovative Packing Technology | Refurbishing of prior used laminated ceramic packages |
CN1574331A (zh) * | 2003-06-05 | 2005-02-02 | 株式会社瑞萨科技 | 半导体器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1864979A (zh) * | 2005-05-10 | 2006-11-22 | 刘钦栋 | 记忆卡封装方法 |
CN100483701C (zh) * | 2007-09-17 | 2009-04-29 | 深圳华为通信技术有限公司 | 一种球栅阵列封装焊盘的封装图形补偿方法及装置 |
CN205453671U (zh) * | 2016-03-09 | 2016-08-10 | 上海庆科信息技术有限公司 | 一种无线通信模块 |
-
2019
- 2019-03-21 CN CN201910215437.XA patent/CN109905975B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914813A (en) * | 1988-11-25 | 1990-04-10 | Innovative Packing Technology | Refurbishing of prior used laminated ceramic packages |
CN1574331A (zh) * | 2003-06-05 | 2005-02-02 | 株式会社瑞萨科技 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN109905975A (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7430729B2 (en) | Design rule report utility | |
US7996806B2 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
CN109905975B (zh) | 一种电子元器件兼容封装方法及系统 | |
JP2011238891A (ja) | 回路基板及び前記回路基板に取付けられた部品のテスト方法 | |
CN114266219A (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
CN114266218B (zh) | 一种pcb布局布线方法及装置 | |
CN101684999A (zh) | 一种数据格式转换方法 | |
US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
US20090189298A1 (en) | Bonding pad structure and debug method thereof | |
CN103929876A (zh) | 一种印制电路板组合焊盘 | |
US11073550B1 (en) | Test vehicle for package testing | |
US7105923B2 (en) | Device and method for including passive components in a chip scale package | |
CN110245412A (zh) | 一种pcb顶针模板自动设计方法及系统、存储介质及终端 | |
US20060125504A1 (en) | Printed circuit board for burn-in testing | |
JP4539345B2 (ja) | 電気配線板設計装置 | |
CN204272500U (zh) | 印刷电路板的布局结构 | |
CN117408212A (zh) | 印制电路板上元件的布局方法、装置、设备和存储介质 | |
CN117350225A (zh) | 印制电路板上元件的布局方法、装置、设备和存储介质 | |
CN107729622B (zh) | 一种功率电感下走线及过孔的检测避让方法 | |
JP2005174014A (ja) | 部品クリアランスチェック装置 | |
US20100275171A1 (en) | Package designs for fully functional and partially functional chips | |
JP5855616B2 (ja) | 回路板の検査方法、回路板の検査装置 | |
JP2665160B2 (ja) | 多層プリント基板の配線処理装置 | |
CN112714542A (zh) | Pcb测试板、电子设备、pcb板及其制作方法 | |
JP2000181948A (ja) | 階層図面設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |