JP2004349316A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004349316A
JP2004349316A JP2003141911A JP2003141911A JP2004349316A JP 2004349316 A JP2004349316 A JP 2004349316A JP 2003141911 A JP2003141911 A JP 2003141911A JP 2003141911 A JP2003141911 A JP 2003141911A JP 2004349316 A JP2004349316 A JP 2004349316A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor device
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003141911A
Other languages
English (en)
Other versions
JP2004349316A5 (ja
Inventor
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003141911A priority Critical patent/JP2004349316A/ja
Priority to TW093110453A priority patent/TWI345278B/zh
Priority to CNA2004100424058A priority patent/CN1574329A/zh
Priority to KR1020040035695A priority patent/KR20040100997A/ko
Priority to US10/849,196 priority patent/US7208817B2/en
Publication of JP2004349316A publication Critical patent/JP2004349316A/ja
Publication of JP2004349316A5 publication Critical patent/JP2004349316A5/ja
Priority to US11/712,456 priority patent/US7339259B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の実装信頼性の向上を図る。
【解決手段】樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、
前記リードの一端部を半導体チップの裏面に固定し、かつ、前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面（実装面）からリードの一部を露出することによって得られる外部端子を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
【０００３】
ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠及び内枠を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ搭載部（タブ，ダイパッド）や、このチップ搭載部の周囲に先端部（一端部）を臨ませる複数のリード等が配置されている。チップ搭載部は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。
【０００４】
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ搭載部に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
【０００５】
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
【０００６】
なお、ＱＦＮ型半導体装置については、例えば特開２００１−２４４３９９号公報（特許文献１）に開示されている。また、同公報には、樹脂封止体の形成方法として、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法も開示されている。更に、同公報には、パッケージ構造として、チップ搭載部の平面サイズを半導体チップの平面サイズよりも小さくした、所謂小タブ構造も開示されている。
【０００７】
【特許文献１】
特開２００１−２４４３９９号公報
【０００８】
【発明が解決しようとする課題】
本発明者は、ＱＦＮ型半導体装置について検討した結果、以下の問題点を見出した。
【０００９】
（１）樹脂封止体の裏面からリードを露出させて外部端子を構成するパッケージ構造は、成形金型のキャビティの内面にリードが接するように、成形金型にリードフレームを位置決めし、その後、成形金型のキャビティの内部に樹脂を注入することによって得られるが、リードの先端部はどこにも支持されておらず、フリーになっているため、キャビティの内部に注入された樹脂の流動によってリードが変動し易い。このモールディング時のリード変動は、キャビティとリードとの密着性を低下させる要因となるため、樹脂封止体の裏面電極（外部端子）となるリード露出部がレジンバリ（レジンフラッシュ）によって覆われてしまうといった不具合が発生し易くなる。このレジンバリによる不具合は、配線基板に半導体装置を半田付け実装する時の信頼性を低下させる要因となる。また、レジンバリを除去するための工程が必要となり、製造コストの増加を招く要因ともなる。このようなレジンバリによる不具合は、以下に示す場合において更に発生し易くなる。
【００１０】
ＱＦＮ型半導体装置においても、半導体チップに搭載される集積回路の高機能化、高性能化に伴って端子数を増やす（多ピンを図る）必要がある。多ピン化は樹脂封止体の平面サイズ（パッケージサイズ）の大型化を招くため、できるだけパッケージサイズを変えずに多ピン化を図る必要がある。パッケージサイズを変えずに多ピン化を図るためには、リードを微細化する必要があるが、リードの微細化に伴って外部端子も微細化されてしまう。外部端子は、実装時の信頼性を確保するために所定の面積が必要であることから、あまり小さくすることができない。従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。
【００１１】
そこで、外部端子の面積を確保し、パッケージサイズを変えずに多ピン化を図るためには、リードの端子部（外部端子として使用される部分）の幅を選択的に広くし、リードの端子部をリード配列方向に沿って千鳥配列にすることが有効である。しかしながら、このような場合、モールディング工程において、半導体チップ側に位置する端子部は、リードの他端部側を上下方向からクランプする成型金型のクランプ部から離れるため、成型金型のキャビティの内面とリードの端子部との密着性が低くなる。更に、リードの先端部はフリーになっているため、キャビティの内部に注入された樹脂の流動によってリードが変動し易い。従って、このような場合は、リードの端子部がレジンバリによって覆われてしまうといった不具合が更に発生し易くなる。
【００１２】
（２）小タブ構造は、平面サイズが異なる数種類の半導体チップを搭載することができるため、生産性の合理化や低コスト化を図ることができる。しかしながら、平面サイズが異なる数種類の半導体チップを搭載するために、リードのチップ側の先端は、平面サイズが最も大きい半導体チップの外形にあわせて短くカットする必要があり、特に小さい半導体チップの搭載時にはボンディングワイヤの長さが長くなり、ワイヤ流れによる信頼性低下の懸念がある。
【００１３】
なお、前述の特許文献１では、半導体パッケージ全体の薄型化を図る手段について具体的に論じられていない。また、半導体パッケージの低コスト化を図る手段についても具体的に論じられていない。
【００１４】
本発明の目的は、半導体装置の実装信頼性の向上を図ることが可能な技術を提供することにある。
【００１５】
本発明の他の目的は、半導体装置の薄型化を図ることが可能な技術を提供することにある。
【００１６】
本発明の他の目的は、半導体装置の低コスト化を図ることが可能な技術を提供することにある。
【００１７】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１９】
（１）樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、
前記リードの一端部を半導体チップの裏面に固定し、かつ、前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する。
【００２０】
（２）前記（１）において、
前記外部端子は、前記樹脂封止体の側面に沿って配置される第１外部端子と、前記第１外部端子よりも内側に配置され、かつ、前記第１外部端子間に配置された第２外部端子とを有する。
【００２１】
（３）前記（２）において、
前記リードは、更に、その一端部が前記半導体チップの外側に位置する複数の第１リードと、前記複数の第１リードの間に配置され、かつ、その一端部が前記半導体チップの裏面に固定される第２リードとを有し、
前記複数の第１リードの各々は、前記第１外部端子を含み、
前記複数の第２リードの各々は、前記第２外部端子を含む。
【００２２】
（４）前記（１）において、
前記半導体装置は、更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面からその一部が露出する部材（スペーサ）を含む。
【００２３】
（５）樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、
前記リードの一端部を絶縁性基材により固定し、前記絶縁性基材上に半導体チップを固定し、かつ、前記絶縁性基材の外側に位置する前記リード部分と半導体チップの電極とをワイヤで接続する。
【００２４】
（６）前記（５）において、
前記外部端子は、前記樹脂封止体の側面に沿って配置される第１外部端子と、前記第１外部端子よりも内側に配置され、かつ、前記第１外部端子間に配置された第２外部端子を有する。
【００２５】
（７）前記（６）において、
前記リードは、更に、その一端部が前記絶縁性基材の外側に位置する複数の第１リードと、前記複数の第１リードの間に配置され、かつ、その一端部が前記絶縁性基材に固定される第２リードとを有し、
前記複数の第１リードの各々は、前記第１外部端子を含み、
前記複数の第２リードの各々は、前記第２外部端子を含む。
【００２６】
（８）前記（５）において、
前記半導体装置は、更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面からその一部が露出する部材（スペーサ）を含む。
【００２７】
（９）樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置の製造方法において、
（ａ）前記リードの一端部を半導体チップの裏面に固定する工程と、
（ｂ）前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する工程と、
（ｃ）前記半導体チップの上面上に部材（スペーサ）を形成する工程と、
（ｄ）前記半導体チップ、前記リード及び前記ワイヤを樹脂封止体により封止する工程とを有し、
前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、
前記樹脂封止体は、前記部材（スペーサ）の一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成される。
【００２８】
（１０）前記（９）において、
前記半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
前記部材（スペーサ）は、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成される。
【００２９】
（１１）前記（１０）において、
前記部材（スペーサ）は、シリコン片から形成される。
【００３０】
（１２）前記（１１）において、
前記シリコン片は、シリコンウエハをダイシングすることによって得られる複数のシリコン片の一つであり、
前記シリコンウエハのダイシングに先立って、前記半導体ウエハ上に前記シリコンウエハを張り合わせる工程と、その後、前記シリコンウエハをダイシングする工程を含む。
【００３１】
（１３）前記（１０）において、
前記部材（スペーサ）は絶縁層により形成され、前記絶縁層は印刷により形成される。
【００３２】
（１４）前記（１３）において、
前記絶縁層は、ポリイミド層である。
【００３３】
（１５）樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置の製造方法において、
（ａ）前記リードの一端部を絶縁性基材に固定する工程と、
（ｂ）前記絶縁性基材上に半導体チップを固定する工程と、
（ｃ）前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する工程と、
（ｄ）前記半導体チップの上面上に部材（スペーサ）を形成する工程と、
（ｅ）前記半導体チップ、前記絶縁性基材、前記リード及び前記ワイヤを樹脂封止体により封止する工程とを有し、
前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、
前記樹脂封止体は、前記部材（スペーサ）の一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成される。
【００３４】
（１６）配線基板上に複数の半導体チップを搭載する半導体装置の製造方法において、
（ａ）各々が集積回路と複数の電極を有する第１及び第２半導体チップを準備する工程と、
（ｂ）前記配線基板の一主面上に前記第１半導体チップを搭載する工程と、
（ｃ）前記第１半導体チップ上にスペーサを介して前記第２半導体チップを積層する工程と、
（ｄ）前記第１及び第２半導体チップの各々の電極と、前記配線基板の一主面上に配置された複数の端子とをワイヤで接続する工程と、
（ｅ）前記配線基板の一主面上において、前記第１及び第２半導体チップ、及び前記ワイヤを樹脂封止体により封止する工程とを有し、
前記第１半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成され、
前記工程（ｂ）は、前記スペーサが形成された前記第１半導体チップを前記配線基板の一主面上に搭載する工程を含む。
【００３５】
（１７）前記（１６）において、
前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることによってその厚さを薄型化する工程を更に含み、
前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載される。
【００３６】
（１８）リードフレームのチップ搭載部上に複数の半導体チップを搭載する半導体装置の製造方法において、
（ａ）各々が集積回路と複数の電極を有する第１及び第２半導体チップを準備する工程と、
（ｂ）前記チップ搭載部上に前記第１半導体チップを搭載する工程と、
（ｃ）前記第１半導体チップ上にスペーサを介して前記第２半導体チップを積層する工程と、
（ｄ）前記第１及び第２半導体チップの各々の電極と、前記リードフレームの複数のリードとをワイヤで接続する工程と、
（ｅ）前記チップ搭載部、前記複数のリードに１部、前記第１及び第２半導体チップ及び前記ワイヤを樹脂封止体により封止する工程とを有し、
前記第１半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成され、
前記工程（ｂ）は、前記スペーサが形成された前記第１半導体チップを前記チップ搭載部上に搭載する工程を含む。
（１９）前記（１８）において、
前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることによってその厚さを薄型化する工程を更に含み、
前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載される。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３８】
（実施形態１）
本実施形態１では、ＱＦＮ型半導体装置に本発明を適用した例について説明する。
【００３９】
図１は、本実施形態１の半導体装置の外観を示す模式的平面図（上面図）であり、
図２は、本実施形態１の半導体装置の外観を示す模式的底面図（下面図）であり、
図３は、本実施形態１の半導体装置の内部構造を示す模式的平面図（上面図）であり、
図４は、図３の一部を拡大した模式的平面図であり、
図５は、本実施形態１の半導体装置の内部構造を示す模式的底面図（下面図）であり、
図６は、図５の一部を拡大した模式的底面図であり、
図７は、本実施形態１の半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線（第１のリード）に沿った断面図，（ｂ）は図３のｂ−ｂ線（第２のリード）に沿った断面図）である。
【００４０】
なお、図３及び図４において、図面を見易くするため、後述するワイヤは一部省略している。
【００４１】
本実施形態１の半導体装置１ａは、図１乃至図６、並びに図７（（ａ），（ｂ））に示すように、半導体チップ２、複数のリード５からなる第１乃至第４のリード群、複数のボンディングワイヤ７、及び樹脂封止体８等を有するパッケージ構造になっている。半導体チップ２、第１乃至第４のリード群の複数のリード５、並びに複数のボンディングワイヤ７等は、樹脂封止体８によって封止されている。
【００４２】
半導体チップ２は、図３に示すように、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００４３】
半導体チップ２は、図３及び図７（（ａ），（ｂ））に示すように、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
【００４４】
半導体チップ２の主面２ｘには、複数のボンディングパッド（電極）３が形成されている。複数のボンディングパッド３は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
【００４５】
樹脂封止体８は、図１乃至図３に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。樹脂封止体８は、図１、図２及び図７に示すように、互いに反対側に位置する主面（上面）８ｘ及び裏面（下面，実装面）８ｙを有し、樹脂封止体８の平面サイズ（外形寸法）は、半導体チップ２の平面サイズ（外形寸法）よりも大きくなっている。
【００４６】
樹脂封止体８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体８の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールディング金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【００４７】
樹脂封止型半導体装置の製造においては、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１の半導体装置１ａの製造では、個別方式のトランスファ・モールディング法を採用している。
【００４８】
第１乃至第４のリード群は、図３及び図４に示すように、樹脂封止体８の４辺に対応して配置され、各リード群の複数のリード５は、樹脂封止体８の辺に沿って配列されている。また、各リード群の複数のリード５は、樹脂封止体８の側面８ｚ側から半導体チップ２に向かって延在している。
【００４９】
半導体チップ２の複数のボンディングパッド３は、第１乃至第４のリード群の複数のリード５と夫々電気的に接続されている。本実施形態１において、半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ７で行われており、ボンディングワイヤ７の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ７の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、リード５に接続されている。ボンディングワイヤ７としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ７の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
【００５０】
図３乃至図６、並びに図７（（ａ），（ｂ））に示すように、各リード群の複数のリード５は、一端部側（半導体チップ２に近い側）と反対側の他端部側（樹脂封止体８の側面８ｚに近い側）に端子部６が設けられた複数のリード５ａ及び複数のリード５ｂを含んでいる。リード５ｂの端子部６ｂは、樹脂封止体８の側面８ｚ（周縁）の近傍に配置され、リード５ａの端子部６ａは、リード５ｂの端子部６ｂよりも内側、換言すれば、リード５ａの端子部６ａよりも樹脂封止体８の側面８ｚ（周縁）から離れた位置に配置されている。即ち、図７（（ａ），（ｂ））に示すように、樹脂封止体８の側面８ｚ（周縁）から内側に離間する端子部６ａの距離Ｌ１は、樹脂封止体８の側面８ｚ（周縁）から内側に離間する端子部６ｂの距離Ｌ２よりも長くなっている。
【００５１】
図７（（ａ），（ｂ））に示すように、端子部（６ａ，６ｂ）６は、リード（５ａ，５ｂ）５と一体に形成されており、端子部６を除くリード５の他の部分の厚さは、端子部６よりも薄くなっている（端子部６の厚さ＞他の分部の厚さ）。また、図４に示すように、端子部（６ａ，６ｂ）６の幅６Ｗは、リード５の一端部側と反対側の他端部側における終端分部での幅５Ｗよりも広くなっている。
【００５２】
図３及び図４に示すように、各リード群の複数のリード５は、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って（樹脂封止体８の辺に沿って）交互に繰り返し配置した構成になっている。
【００５３】
図２及び図７（（ａ），（ｂ））に示すように、リード（５ａ，５ｂ）５の端子部（６ａ，６ｂ）６は、樹脂封止体８の裏面８ｙから露出し、外部端子として用いられている。端子部６の先端部には、例えばメッキ法、若しくは印刷法によって形成された半田層９が設けられている。本実施形態１の半導体装置１ａは、これらの接続部（５ａ，５ｂ）を配線基板の電極（フットプリント，ランド，パッド）に半田付けすることによって実装される。
【００５４】
各リード群において、複数のリード５の夫々の端子部６は、図２乃至図６に示すように、樹脂封止体８の辺に沿って千鳥状に２列配置されている。樹脂封止体８の辺に最も近い１列目の列は端子部５ｂで構成され、１列目よりも内側に位置する２列目の列は端子部５ａで構成されている。図２及び図４に示すように、１列目の端子部５ｂの配列ピッチＰ２、及び２列目の端子部５ａの配列ピッチＰ１は、リード５の他端部側の終端部における配列ピッチ５Ｐよりも広くなっている。
【００５５】
本実施形態１において、端子部５ｂの配列ピッチＰ２及び端子部５ａの配列ピッチＰ１は、例えば６５０［μｍ］程度であり、リード５の他端部側の終端部における配列ピッチ５Ｐは、例えば６５０［μｍ］程度である。また、端子部（６ａ，６ｂ）の幅６Ｗは、例えば３００［μｍ］程度であり、リード（５ａ，５ｂ）の他端部側の終端部における幅５Ｗは、例えば２００［μｍ］程度である。また、樹脂封止体８の側面８ｚ（周縁）から内側に離間する端子部６ａの距離Ｌ１は、８００［μｍ］程度であり、樹脂封止体８の側面８ｚ（周縁）から内側に離間する端子部６ｂの距離Ｌ２は、例えば２５０［μｍ］程度である。また、端子部（６ａ，６ｂ）の厚さは、例えば１２５［μｍ］〜１５０［μｍ］程度であり、端子部６を除くリード５の他の部分の厚さは、例えば６５［μｍ］〜７５［μｍ］程度である。
【００５６】
本実施形態１の半導体装置１ａは、前述したように、樹脂封止体８の裏面８ｙから露出し、外部端子として使用される端子部６ｂが設けられたリード５ｂと、樹脂封止体８の裏面８ｙから露出し、外部端子として使用され、かつ端子部６ｂよりも内側に位置する端子部６ａが設けられたリード５ａとを有し、
リード５ａとリード５ｂは、互いに隣り合うようにして樹脂封止体８の辺に沿って交互に繰り返し配置され、
端子部（６ａ，６ｂ）の幅６Ｗは、リード（５ａ，５ｂ）の他端部側の終端部における幅５Ｗよりも広くなっている。
このようなパッケージ構造にすることにより、リード（５ａ，５ｂ）を微細化しても、実装時の信頼性を確保するために必要な端子部（６ａ，６ｂ）の面積を確保できるため、パッケージサイズを変えることなく、多ピン化を図ることができる。
【００５７】
図５及び図６、並びに図７（（ａ），（ｂ））に示すように、リード５ａの一端部側は、接着材４を介在して半導体チップ２の裏面２ｙに接着固定され、その一端部側と反対側の他端部側は、樹脂封止体８の側面８ｚ（周縁）で終端している。リード５ｂの一端部側は、半導体チップ２の外側（周囲）で終端し、その一端部側と反対側の他端部側は、樹脂封止体８の側面８ｚ（周縁）で終端している。即ち、本実施形態１の半導体装置１ａは、リード５ｂの端子部６ｂよりも内側に端子部６ａが位置するリード５ａの一端部側を半導体チップ２の裏面２ｙに接着材４を介在して接着固定したパッケージ構造になっている。接着材４としては、例えば樹脂層の両面に接着層が設けられたポリイミド系の絶縁性樹脂フィルムを用いている。この絶縁性樹脂フィルムは、例えば半導体チップ２の裏面２ｙを覆うようにして設けられている。
【００５８】
次に、半導体装置１ａの製造に使用されるリードフレームについて、図８及び図９を用いて説明する。
【００５９】
図８は、本実施形態１の半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図であり、
図９は、図８の一部を拡大した模式的平面図である。
【００６０】
図９に示すように、リードフレームＬＦは、例えば、外枠部２１及び内枠部２２を含むフレーム本体（支持体）２０で区画された複数の製品形成領域（デバイス形成領域）２３を行列状に配置した多連構造になっている。各製品形成領域２３には、図９に示すように、複数のリード５からなる第１乃至第４のリード群が配置されている。製品形成領域２３の平面形状は方形状になっており、第１乃至第４のリード群は製品形成領域２３を囲むフレーム本体２０の４つの部分に対応して配置されている。各リード群の複数のリード５は、複数のリード５ａ及び５ｂを含み、リード５ａとリード５ｂとが互いに隣り合うようにリード５ａ及びリード５ｂを一方向に沿って交互に繰り返し配置した構成になっている。また、各リード群の複数のリード５は、フレーム本体２０の対応する部分（外枠部２１，内枠部２２）に一体的に連結されている。また、各リード群の複数のリード５は、ボンディングワイヤとのボンダビリティを高めるため、各々のワイヤ接続部に例えば銀（Ａｇ）を主成分とするメッキ層が設けられている。
【００６１】
リードフレームＬＦを製造するには、まず、板厚が１２５［μｍ］〜１５０［μｍ］程度の、銅（Ｃｕ）、又はＣｕ合金、又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等からなる金属板を準備し、リード５を形成する箇所の片面をフォトレジスト膜で被覆する。また、端子部６を形成する箇所は、両面をフォトレジスト膜で被覆する。そして、この状態で金属板を薬液によってエッチングし、片面がフォトレジスト膜で被覆された領域の金属板の板厚を例えば半分程度（６５［μｍ］〜７５［μｍ］）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜で被覆されていない領域の金属板は完全に消失し、片面がフォトレジスト膜で被覆された領域に厚さ６５［μｍ］〜７５［μｍ］程度のリード５が形成される。また、両面がフォトレジスト膜で被覆された領域の金属板は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５［μｍ］〜１５０［μｍ］）を有する突起状の端子部６が形成される。次に、フォトレジスト膜を除去し、その後、リード５の一端部側のワイヤ接続面にメッキ層を形成することによって、図８及び図９に示すリードフレームＬＦが完成する。
【００６２】
次に、半導体装置１ａの製造に使用される成形金型について、図１２及び図１３を用いて説明する。
【００６３】
図１２は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）であり、
図１３は、半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【００６４】
図１２及び図１３に示すように、成形金型２５は、これに限定されないが、上下に分割された上型２５ａ及び下型２５ｂを有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ２６、エアーベント等を有する構成になっている。成形金型２５は、上型２５ａの合わせ面と、下型２５ｂの合わせ面との間にリードフレームＬＦを位置決めする。樹脂が注入されるキャビティ２６は、上型２５ａの合わせ面と下型２５ｂの合わせ面とを向かい合わせた時、上型２５ａ及び下型２５ｂによって構成される。本実施形態１において、成型金型２５のキャビティ２６は、これに限定されないが、例えば上型２５ａに設けられた凹部及び下型２５ｂに設けられた凹部によって構成される。キャビティ２６は、リードフレームＬＦの複数の製品形成領域２３に対応して複数設けられている。
【００６５】
次に、半導体装置１ａの製造について、図１０乃至図１６を用いて説明する。
【００６６】
図１０は、半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）であり、
図１１は、半導体装置の製造工程中のワイヤボンディング工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）であり、
図１４は、半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）であり、
図１５は、半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図であり、
図１６は、半導体装置の製造において、半田層形成工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【００６７】
まず、図８及び図９に示すリードフレームＬＦを準備し、その後、図１０（（ａ），（ｂ））に示すように、リードフレームＬＦに半導体チップ２を接着固定する。リードフレームＬＦと半導体チップ２との接着固定は、接着材４を介在して、半導体チップ２の裏面２ｙにリード５ａの一端部側を接着固定することによって行われる。この工程において、半導体チップ２の接着固定は、ヒートステージ２７ａにリードフレームＬＦを装着した状態で行われるが、リードフレームＬＦの裏面には突起状の端子部６が位置するため、ヒートステージ２７ａには端子部６と対向する箇所に凹部２８を設けておくとよい。このようにすると、リードフレームＬＦを安定して支持することができるため、半導体チップ２を搭載する際にリード５が変形したり、半導体チップ２の位置がずれたりする不具合を抑制することができる。
【００６８】
次に、図１１（（ａ），（ｂ））に示すように、半導体チップ２の主面２ｘに配置された複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ７で夫々電気的に接続する。この工程においても、ヒートステージ２７ｂにリードフレームＬＦを装着した状態で行われるため、ヒートステージ２７ｂには端子部６と対向する箇所に凹部２８を設けておくとよい。このようにすると、ワイヤボンディングを行う際にリード５が変形したり、ボンディングワイヤ７の位置がずれたりする不具合を抑制することができる。
【００６９】
次に、図１２（（ａ），（ｂ））及び図１３に示すように、成形金型２５の上型２５ａと下型２５ｂとの間にリードフレームＬＦを位置決めする。
【００７０】
リードフレームＬＦの位置決めは、各々のキャビティ２６の内部に、各々の製品形成領域２３の半導体チップ２、リード５、ボンディングワイヤ７等が位置する状態で行われる。
また、リードフレームＬＦの位置決めは、リード（５ａ，５ｂ）５の他端部側を上型２５ａの合わせ面及び下型２５ｂの合わせ面で上下方向から挟み込み、リード（５ａ，５ｂ）５の端子部（６ａ，６ｂ）６をキャビティ２６の内面に接触させた状態で行われる。
【００７１】
次に、前述のようにリードフレームＬＦを位置決めした状態で、図１４に示すように、成形金型２５のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２６の内部に例えば熱硬化性の樹脂を注入して樹脂封止体８を形成する。半導体チップ２、複数のリード５、複数のボンディングワイヤ７等は、樹脂封止体８によって封止される。
【００７２】
この工程において、樹脂封止体８の裏面８ｙからリード５の端子部６を露出させたパッケージが形成される。
【００７３】
次に、成形金型２５からリードフレームＬＦを取り出す。本実施形態１の半導体装置１ａの製造では、複数の製品形成領域２３を有するリードフレームＬＦを使用し、製品形成領域２３に搭載された半導体チップ２毎に樹脂封止する個別方式のトランスファ・モールディング法を採用している。従って、図１５に示すように、樹脂封止体８は、リードフレームＬＦの製品形成領域２３毎に形成される。
【００７４】
次に、図１６に示すように、樹脂封止体８の裏面８ｙから露出する端子部６の表面に半田層９を、例えばメッキ法、若しくは印刷法によって形成し、その後、樹脂封止体８の主面８ｘに製品名等のマークを印刷した後、フレーム本体２０からリード５を分離する切断工程、リードフレームＬＦの不要な部分を分離する切断工程等を施すことにより、本実施形態１の半導体装置１ａがほぼ完成する。
【００７５】
半導体装置１ａの製造工程中のモールディング工程において、図１２に示すように、リード５ａの一端部側は、半導体チップ２の裏面２ｙに接着固定されている。このような状態でキャビティ２６の内部に樹脂を注入すると、キャビティ２６の内部に注入された樹脂の流動によって生じるリード５ａの変動を抑制することができるため、キャビティ２６の内面とリード５ａの端子部６ａとの密着性の低下を抑制でき、樹脂封止体８の裏面電極（外部端子）となるリード５ａの端子部６ａがレジンバリ（レジンフラッシュ）によって覆われてしまうといった不具合を抑制することができる。
【００７６】
一方、リードフレームＬＦの位置決めは、リード（５ａ，５ｂ）５の他端部側を上型２５ａの合わせ面及び下型２５ｂの合わせ面で上下方向から挟み込み、リード（５ａ，５ｂ）５の端子部（６ａ，６ｂ）６をキャビティ２６の内面に接触させた状態で行われる。このようにすると、リードフレームＬＦを構成する金属板のバネ力によって、リード５の端子部６がキャビティ２６の内面を押圧する力が働き、キャビティ２６の内面にリード５の端子部６が密着する。しかしながら、この押圧力は、リード５の他端部側を挟み込む成型金型２５のクランプ部（キャビティ２６の周縁）から遠ざかるにつれて弱くなるため、端子部６ｂよりも成型金型のクランプ部から離れた端子部６ａの方が、キャビティ２６の内面を押圧する力が弱くなる。即ち、成形金型２５のクランプ部から端子部５ｂよりも遠い端子部５ａは、キャビティ２６との密着性が低下し、端子部６ａがレジンバリによって覆われてしまうといった不具合が発生し易くなる。
【００７７】
これに対し、本実施形態１では、半導体チップ２の裏面２ｙにリード５ａの一端部側を接着固定している。このようにすると、キャビティ２６の内面に働く端子部６ａの押圧力の低下を抑制することができるため、キャビティ２６の内面とリード５ａの端子部６ａとの密着性の低下を抑制でき、樹脂封止体８の裏面電極（外部端子）となるリード５ａの端子部６ａがレジンバリ（レジンフラッシュ）によって覆われてしまうといった不具合を抑制することができる。
【００７８】
従って、半導体チップ２の裏面２ｙにリード５の一端部側を接着固定しておくことにより、樹脂の流れに起因するレジンバリの発生、及び成型金型２５のクランプ部からの距離に起因するレジンバリの発生を抑制することができる。この結果、配線基板に半導体装置を半田付け実装する時の信頼性の向上を図ることができる。また、レジンバリを除去するための工程が不要となるため、実装時の信頼性が高い半導体装置を低コストで製造することができる。
【００７９】
また、半導体チップ２の裏面２ｙにリード５ａの一端部側を固定する方法では、
平面サイズが異なる数種類の半導体チップをリードフレームＬＦに搭載することができるため、生産性の合理化や低コスト化を図ることができる。また、平面サイズが異なる数種類の半導体チップを搭載するために、リードの先端は、平面サイズが最も大きい半導体チップの外形にあわせてリードの先端を短くカットする必要がないため、半導体チップの外形に応じて、ボンディングワイヤ７の長さを選定することができ、キャビティ２６に注入された樹脂の流動に起因するワイヤ流れを抑制することができる。
【００８０】
なお、本実施形態１において、リード５ｂの一端部は、半導体チップ２の裏面に接着固定されておらず、半導体チップ２の外側で終端している。全リードを半導体チップ２の裏面に固定することが最も望ましいが、リード本数が多い場合、全リード５を半導体チップ２の裏面２ｙに固定することは困難である。これは、リード５の一端部側の配列ピッチを他端部側の配列ピッチよりも狭くする必要があり、リード加工に限界があるためである。従って、リード本数が多い場合は、本実施形態１のように、レジンバリの発生条件が最も悪い端子部６ａを有するリード５ａを選択して半導体チップ２の裏面に固定することが望ましい。
【００８１】
（変形例）
図１７は、実施形態１の変形例である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【００８２】
前述の実施形態１では、リード５ｂの端子部６ｂよりも内側（半導体チップ２側）に端子部６ａが位置するリード５ａの一端部を半導体チップ２の裏面に固定した例について説明したが、図１７（（ａ），（ｂ））に示すように、リード５ａと同様に、リード５ｂにおいても一端部側を半導体チップ２の裏面２ｙに接着固定するようにしてもよい。この場合、端子部６ａよりも外側に位置する端子部６ｂにおいても、レジンバリによる不具合を抑制することができる。
【００８３】
（実施形態２）
図１８は、本実施形態２の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【００８４】
図１８に示すように、本実施形態２の半導体装置１ｂは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【００８５】
即ち、本実施形態２の半導体装置１ｂは、半導体チップ２を支持する基材（支持基材）１０を有し、基材１０の主面に接着材４を介在して半導体チップ２が接着固定され、更に、基材１０の主面と反対側の裏面に接着材を介在してリード５（５ａ，５ｂ）の一端部側が接着固定されたパッケージ構造になっている。基材１０としては、半導体チップ２とリード５ａとの耐絶縁性を考慮して、例えば樹脂テープ等の絶縁性基材を用いることが望ましいが、放熱性を考慮した場合、熱伝導率が高い金属材料からなる金属製基材を用いてもよい。但し、導電性の金属製基材を用いる場合、基材１０とリード５ａとの接着、基材１０と半導体チップ２との接着には、絶縁性接着材を用いる必要がある。
【００８６】
このようなパッケージ構造は、製造工程において、リード５の一端部側に基材１０が接着固定されたリードフレームを用いること、又は、リード５の一端部側に基材１０を接着固定し、その後、基材１０に半導体チップ２を接着固定することによって得られる。
【００８７】
このようなパッケージ構造においても、前述の実施形態１と同様の効果が得られる。
【００８８】
（実施形態３）
図１９は、本実施形態３の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【００８９】
図１９に示すように、本実施形態３の半導体装置１ｃは、基本的に前述の実施形態２と同様の構成になっており、以下の構成が異なっている。
【００９０】
即ち、本実施形態３の半導体装置１ｃは、半導体チップ２の周囲（半導体チップ２の外側）において、基材１０の主面（半導体チップ２が固定された面：チップ固定面）に、リード（５ａ，５ｂ）５の一端部側が接着固定されたパッケージ構造になっている。また、リード５は、第１の部分Ｓ１と、この第１の部分Ｓ１から樹脂封止体８の裏面８ｙ側に折れ曲がる第２の部分Ｓ２と、この第２の部分Ｓ２から樹脂封止体８の側面８ｚに向かって延びる第３の部分Ｓ３とを有する構成になっており、第１の部分Ｓ１は、基材１０の主面に接着固定され、第３の部分Ｓ３には、端子部６が設けられている。換言すれば、リード５は、基材１０の主面に接着固定される第１の部分Ｓ１が、端子部６を有する第３の部分Ｓ３よりも、樹脂封止体８の主面側に位置するように構成されている。このようなリード５は、金属板に打ち抜き加工やエッチング加工を施して所定のパターンを形成した後、折り曲げ加工を施すことによって形成することができる。
【００９１】
このようなパッケージ構造においても、前述の実施形態１と同様の効果が得られる。
【００９２】
また、リード５の剛性が高くなるため、モールディング工程において、成形金型のキャビティの内面にリード５の端子部６を押し付ける力が向上する。
【００９３】
また、リード５の先端部側の厚さが半導体チップ２の厚さで吸収されるため、前述の実施形態２のように、基材１０の裏面（半導体チップ２が固定された面と反対側の面）にリード５の一端部側を接着固定する場合と比較して、半導体装置の薄型化を図ることができる。
【００９４】
また、リード５において、基材１０の主面に接着固定された第１の部分Ｓ１は、端子部６が設けられた第３の部分Ｓ３よりも樹脂封止体８の主面側に位置しているため、半導体装置の厚さを厚くすることなく、基材１０の厚さを厚くすることができる。また、図示していないが、樹脂封止体８の裏面から基材１０を露出させることもできる。
【００９５】
（実施形態４）
図２０は、本実施形態４の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【００９６】
図２０に示すように、本実施形態４の半導体装置１ｄは、基本的に前述の実施形態３と同様の構成になっており、以下の構成が異なっている。
【００９７】
即ち、本実施形態４の半導体装置１ｄは、基材１０の主面と反対側の裏面に接着材４を介在して半導体チップ２の裏面２ｙが接着固定され、半導体チップ２の周囲において、基材１０の裏面に接着材を介在してリード５の第１の部分Ｓ１が接着固定されたパッケージ構造になっており、半導体チップ２は、その主面２ｘが樹脂封止体８の裏面８ｙ側に位置する状態で樹脂封止されている。
【００９８】
このようなパッケージ構造においても、前述の実施形態３と同様の効果が得られる。
【００９９】
（実施形態５）
図２１は、本実施形態５の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１００】
図２１に示すように、本実施形態５の半導体装置１ｅは、基本的に前述の実施形態１の変形例と同様の構成になっており、以下の構成が異なっている。
【０１０１】
即ち、本実施形態５の半導体装置１ｅは、半導体チップ２の下に端子部５ａが配置され、半導体チップ２の周囲に端子部５ｂが配置されたパッケージ構造になっている。このようなパッケージ構造は、比較的にリード本数が少ない場合や、大型の半導体チップを搭載する場合に適用するこができる。
【０１０２】
このようなパッケージ構造においても、モールディング工程において、リード５の端子部６が成形金型のキャビティの内面にしっかり押さえ付けられるため、前述の実施形態１と同様の効果が得られる。
【０１０３】
（実施形態６）
前述の実施形態１では、個別方式のトランスファ・モールディング法を用いて半導体装置を製造する例について説明したが、本実施形態６では、一括方式のトランスファ・モールディング法で半導体装置を製造する例について説明する。
【０１０４】
図２２は、本実施形態６の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１０５】
図２２に示すように、本実施形態６の半導体装置１ｆは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
【０１０６】
即ち、樹脂封止体８は、その主面８ｘと裏面８ｙとの外形サイズがほぼ同一になっており、樹脂封止体８の側面８ｚは、その主面８ｘ及び裏面８ｙに対してほぼ垂直になっている。また、リード５ａ及び５ｂを含む複数のリード５は、その一端部側が接着材４を介在して半導体チップ２の裏面２ｙに接着固定されている。また、半導体チップ２の主面２ｘには、接着材１２を介在してスペーサ１１が接着固定されており、スペーサ１１は、半導体チップ２の主面２ｘに接着固定された面と反対側の面が樹脂封止体８の主面（上面）８ｘから露出している。
【０１０７】
本実施形態６の半導体装置１ｆの製造においては、一括方式のトランスファ・モールディング法が採用されている。従って、後で詳細に説明するが、半導体装置１ｆは、リードフレームの複数の製品形成領域に夫々搭載された半導体チップを一括して樹脂封止する樹脂封止体を形成した後、リードフレーム及び樹脂封止体をリードフレームの製品形成領域毎に分割（個片化）することによって製造される。
【０１０８】
以下、半導体装置１ｆの製造について、図２３乃至図２７を用いて説明する。
【０１０９】
図２３は、本実施形態６の半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はスペーサ搭載工程，（Ｃ）はワイヤボンディング工程）であり、
図２４は、本実施形態６の半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）であり、
図２５は、本実施形態６の半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図であり、 図２６は、本実施形態６の半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図であり、
図２７は、本実施形態６の半導体装置の製造において、樹脂封止体を個片化した状態を示す模式的平面図である。
【０１１０】
まず、図８及び図９に示すリードフレームＬＦを準備し、その後、図２３（Ａ）に示すように、リードフレームＬＦに半導体チップ２を接着固定する。リードフレームＬＦと半導体チップ２との接着固定は、接着材４を介在して、半導体チップ２の裏面２ｙにリード５の一端部側を接着固定することによって行われる。
【０１１１】
次に、図２３（Ｂ）に示すように、半導体チップ２の主面２ｘに接着材１２を介在してスペーサ１１を接着固定する。
【０１１２】
次に、図２３（Ｃ）に示すように、半導体チップ２の主面２ｘに配置された複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ７で夫々電気的に接続する。
【０１１３】
次に、図２４（（ａ），（ｂ））及び図２５に示すように、成形金型３０の上型３０ａと下型３０ｂとの間にリードフレームＬＦを位置決めする。
【０１１４】
リードフレームＬＦの位置決めは、複数の製品形成領域２３が１つのキャビティ３１の内部に位置する状態、即ち、各製品形成領域２３の半導体チップ２、リード５、ボンディングワイヤ７等が１つのキャビティ３１の内部に位置する状態で行われる。
【０１１５】
また、リードフレームＬＦの位置決めは、リード５の端子部６をこの端子部６と向かい合うキャビティ３１の内面に接触させ、スペーサ１１の上面をこの上面と向かい合うキャビティ３１の内面に接触させた状態で行われる。
【０１１６】
スペーサ１１としては、成型金型３０にリードフレームＬＦを位置決めした時、リード５が若干撓む程度の厚さのスペーサを選定することが望ましい。また、スペーサ１１としては、側面が半導体チップ２のボンディングパッド３よりも内側に位置する外形サイズのスペーサを選定することが望ましい。また、スペーサ１１としては、熱膨張係数の違いによる半導体チップ２の損傷を考慮して、半導体チップ２の熱膨張係数に近い材料からなるスペーサを選定することが望ましい。また、スペーサ１１としては、樹脂封止体からボンディングワイヤ７が露出するモールディング不良を考慮して、ボンディングワイヤ７のループ高さ（半導体チップ２の主面２ｘからワイヤの最頂部までの高さ）よりも厚いスペーサを選定することが望ましい。
【０１１７】
次に、前述のようにリードフレームＬＦを位置決めした状態で、成形金型３０のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ３１の内部に例えば熱硬化性の樹脂を注入して樹脂封止体３２を形成する。各製品形成領域２３の半導体チップ２、複数のリード４、複数のボンディングワイヤ７等は、図２５に示すように、樹脂封止体３２によって封止される。
【０１１８】
次に、成形金型３０からリードフレームＬＦを取り出し、その後、各製品形成領域２３において樹脂封止体３２の裏面から露出する端子部６の表面に半田層９を、例えばメッキ法、若しくは印刷法によって形成し、その後、リードフレームＬＦ及び樹脂封止体３２を例えばダイシングによって各形成形成領域２３毎に分割して個片の樹脂封止体８を形成することにより、図２２に示す本実施形態６の半導体装置１ｆがほぼ完成する。
【０１１９】
本実施形態６の製造では、図２４及び図２５に示すように、成形金型３０にリードフレームＬＦを位置決めする際、リード５の一端部側は半導体チップ２の裏面２ｙに固定され、リード５の他端部側に設けられた端子部６はこの端子部６と向かい合うキャビティ３１の内面に接触し、半導体チップ２の主面２ｘに固定されたスペーサ１１は、このスペーサ１１と向かい合うキャビティ３１の内面に接触しているため、キャビティ３１の内部に注入された樹脂によって生じるリード５の変動を前述の実施形態１の場合と比較して更に抑制することができる。また、成形金型３０のクランプ力がキャビティ３１の内面にリード５の端子部６を押し付ける押圧力として働くため、キャビティ３１の内面とリード５の端子部６との密着性が向上する。従って、本実施形態６では、リード５の端子部６がレジンバリによって覆われてしまうといった不具合を更に抑制することができる。
【０１２０】
特に、一括方式のトランスファ・モールディング法の場合、リードフレームＬＦのフレーム本体２０のうち、複数の製品形成領域２３を囲む外枠部２１は、成形金型３０の上型３０ａと下型３０ｂとの間に挟み込まれる（狭持固定される）が、製品形成領域２３間に位置する内枠部２２のほとんどは、成形金型３０の上型と下型との間に挟み込まれない（狭持固定されない）ため、製品形成領域２３間に位置するリード５は、キャビティ３１の周縁に配置されたリード５と比較して、キャビティ３１の内部に注入された樹脂の流動によってリード変動が発生し易い。従って、本発明は、一括方式のトランスファ・モールディング法に特に有効である。また、本実施形態６の一括方式のトランスファ・モールディング法においても、キャビティ３１の周縁からリード５の外部端子６が離れるにつれて発生し易くなるレジンバリを抑制することができる。
【０１２１】
（変形例）
図２８は、実施形態６の変形例である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１２２】
前述の実施形態６では、リード５の端子部６をこの端子部６と向かい合うキャビティ３１の内面に接触させ、スペーサ１１の上面をこの上面と向かい合うキャビティ３１の内面に接触させた状態でキャビティ３１の内部に樹脂を注入して樹脂封止体を形成する例について説明したが、図２８に示すように、リードフレームＬＦと成形金型３０の下型３０ｂとの間、及び半導体チップ２の主面２ｘに設けられたスペーサ１１と成形金型３０の上型３０ａとの間の両方、或いはこれらの間の何れか一方に、シート１３を介在させた状態でキャビティ３１の内部に樹脂を注入して樹脂封止体を形成してもよい。この方法は、一般的にシートモールディング法と呼ばれている。シート１３としては、成形金型３０のクランプ力によって容易に押し潰すことができ、更に樹脂を熱硬化させるときの温度に耐える例えば樹脂製のシートを選定することが望ましい。
【０１２３】
なお、成形金型のキャビティとは、樹脂が充填される空間部を意味する。従って、シート１３を用いない一般的なモールディング法の場合、キャビティは主に成形金型の上型及び下型によって構成されるため、この場合のキャビティの内面とは成形金型の面を意味する。一方、シートモールディング法において、上型側及び下型側の両方にシート１３を用いる場合、キャビティは主にシート１３によって構成されるため、この場合のキャビティの内面とはシート１３の面を意味する。また、上型側、下型側の何れか一方にシート１３を用いる場合、キャビティは主に成形金型及びシート１３によって構成されるため、この場合のキャビティの内面とは成形金型の面及びシート１３の面を意味する。
【０１２４】
（実施形態７）
図２９は、本実施形態７の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１２５】
図２９に示すように、本実施形態７の半導体装置１ｇは、基本的に図１８に示す前述の実施形態２と同様の構成になっており、以下の構成が異なっている。
【０１２６】
即ち、本実施形態７の半導体装置１ｇは、半導体チップ２の主面２ｘに接着材１２を介在してスペーサ１１が接着固定され、樹脂封止体８の主面（上面）８ｘからスペーサ１１の上面が露出されたパッケージ構造になっている。この半導体装置１ｇの製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１２７】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、スペーサ１１の上面をこのスペーサ１１の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１２８】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１２９】
（実施形態８）
図３０は、本実施形態８の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１３０】
図３０に示すように、本実施形態８の半導体装置１ｈは、基本的に図１９に示す前述の実施形態３と同様の構成になっており、以下の構成が異なっている。
【０１３１】
即ち、本実施形態８の半導体装置１ｈは、半導体チップ２の主面２ｘに接着材１２を介在してスペーサ１１が接着固定され、樹脂封止体８の主面８ｘからスペーサ１１の上面が露出されたパッケージ構造になっている。この半導体装置１ｈの製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１３２】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、スペーサ１１の上面をこのスペーサ１１の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１３３】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１３４】
（実施形態９）
図３１は、本実施形態９の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１３５】
図３１に示すように、本実施形態９の半導体装置１ｊは、基本的に図２０に示す前述の実施形態４と同様の構成になっており、以下の構成が異なっている。
【０１３６】
即ち、本実施形態８の半導体装置１ｊは、基材１０の主面（半導体チップ２が固定された面と反対側の面）にスペーサ１１が接着固定され、樹脂封止体８の主面（上面）８ｘからスペーサ１１の上面が露出されたパッケージ構造になっている。この半導体装置１ｊの製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１３７】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、スペーサ１１の上面をこのスペーサ１１の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１３８】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１３９】
（実施形態１０）
図３２は、本実施形態１０の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１４０】
図３２に示すように、本実施形態１０の半導体装置１ｋは、基本的に図２１に示す前述の実施形態５と同様の構成になっており、以下の構成が異なっている。
【０１４１】
即ち、本実施形態８の半導体装置１ｋは、半導体チップ２の主面２ｘに接着材１２を介在してスペーサ１１が接着固定され、樹脂封止体８の主面８ｘからスペーサ１１の上面が露出されたパッケージ構造になっている。この半導体装置１ｋの製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１４２】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、スペーサ１１の上面をこのスペーサ１１の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１４３】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１４４】
（実施形態１１）
図３３は、本実施形態１１の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１４５】
図３３に示すように、本実施形態１１の半導体装置１ｍは、基本的に図３１に示す前述の実施形態９と同様の構成なっており、以下の構成が異なっている。
【０１４６】
即ち、本実施形態の半導体装置１ｍは、基材１０をスペーサとして用いたパッケージ構造になっており、樹脂封止体８の主面（上面）８ｘから基材１０の上面が露出されている。この半導体装置１ｍの製造では、一括方式のトランスファ・モールディング法を採用している。
【０１４７】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、基材１０の上面をこの基材１０と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１４８】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１４９】
（実施形態１２）
図３４は、本実施形態１２の半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【０１５０】
図３４に示すように、本実施形態１２の半導体装置１ｎは、基本的に図３０に示す前述の実施形態８と同様の構成になっており、以下の構成が異なっている。
【０１５１】
即ち、本実施形態１２の半導体装置１ｎは、半導体チップ１４をスペーサとして用いたパッケージ構造になっており、半導体チップ２の主面２ｘ上に半導体チップ１４が配置され、樹脂封止体８の主面８ｘから半導体チップ１４の主面と反対側の裏面が露出されている。半導体チップ１４は、その主面と半導体チップ２の主面２ｘとの間に突起状電極１５を介在して半導体チップ２の主面２ｘ上に実装されている。本実施形態１２の半導体装置１ｎの製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１５２】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、半導体チップ１４の裏面をこの裏面と向かい合うキャビティの内面に接触させた状態で樹脂封止することで得られる。
【０１５３】
このようなパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１５４】
（実施形態１３）
本実施形態１３では、スペーサを有する半導体チップの第１の製造について説明する。
【０１５５】
図３５は、本実施形態１３の半導体チップの概略構成を示す模式的断面図であり、
図３６は、本実施形態１３の半導体チップの製造に用いられる半導体ウエハの模式的平面図であり、
図３７は、本実施形態１３の半導体チップの製造に用いられるスペーサ用ウエハの模式的平面図であり、
図３８及び図３９は、本実施形態１３の半導体チップの製造工程を示す模式的断面図である。
【０１５６】
図３５に示すように、本実施形態１３の半導体チップ２は、その主面２ｘに接着材１２を介在してスペーサ１１ａが接着固定されている。このスペーサ１１ａは、前述の実施形態６で説明したように、半導体装置の製造において、成型金型のキャビティの内面に半導体チップ２を支持するためのものである。スペーサ１１ａとしては、半導体チップ２に接着固定されるため、熱膨張係数の差に起因する半導体チップ２の損傷を考慮して半導体チップ２の熱膨張係数に近い材料からなるスペーサを選定することが望ましい。例えば、半導体チップ２がシリコン基板を主体に構成されている場合、シリコンからなるスペーサを用いることが望ましい。本実施形態１３では、半導体チップ２はシリコン基板を主体に構成され、スペーサ１１ａもシリコン基板で構成されている。
【０１５７】
スペーサ１１ａは、前述の実施形態６で説明したように、半導体チップ２のボンディングパッド３よりも内側に位置する外形サイズになっており、厚さとしてはボンディングワイヤのループ高さよりも厚くなっている。以下、スペーサ１１ａが設けられた半導体チップ２の製造について説明する。
【０１５８】
まず、図３６に示す半導体ウエハ４０、及び図３７に示すスペーサ用ウエハ４５を準備する。半導体ウエハ４０及びスペーサ用ウエハ４５は、例えば単結晶シリコンからなる半導体基板で構成されている。
【０１５９】
図３６に示すように、半導体ウエハ４０の主面には、分離領域４１によって区画された複数のチップ形成領域４２が行列状に配置され、複数のチップ形成領域４２の夫々には、集積回路が構成されている。
【０１６０】
図３７に示すように、スペーサ用ウエハ４５の主面には、溝からなる分離領域４６によって区画された複数のスペーサ形成領域４７が行列状に配置されている。複数のスペーサ形成領域４７は、半導体ウエハ４０とスペーサ用ウエハ４５とを重ね合わせて位置決めした時、各々が複数のチップ形成領域４２と対応するように配置されている。分離領域４６の幅は、半導体ウエハ４０の分離領域４１の幅よりも広くなっており、スペーサ形成領域４７は、チップ形成領域４２よりも小さい外形サイズになっている。
【０１６１】
次に、図３８（Ａ）に示すように、半導体ウエハ４０の主面とスペーサ用ウエハ４５の主面とを向かい合わせて位置決めし、その後、図３８（Ｂ）に示すように、各々のチップ形成領域４２とスペーサ形成領域４７との間に接着剤１２を介在して半導体ウエハ４０にスペーサ用ウエハ４５を接着固定する（張り合わせる）。
【０１６２】
次に、スペーサ用ウエハ４５の複数のスペーサ形成領域４７を個々の領域に分割（個片化）して、図３９（Ａ）に示すように、半導体ウエハ４０の各々のチップ形成領域４２上にスペーサ１１ａを形成する。スペーサ用ウエハ４５の分割は、スペーサ用ウエハ４５の分離領域４６を例えばダイシングして行う。この場合、半導体ウエハ４０をダイシングしないように、ダイシングブレードの深さ位置を調整して行う。
【０１６３】
次に、図３９（Ｂ）に示すように、半導体ウエハ４０の厚さを薄くする。半導体ウエハ４０の厚さは、その裏面を例えばグライディング及びスピンエッチングすることによって行う。
【０１６４】
次に、半導体ウエハ４０の複数のチップ形成領域４２を個々の領域に分割（個片化）して、図３９（Ｃ）に示すように、スペーサ１１ａが設けられた半導体チップ２を形成する。半導体ウエハ４０の分割は、半導体ウエハ４０の分離領域４１を例えばダイシングして行う。
【０１６５】
ところで、半導体チップ２は、半導体装置の薄型化に伴って厚さを薄くする傾向にある。半導体チップ２の薄型化に伴って半導体チップ２の機械的強度が低下するため、半導体チップ２をコレットによって搬送する時の衝撃や、リードフレームに半導体チップを搭載する時の衝撃等によって、半導体チップが破損し易くなる。
【０１６６】
これに対し、本実施形態１３のように、半導体ウエハ４０の状態で個々のチップ形成領域４２にスペーサ１１ａを形成することにより、半導体ウエハ４０を分割して形成された半導体チップ２は、スペーサ１１ａによって機械的強度が高くなるため、半導体チップ２をコレットによって搬送する時の衝撃や、リードフレームに半導体チップ２を搭載する時の衝撃等によって、半導体チップが破損するといった不具合を抑制することができる。
【０１６７】
また、前述の実施形態６の図２３に示すように、リードフレームＬＦに半導体チップ２を搭載した後、半導体チップ２にスペーサ１１を搭載するような場合、即ち、半導体ウエハを個々の半導体チップに分割した後では、チップ単位でスペーサを搭載する必要があるため、処理が煩雑となり、品質、コストに影響を及ぼす。
【０１６８】
これに対し、本実施形態３のように、半導体ウエハ４０の状態で個々のチップ形成領域４２にスペーサ１１ａを形成することにより、ウエハ単位でスペーサ１１ａを搭載することができるため、処理を簡略化でき、品質の向上及び低コスト化を図ることができる。
【０１６９】
（実施形態１４）
本実施形態１４では、スペーサを有する半導体チップの第２の製造について説明する。
【０１７０】
図４０乃至図４２は、本実施形態１４の半導体チップの製造工程を示す模式的断面図である。
【０１７１】
まず、図４０（Ａ）に示すように、半導体ウエハ４０を形成し、その後、図４０（Ｂ）に示すように、半導体ウエハ４０の主面上に感光性のレジスト膜５０を例えば回転塗布法で形成し、その後、図４０（Ｃ）に示すように、レジスト膜５０上に例えばガラス材からなるマスク５１を配置する。このマスク５１は、半導体ウエハ４０の複数のチップ形成領域４２と対応して複数の開口部を有し、この複数の開口部は、図３７に示すスペーサ用ウエハ４５のスペーサ形成領域４７と同様に、半導体ウエハ４０のチップ形成領域よりも小さい外形サイズになっている。
【０１７２】
次に、マスク５１の開口部を通して、レジスト膜５０に露光処理を施し、その後、現像処理等を施して、図４１（Ａ）に示すように、半導体ウエハ４０の主面上にレジスト膜５０からなるスペーサ用マスク５２を形成する。
【０１７３】
次に、図４１（Ｂ）に示すように、スペーサ用マスク５２の開口部内に例えばポリイミド系の樹脂からなる絶縁層５３を例えば回転塗布法で形成し、その後、絶縁層５３を硬化させ、その後、半導体ウエハ４０の主面上からスペーサ用マスク５２を取り除く。この工程により、半導体ウエハ４０の各々のチップ形成領域４２上に絶縁層５３からなるスペーサ１１ｂが形成される。
【０１７４】
この後、図４２（Ａ）に示すように、半導体ウエハ４０の厚さを前述の実施形態１３と同様の方法で薄くし、その後、前述の実施形態１３と同様の方法で半導体ウエハ４０の複数のチップ形成領域４２を個々の領域に分割（個片化）して、図４２（Ｂ）に示すように、主面にスペーサ１１ｂが設けられた半導体チップ２を形成する。
【０１７５】
このようにして半導体チップ２を形成する本実施形態１４においても、前述の実施形態１３と同様の効果が得られる。
【０１７６】
（実施形態１５）
本実施形態１５では、スペーサを有する半導体チップの第３の製造について説明する。
【０１７７】
図４３は、本実施形態１５の半導体チップの製造工程を示す模式的断面図である。
【０１７８】
まず、図３６に示す半導体ウエハ４０を形成し、その後、図４３（Ａ）に示すように、半導体ウエハ４０の主面上にスクリーン印刷用のマスク５４を配置する。このマスク５４は、半導体ウエハ４０の複数のチップ形成領域４２と対応して複数の開口部を有し、この複数の開口部は、図３７に示すスペーサ用ウエハ４５のスペーサ形成領域４７と同様に、半導体ウエハ４０のチップ形成領域４２よりも小さい外形サイズになっている。
【０１７９】
次に、マスク５４の開口部の中に例えばポリイミド系の樹脂をスキージによって充填して、図４３（Ｂ）に示すように絶縁層５５を形成し、その後、半導体ウエハ４０の主面上からマスク５４を取り除き、その後、絶縁層５５を硬化させる。この工程により、半導体ウエハ４０の各々のチップ形成領域４２上に絶縁層５５からなるスペーサ１１ｃが形成される。
【０１８０】
この後、半導体ウエハ４０の厚さを前述の実施形態１３と同様の方法で薄くし、その後、前述の実施形態１３と同様の方法で半導体ウエハ４０の複数のチップ形成領域４２を個々の領域に分割（個片化）して、主面にスペーサ１１ｂが設けられた半導体チップ２を形成する。
【０１８１】
このようにして半導体チップ２を形成する本実施形態１５においても、前述の実施形態１３と同様の効果が得られる。
【０１８２】
（実施形態１６）
本実施形態１６では、積層型半導体装置に本発明を適用した例について説明する。
【０１８３】
図４４は、本実施形態１６の半導体装置の内部構造を示す模式的断面図であり、
図４５は、本実施形態１６の半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）であり、
図４６は、本実施形態１６の半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【０１８４】
図４４に示すように、本実施形態１６の半導体装置６０は、基本的に前述の実施形態６と同様の構成になっており、以下の構成が異なっている。
【０１８５】
即ち、本実施形態１６の半導体装置６０は、半導体チップ２の主面２ｘ上にスペーサ１１ｄを介在して半導体チップ６１を積層し、これら２つ半導体チップを１つの樹脂封止体８で封止したパッケージ構造になっている。半導体チップ６１は、その主面に集積回路及び複数のボンディングパッド３が形成されており、その主面と反対側の裏面は、接着材６２を介在してスペーサ１１ｄの上面に接着固定されている。半導体チップ６１の主面にはスペーサ１１ｅの裏面が接着固定されており、その裏面と反対側の上面は、樹脂封止体８の主面（上面）８ｘから露出している。半導体チップ６１の複数のボンディングパッド３は、対応する複数のリード５とボンディングワイヤ７を介して夫々電気的に接続されている。
【０１８６】
本実施形態１６の半導体チップ２及び６１は、例えば前述の実施形態１４又は１５で説明した半導体チップ形成方法と同様の方法で形成されている。また、本実施形態１６の半導体チップ６１は、これに限定されないが、例えば半導体チップ２の外形サイズよりも大きい外形サイズで形成されている。また、本実施形態１６の半導体装置６０の製造では、例えば一括方式のトランスファ・モールディング法を採用している。
【０１８７】
このようなパッケージ構造は、モールディング工程において、リード５の端子部６をこの端子部６と向かい合うキャビティの内面に接触させ、スペーサ１１ｄの上面をこの上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。
【０１８８】
次に、半導体装置６０の製造について、図４５及び図４６を用いて説明する。
【０１８９】
まず、図８及び図９に示すリードフレームＬＦを準備すると共に、半導体チップ２及び６１を準備する。半導体チップ２及び６１は、主面にスペーサ（１１ｄ，１１ｅ）を有する構成になっている。
【０１９０】
次に、図４５（Ａ）に示すように、リードフレームＬＦに半導体チップ２を接着固定する。リードフレームＬＦと半導体チップ２との接着固定は、接着材４を介在して、半導体チップ２の裏面２ｙにリード５の一端部側を接着固定することによって行われる。
【０１９１】
次に、図４５（Ｂ）に示すように、半導体チップ２の複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ７で夫々電気的に接続し、その後、図４６（Ａ）に示すように、半導体チップ２上のスペーサ１１ｄに半導体チップ６１を接着固定する。スペーサ１１ｄと半導体チップ６１との接着固定は、接着材６２を介在して、スペーサ１１ｄの上面に半導体チップ６１の裏面を接着固定することによって行われる。
【０１９２】
次に、図４６（Ｂ）に示すように、半導体チップ６１の複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ７で夫々電気的に接続する。
【０１９３】
この後、前述の実施形態６と同様の方法で樹脂封止体を形成し、その後、前述の実施形態６と同様の方法で樹脂封止体を分割（個片化）する。この工程により、図４４に示す半導体装置６０がほぼ完成する。
【０１９４】
本実施形態１６のパッケージ構造においても、前述の実施形態６と同様の効果が得られる。
【０１９５】
また、本実施形態１６では、半導体チップ２上にスペーサ１１ｄを介在して半導体チップ６１を積層しているため、半導体チップ２上に半導体チップ２よりも外形サイズが大きい半導体チップ６１を積層することができる。
【０１９６】
また、半導体チップ２上に半導体チップ２よりも外形サイズが大きい半導体チップ６１を積層することができるため、半導体チップ２上に半導体チップ２よりも小さい半導体チップを積層する場合と比較して、上段の半導体チップ６１のボンディングパッド３とリード５とを電気的に接続するボンディングワイヤ７の長さを短くすることができる。
【０１９７】
また、本実施形態１６の半導体チップ２及び６１は、ウエハ状態で個々のチップ形成領域上にスペーサを形成する方法によって形成されているため、半導体チップ２及び６１をコレットによって搬送する時の衝撃や、リードフレームに半導体チップ２を搭載する時の衝撃や、半導体チップ２上に半導体チップ６１を搭載する時の衝撃等によって、半導体チップ２及び６１が破損するといった不具合を抑制することができ、歩留まりの高い半導体装置６０を提供することができる。
【０１９８】
また、半導体チップ２及び１６は、厚さを薄くしてもスペーサ（１１ｄ，１１ｅ）によって機械的強度が高くなるため、歩留まりの高い薄型の半導体装置６０を提供することができる。
【０１９９】
（実施形態１７）
本実施形態１７では、インターポーザと呼ばれる配線基板を有するＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型半導体装置に本発明を適用した例について説明する。
【０２００】
図４７は、本実施形態１７の半導体装置の内部構造を示す模式的断面図であり、 図４８は、本実施形態１７の半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）であり、
図４９は、本実施形態１７の半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【０２０１】
図４７に示すように、本実施形態１７の半導体装置６４は、配線基板６５の主面上に２つの半導体チップ（２，６１）を積層したパッケージ構造になっている。半導体チップ２は、その裏面２ｙが配線基板６５の主面に接着材４を介在して接着固定され、その主面にはスペーサ１１ｄが設けられている。半導体チップ６１は、その裏面が接着材を介在してスペーサ１１ｄの上面に接着固定されている。
【０２０２】
本実施形態１７の半導体チップ２は、例えば前述の実施形態１４又は１５で説明した半導体チップ形成方法と同様の方法で形成され、本実施形態１７の半導体チップ６１は、通常のウエハプロセスで形成されている。
【０２０３】
半導体チップ２及び６１の周囲には、複数の接続部６６が配置されている。この複数の接続部６６は、配線基板６５の配線の一部からなり、半導体チップ２及び６１の複数のボンディングパッド３に対応して配置されている。
【０２０４】
複数の接続部６６は、配線基板６５の配線を介して、配線基板６５の主面と反対側の裏面に配置された複数の電極（ランド）６７と電気的に接続されている。複数の電極６７の夫々には、例えば外部端子として使用されたる突起状電極（バンプ電極）６８が電気的にかつ機械的に接続されている。
【０２０５】
半導体チップ２及び６１の複数のボンディングパッド３は、配線基板６５の複数の接続部６６に複数のボンディングワイヤ７を介して夫々電気的に接続されている。
【０２０６】
半導体チップ２及び６１、並びに複数のボンディングワイヤ７等は、配線基板６５の主面を選択的に覆う樹脂封止体８によって封止されている。この樹脂封止体８は、片面モールディング技術によって形成されている。
【０２０７】
次に、半導体装置６４の製造について、図４８及び図４９を用いて説明する。
【０２０８】
まず、配線基板６５、半導体チップ２及び６１を準備する。半導体チップ２は、主面にスペーサ１１ｄを有する構成になっている。
【０２０９】
次に、図４８（Ａ）に示すように、配線基板６５の主面に半導体チップ２を接着固定する。配線基板６５と半導体チップ２との接着固定は、接着材４を介在して配線基板６５の主面に半導体チップ２の裏面２ｙを接着固定することによって行われる。
【０２１０】
次に、図４８（Ｂ）に示すように、半導体チップ２の複数のボンディングパッド３と配線基板６５の複数の接続部６６とを複数のボンディングワイヤ７で夫々電気的に接続し、その後、図４９（Ａ）に示すように、半導体チップ２上のスペーサ１１ｄに半導体チップ６１を接着固定する。スペーサ１１ｄと半導体チップ６１との接着固定は、接着材６２を介在して、スペーサ１１ｄの上面に半導体チップ６１の裏面を接着固定することによって行われる。
【０２１１】
次に、図４９（Ｂ）に示すように、半導体チップ６１の複数のボンディングパッド３と配線基板６５の複数の接続部６６とを複数のボンディングワイヤ７で夫々電気的に接続する。
【０２１２】
この後、基本的に前述の実施形態６と同様の方法で配線基板６５の主面上に、２つの半導体チップ（２，６１）及び複数のボンディングワイヤ７等を封止する樹脂封止体を形成し、その後、配線基板６５の裏面の電極６７に突起状電極６８を形成し、その後、前述の実施形態６と基本的に同様の方法で樹脂封止体及び配線基板６５を分割（個片化）する。この工程により、図４７に示す半導体装置６４がほぼ完成する。
【０２１３】
このように本実施形態１７のパッケージ構造においても、前述の実施形態１６と同様の効果が得られる。
【０２１４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０２１５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０２１６】
本発明によれば、半導体装置の実装信頼性の向上を図ることが可能となる。
【０２１７】
本発明によれば、半導体装置の薄型化を図ることが可能となる。
【０２１８】
本発明によれば、半導体装置の低コスト化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の外観を示す模式的平面図（上面図）である。
【図２】本発明の実施形態１である半導体装置の外観を示す模式的底面図（下面図）である。
【図３】本発明の実施形態１である半導体装置の内部構造を示す模式的平面図（上面図）である。
【図４】図３の一部を拡大した模式的平面図である。
【図５】本発明の実施形態１である半導体装置の内部構造を示す模式的底面図（下面図）である。
【図６】図５の一部を拡大した模式的底面図である。
【図７】本発明の実施形態１である半導体装置の内部構造を示す模式的断面図（（ａ）は図３のａ−ａ線（第１のリード）に沿った断面図，（ｂ）は図３のｂ−ｂ線（第２のリード）に沿った断面図）である。
【図８】本発明の実施形態１である半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図である。
【図９】図８の一部を拡大した模式的平面図である。
【図１０】本発明の実施形態１である半導体装置の製造工程中のチップ搭載工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１１】本発明の実施形態１である半導体装置の製造工程中のワイヤボンディング工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１２】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１３】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【図１４】本発明の実施形態１である半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１５】本発明の実施形態１である半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図である。
【図１６】本発明の実施形態１である半導体装置の製造において、半田層形成工程を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１７】本発明の実施形態１の変形例である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１８】本発明の実施形態２である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図１９】本発明の実施形態３である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図２０】本発明の実施形態４である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図２１】本発明の実施形態５である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図２２】本発明の実施形態６である半導体装置の内部構造を示す模式的断面図（（ａ）は図２１のａ−ａ線（第１のリード）に沿った断面図，（ｂ）は図２１のｂ−ｂ線（第２のリード）に沿った断面図）である。
【図２３】本発明の実施形態６である半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はスペーサ搭載工程，（Ｃ）はワイヤボンディング工程）である。
【図２４】本発明の実施形態６である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図２５】本発明の実施形態６である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。
【図２６】本発明の実施形態６である半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図である。
【図２７】本発明の実施形態６である半導体装置の製造において、樹脂封止体を個片化した状態を示す模式的平面図である。
【図２８】本発明の実施形態６の変形例である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図２９】本発明の実施形態７である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３０】本発明の実施形態８である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３１】本発明の実施形態９である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３２】本発明の実施形態１０である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３３】本発明の実施形態１１である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３４】本発明の実施形態１２である半導体装置の内部構造を示す模式的断面図（（ａ）は第１のリードに沿った断面図，（ｂ）は第２のリードに沿った断面図）である。
【図３５】本発明の実施形態１３である半導体チップの模式的断面図である。
【図３６】本発明の実施形態１３である半導体チップの製造に用いられる半導体ウエハの模式的平面図である。
【図３７】本発明の実施形態１３である半導体チップの製造に用いられるスペーサ用ウエハの模式的平面図である。
【図３８】本発明の実施形態１３である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ））である。
【図３９】本発明の実施形態１３である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ），（Ｃ））である。
【図４０】本発明の実施形態１４である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ），（Ｃ））である。
【図４１】本発明の実施形態１４である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ），（Ｃ））である。
【図４２】本発明の実施形態１４である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ））である。
【図４３】本発明の実施形態１５である半導体チップの製造工程を示す模式的断面図（（Ａ），（Ｂ），（Ｃ））である。
【図４４】本発明の実施形態１６である半導体装置の内部構造を示す模式的断面図である。
【図４５】本発明の実施形態１６である半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【図４６】本発明の実施形態１６である半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【図４７】本発明の実施形態１７である半導体装置の内部構造を示す模式的断面図である。
【図４８】本発明の実施形態１７である半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【図４９】本発明の実施形態１７である半導体装置の製造工程を示す模式的断面図（（Ａ）はチップ搭載工程，（Ｂ）はワイヤボンディング工程）である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｊ，１ｋ，１ｍ，１ｎ…半導体装置、
２…半導体チップ、３…ボンディングパッド、４…接着材、５，５ａ，５ｂ…リード、６，６ａ，６ｂ…外部端子、７…ボンディングワイヤ、８…樹脂封止体、９…半田層、
１０…支持体（ダイパッド，タブ）、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ…スペーサ、１２…接着材、１３ａ，１３ｂ…シート、１４…半導体チップ、１５…突起状電極、
ＬＦ…リードフレーム、２０…支持体（フレーム本体）、２１…外枠、２２…内枠、２３…製品形成領域、
２５…成形金型、２５ａ…上型、２５ｂ…下型、２６…キャビティ（樹脂充填部）、２７ａ，２７ｂ…ヒートステージ、２８…凹部、
３０…成形金型、３０ａ…上型、３０ｂ…下型、３１…キャビティ（樹脂充填部）、
４０…半導体ウエハ、４１…分離領域、４２…チップ形成領域、
４５…スペーサ用ウエハ、４６…分離領域、４７…スペーサ形成領域、
５０…レジスト膜、５１…マスク、５２…スペーサ用マスク、５３…絶縁層、５４…マスク、５５…絶縁層、
６０…半導体装置、６１…半導体チップ、６２…接着材、
６４…半導体装置、６５…配線基板、６６…接続部、６７…電極（ランド）、６８…突起状電極。

Claims (19)

  1. その主面に集積回路と複数の電極を有する半導体チップと、
    その一端部が前記半導体チップの裏面に固定され、他端部が外部端子として用いられる複数のリードと、
    前記半導体チップの複数の電極と、前記半導体チップの外側に位置する前記複数のリードとを接続する複数のワイヤと、
    前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止し、前記複数のリードの他端部をその裏面から露出する樹脂封止体とを有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記外部端子は、前記樹脂封止体の側面に沿って配置される第１外部端子と、前記第１外部端子よりも内側に配置され、かつ、前記第１外部端子間に配置された第２外部端子を有することを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記複数のリードは、更に、その一端部が前記半導体チップの外側に位置する複数の第１リードと、前記複数の第１リードの間に配置され、かつ、その一端部が前記半導体チップの裏面に固定される第２リードとを有し、
    前記複数の第１リードの各々は、前記第１外部端子を含み、
    前記複数の第２リードの各々は、前記第２外部端子を含むことを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面からその一部が露出するスペーサを含むことを特徴とする半導体装置。
  5. 絶縁性基材と、
    その主面に集積回路と複数の電極を有し、前記絶縁性基材上に固定された半導体チップと、
    その一端部が前記絶縁性基材に固定され、他端部が外部端子として用いられる複数のリードと、
    前記半導体チップの複数の電極と、前記絶縁性基材の外側に位置する前記複数のリードとを接続する複数のワイヤと、
    前記絶縁性基材、前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止し、前記複数のリードの他端部をその裏面から露出する樹脂封止体とを有することを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記外部端子は、前記樹脂封止体の側面に沿って配置される第１外部端子と、前記第１外部端子よりも内側に配置され、かつ、前記第１外部端子間に配置された第２外部端子を有することを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記複数のリードは、更に、その一端部が前記絶縁性基材の外側に位置する複数の第１リードと、前記複数の第１リードの間に配置され、かつ、その一端部が前記絶縁性基材に固定される第２リードとを有し、
    前記複数の第１リードの各々は、前記第１外部端子を含み、
    前記複数の第２リードの各々は、前記第２外部端子を含むことを特徴とする半導体装置。
  8. 請求項５に記載の半導体装置において、
    更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面からその一部が露出するスペーサを含むことを特徴とする半導体装置。
  9. 樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置の製造方法であって、
    （ａ）その主面に集積回路と複数の電極を有する半導体チップと、複数のリードとを供給する工程と、
    （ｂ）前記複数のリードの一端部を前記半導体チップの裏面に固定する工程と、
    （ｃ）前記半導体チップの外側に位置する前記複数のリード部分と、前記半導体チップの電極とを複数のワイヤで接続する工程と、
    （ｄ）前記半導体チップの上面上にスペーサを形成する工程と、
    （ｅ）前記半導体チップ、前記複数のリード及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、
    前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、
    前記樹脂封止体は、前記スペーサの一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成されることを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
    前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成されることを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記スペーサは、シリコン片から形成されることを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記シリコン片は、シリコンウエハをダイシングすることによって得られる複数のシリコン片の一つであり、前記シリコンウエハのダイシングに先立って、前記半導体ウエハ上に前記シリコンウエハを張り合わせる工程と、その後、前記シリコンウエハをダイシングする工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１０に記載の半導体装置の製造方法において、
    前記スペーサは、絶縁層により形成され、
    前記絶縁層は、印刷により形成されることを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁層は、ポリイミド層であることを特徴とする半導体装置の製造方法。
  15. 樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置の製造方法において、
    （ａ）その主面に集積回路と複数の電極を有する半導体チップと、その一端部が絶縁性基材に固定された複数のリードとを供給する工程と、
    （ｂ）前記絶縁性基材上に半導体チップを固定する工程と、
    （ｃ）前記半導体チップの外側に位置する複数のリード部分と前記半導体チップの電極とを複数のワイヤで接続する工程と、
    （ｄ）前記半導体チップの上面上にスペーサを形成する工程と、
    （ｅ）前記半導体チップ、前記絶縁性基材、前記複数のリード及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、
    前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、前記樹脂封止体は、前記スペーサの一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成されることを特徴とする半導体装置の製造方法。
  16. 配線基板上に複数の半導体チップを搭載する半導体装置の製造方法であって、
    （ａ）各々が集積回路と複数の電極を有する第１及び第２半導体チップを準備する工程と、
    （ｂ）前記配線基板の一主面上に前記第１半導体チップを搭載する工程と、
    （ｃ）前記第１半導体チップ上にスペーサを介して前記第２半導体チップを積層する工程と、
    （ｄ）前記第１及び第２半導体チップの各々の電極と、前記配線基板の一主面上に配置された複数の端子とを複数のワイヤで接続する工程と、
    （ｅ）前記配線基板の一主面上において、前記第１及び第２半導体チップ、及び前記ワイヤを樹脂封止体により封止する工程とを有し、
    前記第１半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
    前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成され、
    前記工程（ｂ）は、前記スペーサが形成された前記第１半導体チップを前記配線基板の一主面上に搭載する工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることによってその厚さを薄型化する工程を更に含み、
    前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載されることを特徴とする半導体装置の製造方法。
  18. リードフレームのチップ搭載部上に複数の半導体チップを搭載する半導体装置の製造方法において、
    （ａ）各々が集積回路と複数の電極を有する第１及び第２半導体チップを準備する工程と、
    （ｂ）前記チップ搭載部上に前記第１半導体チップを搭載する工程と、
    （ｃ）前記第１半導体チップ上にスペーサを介して前記第２半導体チップを積層する工程と、
    （ｄ）前記第１及び第２半導体チップの各々の電極と、前記リードフレームの複数のリードとを複数のワイヤで接続する工程と、
    （ｅ）前記チップ搭載部、前記複数のリードの一部、前記第１及び第２半導体チップ及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、
    前記第１半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、
    前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成され、
    前記工程（ｂ）は、前記スペーサが形成された前記第１半導体チップを前記チップ搭載部上に搭載する工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の半導体装置の製造方法において、
    前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることによってその厚さを薄型化する工程を更に含み、
    前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載されることを特徴とする半導体装置の製造方法。
JP2003141911A 2003-05-20 2003-05-20 半導体装置及びその製造方法 Pending JP2004349316A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003141911A JP2004349316A (ja) 2003-05-20 2003-05-20 半導体装置及びその製造方法
TW093110453A TWI345278B (en) 2003-05-20 2004-04-15 A semiconductor device
CNA2004100424058A CN1574329A (zh) 2003-05-20 2004-05-18 半导体器件
KR1020040035695A KR20040100997A (ko) 2003-05-20 2004-05-19 반도체 장치 및 그 제조 방법
US10/849,196 US7208817B2 (en) 2003-05-20 2004-05-20 Semiconductor device
US11/712,456 US7339259B2 (en) 2003-05-20 2007-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003141911A JP2004349316A (ja) 2003-05-20 2003-05-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004349316A true JP2004349316A (ja) 2004-12-09
JP2004349316A5 JP2004349316A5 (ja) 2006-06-15

Family

ID=33447456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003141911A Pending JP2004349316A (ja) 2003-05-20 2003-05-20 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7208817B2 (ja)
JP (1) JP2004349316A (ja)
KR (1) KR20040100997A (ja)
CN (1) CN1574329A (ja)
TW (1) TWI345278B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275089A1 (en) * 2004-06-09 2005-12-15 Joshi Rajeev D Package and method for packaging an integrated circuit die
US7388280B2 (en) * 2005-02-22 2008-06-17 Stats Chippac Ltd. Package stacking lead frame system
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
JP2011238770A (ja) * 2010-05-11 2011-11-24 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US8455993B2 (en) 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
EP3179509A1 (en) * 2015-12-08 2017-06-14 Sensirion AG Method for manufacturing a semiconductor package
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
US11676885B2 (en) * 2021-05-05 2023-06-13 Nxp B.V. Semiconductor device packaging leadframe assembly and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3751496B2 (ja) 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
US7629677B2 (en) 2006-09-21 2009-12-08 Samsung Electronics Co., Ltd. Semiconductor package with inner leads exposed from an encapsulant
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具

Also Published As

Publication number Publication date
US7208817B2 (en) 2007-04-24
CN1574329A (zh) 2005-02-02
TWI345278B (en) 2011-07-11
TW200501290A (en) 2005-01-01
US20040232527A1 (en) 2004-11-25
US20070145570A1 (en) 2007-06-28
KR20040100997A (ko) 2004-12-02
US7339259B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US7339259B2 (en) Semiconductor device
KR101160694B1 (ko) 반도체장치의 제조 방법
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
JP4969113B2 (ja) 回路装置の製造方法
US9583455B2 (en) Semiconductor device
WO2004004005A1 (ja) 半導体装置およびその製造方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3892259B2 (ja) 半導体装置の製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
CN111863762A (zh) 半导体封装件中的引线稳定化
JP2004363365A (ja) 半導体装置及びその製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2001298144A (ja) 半導体装置及びその製造方法
JP2006279088A (ja) 半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
US20060012035A1 (en) Method of packaging integrated circuits, and integrated circuit packages produced by the method
JPH08125051A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513