CN101540289B - 半导体集成电路封装及封装半导体集成电路的方法和模具 - Google Patents

半导体集成电路封装及封装半导体集成电路的方法和模具 Download PDF

Info

Publication number
CN101540289B
CN101540289B CN2008100871261A CN200810087126A CN101540289B CN 101540289 B CN101540289 B CN 101540289B CN 2008100871261 A CN2008100871261 A CN 2008100871261A CN 200810087126 A CN200810087126 A CN 200810087126A CN 101540289 B CN101540289 B CN 101540289B
Authority
CN
China
Prior art keywords
moulding compound
pin
lead
array
lower cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100871261A
Other languages
English (en)
Other versions
CN101540289A (zh
Inventor
徐雪松
许南
姚晋钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN2008100871261A priority Critical patent/CN101540289B/zh
Priority to US12/403,400 priority patent/US7727817B2/en
Publication of CN101540289A publication Critical patent/CN101540289A/zh
Application granted granted Critical
Publication of CN101540289B publication Critical patent/CN101540289B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明公开了一种半导体集成电路封装及封装半导体集成电路的方法。根据本发明，在引线框架阵列的背面附接胶带，并将引线框架阵列背面朝上夹持于模具的上模套和下模套之间，上模套和下模套分别与引线框架阵列一起形成上部腔体和下部腔体。然后分别向上部腔体和下部腔体中注入模塑料，其中相对于引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙，在注入下部腔体中的模塑料充满间隙之前，注入上部腔体中的模塑料已经覆盖胶带的位于间隙之上的部分，从而使胶带下凹。在固化、去除模具并移除胶带之后得到的半导体集成电路封装中，上述间隙中填充的模塑料从背面凹进。由此可以增强后续表面贴装工艺中的可焊性，减小出现引脚短路的可能性。

Description

半导体集成电路封装及封装半导体集成电路的方法和模具
技术领域
本发明涉及半导体集成电路(IC)，特别涉及半导体集成电路封装以及封装半导体集成电路的方法。 
背景技术
当前，通常采用引线框架向半导体芯片提供电互连。也就是说，将芯片附接到引线框架的管芯焊盘上，接着，通常通过引线接合工艺用导线将半导体芯片上的焊盘电连接到引线框架的引脚上。然后，利用模塑料对由半导体芯片、引线框架和导线构成的集成电路进行封装。引脚的暴露区用于从外部向半导体芯片提供电互连。 
为了提供与其它器件优良的电连接，必须使引脚的一部分充分暴露。如果该引脚区域被模塑料覆盖、或者未被充分暴露、或者不易接触到，就会出现诸如引脚与印刷电路板(PCB)的可焊性问题。 
在集成电路封装的应用中也发现，由于在四方扁平无引脚(QFN)/大功率四方扁平无引脚(PQFN)封装中较低的引脚凸出(leadstand-off)，甚至没有引脚凸出，容易发生一些电路板级的问题，例如可焊性差，特别是容易发生引脚短路等现象。而增大引脚凸出(引脚相对于引脚周围的模塑料凸出的部分)将有助于解决上述问题。 
首先，参考图1A-1D描述传统模塑封装方法。 
图1A-1D以截面图的方式示出了当前采用单腔模具进行的模塑封装过程。 
图1A示出了已经安装了半导体芯片14并通过导线18完成了半导体芯片14与引脚20之间的互连的预先制备好的引线框架阵列的截面图。引线框架阵列中包含一个或多个引线框架10。为了便于绘制和说明，图1A中只示意性地示出了两个引线框架10，实际中并不限于 此。 
每个引线框架10具有引脚20和管芯焊盘16。在通过全蚀刻形成引线框架上的引脚20和管芯焊盘16之后，往往还从引线框架的背面15对引脚20和/或管芯焊盘16的边缘部分进行半蚀刻，形成半蚀刻部分12，以扩大引脚20和/或管芯焊盘16之间的间隙11在背面15上的尺寸。 
图1A-1D中只示出了引脚20和管芯焊盘16之间的间隙11，但是本领域技术人员应该明白，引脚20之间以及管芯焊盘16之间(如果在一个引线框架10上设置了多个管芯焊盘16)也会存在间隙11。 
在引线框架阵列的正面13(图1A中的上面)，将半导体芯片14分别附接到对应的管芯焊盘16上，并且通过导线18连接半导体芯片14上的焊盘和引线框架10的对应引脚20。 
在引线框架阵列的背面15上附接了胶带22，由此形成了如图1A所示的引线框架阵列结构，以便装入模具进行模塑封装。 
图1B示出了通过传统模塑封装方法对图1A所示引线框架阵列结构进行封装的过程。如图1B所示，当前采用的模具具有单个腔体27。在单腔模具中，将图1A所示的引线框架阵列结构正面13朝上(引线框架法线方向N向上)放置在模具的下部支撑台面28和上部模套24之间形成的腔体27中。向腔体27中注入模塑料流，直至模塑料26充满该腔体27，从而得到图1C所示结构。作为示例，模塑料可以是环氧树脂模塑料(EMC)。 
待模腔中的模塑料26固化后，将用模塑料封装后的引线框架阵列从模具中取出。然后去除胶带22，根据需要进行切割划片的工艺。 
图1D示出了图1C所示结构中的引脚20和管芯焊盘16之间的间隙11处的局部放大视图。如图1D所示，在采用传统方法封装后得到的半导体集成电路封装中，引脚20和管芯焊盘16与它们之间的间隙11中的模塑料26几乎在同一个高度上，形成一个几乎平坦的表面，即，没有产生引脚凸出。 
由于没有引脚凸出，引线框架的背面15是平坦的。当进行表面贴 装工艺时，不能为多余的焊膏提供顺利流出的通道，于是多余的焊膏在引脚20和/或管芯焊盘16之间的间隙11中延伸。结果，相邻引脚20和/或管芯焊盘16之间因焊膏延伸而短路的可能性增大。 
已经考虑了一些方法来解决上述问题，例如加厚电镀方法、环氧树脂凸块方法等。但是这些方法带来了一些问题。 
在所谓加厚电镀方法中，在形成半导体集成电路封装之后，对其进行加厚电镀，模塑料部分不会被电镀，而只有引脚和管芯焊盘部分会被加厚电镀形成加厚电镀层，从而形成引脚凸出。然而该方法存在以下问题：较长的电镀时间导致电镀工艺中的单位时间内的产量非常低；加厚电镀工艺难以控制；在切割划片工艺中，因加厚电镀层的存在而导致难以使用设置在引线框架背面上的校准点进行对准；此外，还存在较高的金属须生长的风险。另外，通过加厚电镀方法所能得到的引脚凸出的高度也不大。 
在所谓环氧树脂凸块方法中，通过点胶方法，在引线框架背面设置环氧树脂凸块以在引线框架和印刷电路板之间留出空隙，以便于在表面贴装工艺中使多余的焊膏流出。但是在该方法中，除了难以控制凸块之间的共面性之外，还增加了用于设置环氧树脂凸块的设备的附加成本。 
鉴于上述情况，需要一种能够增大引脚凸出以解决上述可焊性差、特别是引脚短路的问题又不会导致工艺成本大幅增加的方案。 
以下是当前已有的一些采用双腔模具进行封装的现有技术文献，但是它们与本发明是完全不同的。 
美国专利申请公开No.US2002/0041911A1公开了一种树脂封装模具，其具有上下两个模套，分别形成凹进部分以容纳半导体器件，并且通过分别调整从上下模套底部伸出的顶杆的伸出量来避免在顶杆附近产生气泡。 
美国专利公开No.US6,746,895B2公开了一种封装多芯片衬底阵列的方法。其中采用了一种具有上下两个模套的模具，上模套的腔用于封装多芯片承载衬底第一面上的互连，下模套的腔用于封装多芯片 承载衬底的其上形成了多个IC芯片的整个第二面。 
美国专利公开No.US6,544,816B1公开了一种封装薄半导体芯片级封装的方法。其中所采用的模具的上半部分和下半部分共同形成一个腔。 
发明内容
本发明要解决的技术问题是提供一种能够增大引脚凸出又不会导致工艺成本大幅增加的半导体集成电路模塑封装方法、用于该模塑封装方法的模具以及一种具有大引脚凸出的半导体集成电路封装。 
根据本发明的一个方面，提供了一种使用双腔模具来对半导体集成电路进行模塑封装的方法。该方法包括以下步骤：提供具有正面和与正面相反的背面的引线框架阵列，引线框架阵列中的各引线框架包括引脚和管芯焊盘，在引线框架的正面，将半导体芯片分别附接到对应的管芯焊盘上并且通过导线连接半导体芯片上的焊盘和引线框架的对应引脚；在引线框架阵列的背面附接胶带；将引线框架阵列背面朝上夹持于模具的上模套和下模套之间，上模套和下模套分别与引线框架阵列一起形成上部腔体和下部腔体；分别向上部腔体和下部腔体中注入模塑料，其中相对于引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙，在注入下部腔体中的模塑料充满间隙之前，注入上部腔体中的模塑料已经覆盖胶带的位于间隙之上的部分，从而使胶带下凹；在模具中充满模塑料后使模塑料固化，然后去除模具；以及从引线框架阵列的背面移除胶带。 
优选地，向下部腔体中注入模塑料可以通过使向上部腔体中注入的模塑料的一部分分流到下部腔体而实现。优选地，向上部腔体中注入的模塑料的流速高于向下部腔体中注入的模塑料的流速。优选地，在开始向上部腔体中注入模塑料之后开始向下部腔体中注入模塑料，甚至可以在模塑料填满了上部腔体之后开始向下部腔体中注入模塑料。 
优选地，在引线框架阵列的背面，引脚和/或管芯焊盘的边缘部分 被半蚀刻，以使得间隙在背面上的尺寸大于其在正面上的尺寸。 
根据本发明的另一个方面，提供了一种用于上述模塑封装方法的双腔模具。该模具包括上模套和下模套，上模套和下模套分别与引线框架阵列一起形成上部腔体和下部腔体，下部腔体被配置为用来容纳半导体芯片和导线。上部模套和下部模套被配置为使得能够分别向上部腔体和下部腔体中注入模塑料，并且使得相对于引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙，在注入下部腔体中的模塑料充满间隙之前，注入上部腔体中的模塑料已经覆盖胶带的位于间隙之上的部分，从而使胶带下凹。 
下模套和上模套被配置为使下部腔体与上部腔体可以在模具边缘处液体连通，以使得从外部注入上部腔体中的模塑料可以被分流到下部腔体中。 
根据本发明的另一个方面，提供了一种半导体集成电路封装。该半导体集成电路封装包括：引线框架、半导体芯片和导线。引线框架具有正面和与正面相反的背面并且包括引脚和管芯焊盘。在引线框架的正面，半导体芯片被附接到管芯焊盘上，并且通过导线连接半导体芯片上的焊盘和引线框架的对应引脚。该半导体芯片、导线以及引线框架被模塑料覆盖，同时保留该引线框架的背面未被模塑料覆盖。该引线框架的引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙被模塑料填充。间隙中填充的模塑料从该引线框架的背面凹进。 
根据本发明，上部腔体中先到达间隙处的模塑料将胶带下压，使得下部腔体中填充到间隙中的模塑料具有下凹的表面。通过使间隙中填充的模塑料从引线框架的背面凹进，显著地增大了引脚凸出，从而解决了上述可焊性差、容易发生引脚短路等问题。 
当通过表面贴装工艺将根据本发明的半导体集成电路封装安装到印刷电路板(PCB)上时，多余的焊膏可以从由模塑料的凹进部分形成的通道容易地流出。即使有部分多余焊膏未流出而沿着引脚之间、管芯焊盘之间、引脚与管芯焊盘之间的模塑料表面延伸，由于弯曲表面的表面积远远大于传统平坦表面的表面积，焊膏需要从间隙两侧的引 脚之间、管芯焊盘之间、引脚与管芯焊盘延伸更长的距离才会相互接触导致引脚短路，从而也降低了引脚短路的可能性。 
与前述加厚电镀方法不同，本发明并不直接增加引脚(和/或管芯)的高度(引脚凸出)，而是通过降低其周围的模塑料，使模塑料凹进，而间接的达到了增加引脚(和/或管芯)高度(引脚凸出)的效果。与加厚电镀方法相比，本发明可以获得更大的引脚凸出高度。 
另外，本发明的封装方法对工艺的改变很小，而且可以对模塑过程实现稳定的过程控制。 
附图说明
图1A-1D以截面图的方式示出了现有技术中采用单腔模具进行的模塑封装过程。 
图2A-2D示出了根据本发明采用双腔模具进行的模塑封装过程。 
图3A示出了从模具中取出的结构，图3B示出了去除胶带后的结构的局部放大图。 
图4A和4B分别示出了根据本发明得到的半导体集成电路封装和根据现有技术得到的半导体集成电路封装的底面的照片。 
具体实施方式
下面参考附图更详细地描述本发明。 
图2A示出了本发明的双腔模具及其中所夹持的引线框架阵列。该双腔模具具有上下两个模套30和32，构成两个腔体。 
这里所采用的引线框架阵列与前面参考图1A所描述的引线框架阵列相同。预先制备好的引线框架阵列中包含一个或多个引线框架10。 
每个引线框架10具有引脚20和管芯焊盘16。在通过全蚀刻形成引线框架上的引脚20和管芯焊盘16之后，往往还从引线框架10的背面25对引脚20和/或管芯焊盘16的边缘部分进行半蚀刻，形成半蚀刻部分12，以扩大引脚20和/或管芯焊盘16之间的间隙11在背面25 上的尺寸。 
图2A-2D以及图3A和3B中只示出了引脚20和管芯焊盘16之间的间隙11，但是本领域技术人员应该明白，引脚20之间以及管芯焊盘16之间(如果在一个引线框架10上设置了多个管芯焊盘16)也会存在间隙11。本发明的封装方法对于这些间隙11将具有相同的效果。 
在引线框架10的正面23(图2A中的下面)，将半导体芯片14分别附接到对应的管芯焊盘16上，并且通过导线18连接半导体芯片14上的焊盘和引线框架10的对应引脚20。 
在引线框架阵列的背面25上附接了胶带22。 
然后将引线框架阵列背面25朝上(引线框架法线方向N向下)夹持在模具的上模套30和下模套32之间，上模套30和下模套32分别与引线框架阵列一起形成上部腔体31和下部腔体33，从而将安装在引线框架阵列正面23上的半导体芯片14和导线18容纳在下部腔体33中。附接了胶带22的引线框架阵列将模具的上部腔体31和下部腔体33分开。 
图2B是装载了引线框架阵列之后的示意性俯视图，图中去除了上模套30。图2A可以视为沿图2B中的A-A线截取的截面图。虽然图2B中沿线A-A绘出了四个引线框架，而在图2A中只示出了两个引线框架，但是这都只是为了便于图示和说明，实际工艺中并不限于此。 
如图2B所示，可以对模具(上模套和下模套)进行配置，例如在模具的边缘处设置开口40，使得上下腔体液体连通，以便从外部注入上部腔体31中的模塑料可以被分流到下部腔体33中。这样，只通过向上部腔体31注入模塑料就可以使模塑料填充上部腔体31和下部腔体33两者。当然，完全可以分别对上部腔体31和下部腔体33设置模塑料注入口(图中未示出)，以分别向两个腔体注入模塑料。 
如图2A和3B所示，可以对每一行的引线框架分别提供一个开口40。图2A中相应地也示出了开口40，但是该开口40并不在图2A所表示的截面(图2B的线A-A)上。附图中仅为了绘图方便，示出该开口 40与引脚20和管芯焊盘16之间的间隙11重叠，实际模具设计中，开口40的位置与间隙11的位置不必有这样的关联性。 
在将引线框架阵列装载到双腔模具中之后，如图2C所示，向上部腔体31注入模塑料。注入到上部腔体31中的模塑料在上部腔体31流动的同时，又通过腔体边缘设置的开口流入下部腔体33，以填充下部腔体33。 
模具的两个腔体将模塑料分开，使得模塑料在胶带22上方和下方的上部腔体31和下部腔体33中分别流动。相对于引脚20之间、管芯焊盘16之间以及/或者引脚20与管芯焊盘16之间的间隙11，在注入下部腔体33中的模塑料38充满该间隙11之前，注入上部腔体中31的模塑料36已经覆盖胶带22的位于间隙11之上的部分，从而使胶带22下凹，如图2D的局部放大视图所示。 
这一点可以通过利用下述事实而实现：由于下部腔体33中容纳的位于引线框架正面23的半导体芯片14、导线18以及上述间隙11等的存在，使得注入到下部腔体33中的模塑料38的流速比注入到上部腔体31中的模塑料36的流速慢。 
还可以先开始向上部腔体31注入模塑料36，然后再开始向下部腔体33注入模塑料38。这可以进一步保证上部腔体31中的模塑料36先到达上述间隙11。这还可以增加上部腔体31中的模塑料36对间隙11上方的胶带22施加压力的时间，从而增大胶带22下凹的程度。 
事实上，在使用本发明图2A和2B示出的模具的情况下，由于下部腔体33中的模塑料38是通过利用上述开口40分流注入到上部腔体31中的模塑料36而注入其中的，所以开始向下部腔体33中注入模塑料38的时间晚于开始向上部腔体31注入模塑料36的时间。 
在分别为上部腔体31和下部腔体33设置入口以分别注入模塑料的情况下，可以控制上部腔体31和下部腔体33的模塑料入口处开始注入模塑料的定时。 
另外，也可以先向上部腔体31注入模塑料36，直至模塑料36完全填满了上部腔体31，然后才开始向下部腔体33中注入模塑料38。 
图2D示出了向模具中注入了部分模塑料之后的局部放大截面视图。注入到上部腔体31中的模塑料36沿着附接到引线框架阵列背面25上的胶带22流动。同时，模塑料通过设置在模具边缘处的开口从上部腔体分流到下部腔体33中，并在下部腔体33中流动。对于图2D中示出的间隙11，在下部腔体33中的模塑料38流入间隙11之前，上部腔体31中的模塑料36已经覆盖了该间隙11上方的胶带22，从而使得间隙11上方的胶带22被压下，为下部腔体33中的模塑料38留下一个下凹的空间。 
在上部腔体31和下部腔体33中都充满了模塑料之后，使模塑料固化。然后去除模具，也就是说，将经过模塑封装后的引线框架阵列从模具中取出。 
图3A示出了从模具中取出的结构。之后，沿箭头所指方向，使附接在引线框架阵列背面25上的胶带22与引线框架阵列分离，从而得到封装后的引线框架阵列。 
图3B示出了去除胶带22后的结构(半导体集成电路封装)的局部放大图。如图3B所示，引线框架10上安装的半导体芯片14和导线18以及引线框架10本身被模塑料38覆盖，而该引线框架10的背面25未被模塑料覆盖，该引线框架10的引脚20之间、管芯焊盘16之间以及/或者引脚20与管芯焊盘16之间的间隙11被模塑料38填充。作为本发明的封装方法的结果，上述间隙11中填充的模塑料38从该引线框架的背面25凹进，呈现出凹陷的模塑料表面50。 
然后根据需要进行切割划片的工艺，从而获得单个的半导体集成电路封装。 
下面，通过试验结果来说明根据本发明的封装方法所能获得的效果。 
图4A示出了作为示例通过使用本发明的方法封装后的半导体集成电路封装的底面(引线框架的背面25)的照片，而图4B示出了通过使用现有技术的方法封装后的半导体集成电路封装的底面(引线框架的背面15)的照片。 
从图4A所示根据本发明得到的背面25的照片可以看到，在间隙位置处，模塑料表面下凹，具有凹陷的模塑料表面50，因反光而在照片中呈现出亮线条。而在图4B所示根据现有技术得到的背面15的照片中，由于在间隙位置处模塑料表面是平的，并且与背面15具有相同的高度，因此没有上述亮线条。 
通过测量发现，在该示例中，根据本发明得到的背面25的凹陷深度的平均值为1.32密尔(mil)，最小凹陷深度也有0.89密尔，标准差为0.28密尔。而在根据现有技术得到的背面15中没有凹陷。 
根据上述试验结果可知，在使用传统模塑封装方法得到的半导体集成电路封装中，填充到上述间隙中的模塑料基本上不从引线框架背面凹进，而在根据本发明的模塑封装方法得到的半导体集成电路封装中，填充到上述间隙中的模塑料明显地凹进，从而引脚(和/或管芯焊盘)相对于其周围的模塑料凸出，即间接地增大了引脚凸出。 
尽管参照附图和具体实施例详细描述了本发明，但是本领域技术人员应该明白，在不脱离本发明的精神和范围的情况下，完全可以对其进行各种修改、变形和调整。 

Claims (10)

1. 一种用于封装半导体集成电路的方法，包括：
提供具有正面和与所述正面相反的背面的引线框架阵列，所述引线框架阵列中的各引线框架包括引脚和管芯焊盘，在所述引线框架阵列的正面，将半导体芯片分别附接到对应的管芯焊盘上并且通过导线连接所述半导体芯片上的焊盘和所述引线框架的对应引脚；
在所述引线框架阵列的背面附接胶带；
将所述引线框架阵列背面朝上夹持于模具的上模套和下模套之间，所述上模套和下模套分别与所述引线框架阵列一起形成上部腔体和下部腔体；
分别向所述上部腔体和所述下部腔体中注入模塑料，其中相对于引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙，在注入所述下部腔体中的模塑料充满所述间隙之前，注入所述上部腔体中的模塑料已经覆盖所述胶带的位于所述间隙之上的部分，从而使所述胶带下凹；
在所述模具中充满模塑料后使模塑料固化，然后去除所述模具；以及
从所述引线框架阵列的背面移除所述胶带。
2. 如权利要求1所述的方法，其中向所述下部腔体中注入模塑料是通过使向所述上部腔体中注入的模塑料的一部分分流到所述下部腔体而实现的。
3. 如权利要求1所述的方法，其中向所述上部腔体中注入的模塑料的流速高于向所述下部腔体中注入的模塑料的流速。
4. 如权利要求1所述的方法，其中在开始向所述上部腔体中注入模塑料之后开始向所述下部腔体中注入模塑料。
5. 如权利要求4所述的方法，其中在模塑料填满了所述上部腔体之后开始向所述下部腔体中注入模塑料。
6. 如权利要求1-5中任何一项所述的方法，其中在所述引线框架阵列的背面，所述引脚和/或所述管芯焊盘的边缘部分被半蚀刻，以使得所述间隙在所述背面上的尺寸大于其在所述正面上的尺寸。
7. 一种用于封装半导体集成电路的模具，其中该半导体集成电路包括引线框架阵列、半导体芯片和导线，所述引线框架阵列具有正面和与所述正面相反的背面，并且所述引线框架阵列中的各引线框架包括引脚和管芯焊盘，在所述引线框架阵列的正面，所述半导体芯片被分别附接到对应的管芯焊盘上，并且通过所述导线连接所述半导体芯片上的焊盘和所述引线框架阵列的对应引脚，在将引线框架阵列装入该模具之前在所述引线框架阵列的背面附接了胶带，
该模具包括上模套和下模套，所述上模套和下模套分别与所述引线框架阵列一起形成上部腔体和下部腔体，所述下部腔体被配置为用来容纳所述半导体芯片和所述导线，
所述上模套和所述下模套被配置为使得能够分别向所述上部腔体和所述下部腔体中注入模塑料，并且使得相对于引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙，在注入所述下部腔体中的模塑料充满所述间隙之前，注入所述上部腔体中的模塑料已经覆盖所述胶带的位于所述间隙之上的部分，从而使所述胶带下凹。
8. 如权利要求7所述的模具，其中所述下模套和所述上模套被配置为使所述下部腔体与所述上部腔体在模具边缘处液体连通，使得从外部注入所述上部腔体中的模塑料可以被分流到所述下部腔体中。
9. 一种半导体集成电路封装，包括：引线框架、半导体芯片和导线，所述引线框架具有正面和与所述正面相反的背面并且包括引脚和管芯焊盘，在所述引线框架的正面，所述半导体芯片被附接到所述管芯焊盘上，并且通过所述导线连接所述半导体芯片上的焊盘和所述引线框架的对应引脚，该半导体芯片、导线以及引线框架被模塑料覆盖，同时保留该引线框架的背面未被所述模塑料覆盖，该引线框架的引脚之间、管芯焊盘之间以及/或者引脚与管芯焊盘之间的间隙被模塑料填充，其特征在于，
所述间隙中填充的模塑料从该引线框架的背面凹进。
10. 如权利要求9所述的半导体集成电路封装，其中在所述引线框架的背面，所述引脚和/或所述管芯焊盘的边缘部分被半蚀刻，以使得所述间隙在所述背面上的尺寸大于其在所述正面上的尺寸。
CN2008100871261A 2008-03-19 2008-03-19 半导体集成电路封装及封装半导体集成电路的方法和模具 Expired - Fee Related CN101540289B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008100871261A CN101540289B (zh) 2008-03-19 2008-03-19 半导体集成电路封装及封装半导体集成电路的方法和模具
US12/403,400 US7727817B2 (en) 2008-03-19 2009-03-13 Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100871261A CN101540289B (zh) 2008-03-19 2008-03-19 半导体集成电路封装及封装半导体集成电路的方法和模具

Publications (2)

Publication Number Publication Date
CN101540289A CN101540289A (zh) 2009-09-23
CN101540289B true CN101540289B (zh) 2012-12-19

Family

ID=41088036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100871261A Expired - Fee Related CN101540289B (zh) 2008-03-19 2008-03-19 半导体集成电路封装及封装半导体集成电路的方法和模具

Country Status (2)

Country Link
US (1) US7727817B2 (zh)
CN (1) CN101540289B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
CN102148168B (zh) * 2010-02-04 2015-04-22 飞思卡尔半导体公司 制造具有改进抬升的半导体封装的方法
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
CN101826503B (zh) * 2010-04-28 2011-07-20 江苏长电科技股份有限公司 下沉基岛及多凸点基岛引线框结构及其先刻后镀方法
CN101826502B (zh) * 2010-04-28 2011-10-19 江苏长电科技股份有限公司 基岛露出及下沉基岛露出型引线框结构及其先刻后镀方法
US8012799B1 (en) 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
CN102299083B (zh) 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN102376596B (zh) * 2010-08-11 2016-06-15 飞思卡尔半导体公司 具有嵌套行接触的半导体器件
WO2012036281A1 (ja) * 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
CN103177974B (zh) * 2011-12-23 2014-10-29 丽智电子(昆山)有限公司 铜片电极的离散式电子组件制造工艺
US8564012B2 (en) 2012-02-10 2013-10-22 Intersil Americas LLC Optoelectronic apparatuses and methods for manufacturing optoelectronic apparatuses
US8796052B2 (en) 2012-02-24 2014-08-05 Intersil Americas LLC Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具
US9805955B1 (en) 2015-11-10 2017-10-31 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US11056455B2 (en) * 2017-08-01 2021-07-06 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
TWI720430B (zh) * 2019-02-26 2021-03-01 日月光半導體製造股份有限公司 封裝模具及封裝方法
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法
CN114171656B (zh) * 2020-09-11 2024-02-02 成都辰显光电有限公司 接收基板及其制作方法
CN115472577A (zh) 2021-06-11 2022-12-13 恩智浦美国有限公司 集成电路封装和制造集成电路封装的方法
TWI758227B (zh) * 2021-09-06 2022-03-11 復盛精密工業股份有限公司 封裝導線架的製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031281A (en) * 1997-11-21 2000-02-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device having dummy bonding wires
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
CN1846303A (zh) * 2003-08-08 2006-10-11 陶氏康宁公司 利用液体注塑制造电子元件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544816B1 (en) 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP3394516B2 (ja) 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031281A (en) * 1997-11-21 2000-02-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device having dummy bonding wires
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
CN1846303A (zh) * 2003-08-08 2006-10-11 陶氏康宁公司 利用液体注塑制造电子元件的方法

Also Published As

Publication number Publication date
US20090236713A1 (en) 2009-09-24
US7727817B2 (en) 2010-06-01
CN101540289A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
CN101540289B (zh) 半导体集成电路封装及封装半导体集成电路的方法和模具
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
US20060281229A1 (en) Method for molding a small form factor digital memory card
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
CN102683234A (zh) 半导体器件的制造方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
JP2004311748A (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
CN102779761A (zh) 用于封装半导体管芯的引线框架和方法
CN102214635A (zh) 半导体封装结构及其制作方法
JP2019079928A (ja) 半導体装置の製造方法およびリードフレーム
CN202549841U (zh) 半导体模块
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
JP2001156237A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JP2014017390A (ja) リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法
CN209544331U (zh) 预成形填锡沟槽导线架及其封装元件
CN201345362Y (zh) 一种引线框架
US20030183910A1 (en) Encapsulation method and leadframe for leadless semiconductor packages
TWI294680B (zh)
CN100394569C (zh) 防止封装元件溢胶的方法
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
JP2759523B2 (ja) 半導体装置の製造方法
US9293395B2 (en) Lead frame with mold lock structure
US11764142B2 (en) Semiconductor apparatus and method having a lead frame with floating leads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121219

CF01 Termination of patent right due to non-payment of annual fee