CN100394569C - 防止封装元件溢胶的方法 - Google Patents

防止封装元件溢胶的方法 Download PDF

Info

Publication number
CN100394569C
CN100394569C CNB2005100818957A CN200510081895A CN100394569C CN 100394569 C CN100394569 C CN 100394569C CN B2005100818957 A CNB2005100818957 A CN B2005100818957A CN 200510081895 A CN200510081895 A CN 200510081895A CN 100394569 C CN100394569 C CN 100394569C
Authority
CN
China
Prior art keywords
substrate
die cavity
glue
package element
molds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100818957A
Other languages
English (en)
Other versions
CN1893005A (zh
Inventor
刘春条
陈大容
李正人
林俊良
温兆均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Priority to CNB2005100818957A priority Critical patent/CN100394569C/zh
Publication of CN1893005A publication Critical patent/CN1893005A/zh
Application granted granted Critical
Publication of CN100394569C publication Critical patent/CN100394569C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种防止封装元件溢胶的方法，该方法提供具有一顶针施力区域的基板，通过此顶针施力区域，可以施一向下的力量使得基板与模具组的下模穴完全接触，由于基板与模具组的下模穴之间不会有空隙让封胶体流到基板与下模具之间，因此不会产生溢胶。

Description

防止封装元件溢胶的方法
技术领域
本发明涉及一种封装元件的形成方法，更特别地是一种应用于形成封装元件的防止封装元件溢胶的方法。
背景技术
目前有关球格阵列(BGA)型半导体元件封装工艺，其主要是将芯片黏着于基板，并以打线接合方式使得芯片与基板构成电性连接，接着再将已黏着芯片的基板置于模具组中进行封胶步骤，使芯片包覆于胶体内，待胶体固化后取出，再将基板底面各焊垫植设金属球及裁切成型，而制作出一半导体元件。
然而，上述的半导体元件于封胶过程中，虽然其封胶成型用的模具组具有高精密度的模具，但是因为加工精度的限制，使得上模具与下模具合模之后会有误差，而使得上模具与基板之间的接合面间存在有狭缝，所以当封胶时，液态的封胶材料经加压灌入于模穴中，即会有些许液态的封胶材料自模穴中溢出，而进入上模具与基板间的狭缝中，导致溢出的胶体会附着于基板或上模具上。
因此，当溢出的胶体附着于基板时，因外观形状不符合品质管理标准，需要再经过去胶修整的步骤，因而增添工艺的不便以及工艺成本增加，且于去胶作业时，因刀具容易伤及基板表面而产生不良品，以致影响该封装工艺的产品良率。
又当溢出的胶体附着于上模具时，会影响模具组合模时的精确度，所以操作人员需经常清理模具，以致会影响封胶工艺的良率，且易使模具组受损，而缩短其使用寿命。
另外，在现有技术中也提及另一种防止溢胶的方法，其包含在一半导体封装结构内具有一基板，一围堤，一芯片以及多个焊球，在基板的表面形成多个导线以及若干个焊垫。围堤取自于一导线架并以黏胶黏着于基板的上表面，对应于基板上表面的窗口，以防止封装胶体溢出。芯片以黏胶贴附于基板上，多个输出/输入垫形成芯片表面的中心部份，且位于基板上的窗口内，多条导线用以电性连接基板以及输入/输出垫，多个焊球则是架设于每一个焊垫上，用以与外部电性连接。虽然，此种方式可以达到某种程度的防止溢胶的情形发生，但是位于基板上的围堤是额外附加于基板的表面，在工艺上比较麻烦。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种防止封装元件溢胶的方法，通过基板上四周的外接端做为顶针端，通过向下顶住顶针端，使得基板与模具之间完全接触，而没有任何空隙存在基板与模具之间，使得灌胶之后，不会有溢胶的现象发生。
为达上述目的，本发明提供一种防止溢胶的方法，该方法包含：
提供具有一芯片的一基板，该基板具有多个外接端及该芯片与该基板电性连接；
提供具有一模穴的一模具组，该模具组由一具有一上模穴的上模具与一具有一下模穴的下模具所组成，且该模穴由该上模穴与该下模穴所构成；
将该基板容置于该下模具的该下模穴内；
执行一合模步骤，该上模具与该下模具结合；
向下顶住该基板的该多个外接端，使得该基板与该下模穴完全接触，且没有任何空隙在该基板与该下模穴之间；以及
灌入具有绝缘热固性复合物特性的一封胶体于该基板与该模具组之间，其中该封胶体覆盖住上模具与该基板的上表面之间，以及该基板的四周。
由于该方法包括提供具有多个外接端的基板，在基板上具有芯片以及多条导线用以电性连接基板与芯片。接着，提供一封胶成形用的模具组，而模具组由一上模具以及一下模具所构成，且在上模具以及下模具之间的模穴的尺寸大小可容置基板。接着，将基板置于下模具内，使得该基板四周的多个外接端可外露于下模具的四周。然后执行一合模步骤，将上模具与下模具结合。接着，通过顶针向下顶住基板的外接端，使基板与下模穴之间完全接触。然后，执行一灌胶步骤，由于基板与下模穴之间没有任何的空隙可以让封胶体流到基板与下模具之间，因此在合模时，不会有溢胶的情形发生。
附图说明
图1为根据本发明所揭露的技术，表示防止溢胶的方法的流程图；
图2A至图2B为根据本发明所揭露的技术，表示防止溢胶方法的各步骤示意图。
图中符号说明
1-6防止溢胶的方法的步骤流程
10基板
12外接端
14顶针施力区域
20下模具
22下模穴
30封胶材料
具体实施方式
本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以权利要求书的范围为准。
请参阅图1为本发明所揭露的应用于封装元件的防止溢胶的方法的步骤流程图。步骤1表示提供具有多个外接端的基板。步骤2表示提供具有一模穴的模具组，此模具组包含具有上模穴的上模具，以及具有下模穴的下模具。步骤3表示将基板容置于下模具的下模穴内，位于基板四周的多个外接端可外露于下模具的四周围。接着于步骤4，执行一合模步骤，将上模具与下模具结合，同时向下顶住基板的外接端，使得基板与下模穴完全接触。接着于步骤5，将封胶体灌入模具组的模穴内，由于基板与下模穴之间完全接触，因此在基板与下模具之间没有任何空隙可以让封胶体流入，因此不会有溢胶的现象发生。最后，于步骤6，执行一固化步骤，以固化封胶体而完成封装步骤。
接下来，图2A至图2B是根据上述步骤流程图所表示的防止溢胶的步骤示意图。首先，请参考图2A，表示具有多个外接端的基板的俯视图。在此基板10上更包含一芯片(未在图中表示)，此芯片可以是打线芯片或者是倒装芯片。若此芯片为打线芯片，则芯片与基板10之间则是通过多条导线(未在图中表示)电性连接；若芯片为倒装芯片，则倒装芯片则是通过多个焊锡凸块与基板10之间电性连接。
此外，基板10还包含一个或是多个外接端12，这些外接端12可以由导线架(lead-frame)所构成，这些导线架可以是一体成型于基板10上。这些外接端12的目的除了与电子元件电性连接之外，更包括做为将基板向下与下模穴接触的顶针施力区域14。当顶针向下顶住基板10两侧的外接端12时，由于基板10与下模具20的下模穴22完全接触，这意味着，在基板10与下模穴22之间没有任何的空隙存在，而在后续灌胶步骤时，封胶体无法流到基板与下模穴之间。当也不会因为施力不平均、尺寸来料的公差或是制作公差而造成溢胶。
另外，这些外接端12以及顶针施力区域14的材料可以是金属板或是金属块所组成，或是非金属材料所构成。值得一提的是，基板10的材料可以是介电材料、绝缘材料或金属的复合系统，金属的复合系统包括单面包含金属的复合系统或双面包含金属的复合系统。
接着，请参考图2B。在图2B中，实线的部份表示下模穴22，用以容置基板10，因此下模穴22的尺寸大小可相对应于基板10的尺寸大小。
接着，为本发明的特征，进行一合模步骤，使得上模具与下模具20结合，同时，顶针向下顶住基板10的顶针施力区域14，使得基板10与下模具20的下模穴22可以完全的接触，而不会有任何的空隙存在。由于，在基板10与下模穴22之间没有任何的空隙，这使得在后续进行灌模步骤时，封胶体30无法流至基板10与下模穴22之间，封胶体30只存在于上模具与基板10的上表面之间，因此在封胶时，不会有溢胶的现象发生。其中，封胶体30可以是绝缘热固性复合物，例如硅氧填充材料(silica filler)或者是环氧树脂(epoxy)。
最后，再执行一固化(curing)步骤，以固化封胶体30，使得基板10的上表面及其四周，以及位于基板10上的元件同时被封胶体30包覆。另外，因为基板10与下模穴22之间没有任何空隙的存在，不会有任何的封胶体30存在基板10的下方，所以，基板10的下表面则是裸露出来。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。

Claims (10)

1.一种防止封装元件溢胶的方法，其特征在于，该方法包含：
提供具有一芯片的一基板，该基板具有多个外接端及该芯片与该基板电性连接；
提供具有一模穴的一模具组，该模具组由一具有一上模穴的上模具与一具有一下模穴的下模具所组成，且该模穴由该上模穴与该下模穴所构成；
将该基板容置于该下模具的该下模穴内；
执行一合模步骤，该上模具与该下模具结合；
向下顶住该基板的该多个外接端，使得该基板与该下模穴完全接触，且没有任何空隙在该基板与该下模穴之间；以及
灌入具有绝缘热固性复合物特性的一封胶体于该基板与该模具组之间，其中该封胶体覆盖住上模具与该基板的上表面之间，以及该基板的四周。
2.如权利要求1所述的防止封装元件溢胶的方法，其中，该基板的材料选自于下列族群之一：介电材料、绝缘材料或金属的复合系统。
3.如权利要求2所述的防止封装元件溢胶的方法，其中，该金属的复合系统包括单面包含金属的复合系统或双面包含金属的复合系统。
4.如权利要求1所述的防止封装元件溢胶的方法，其中，该芯片与该基板电性连接的方式选自于下列族群之一：以多条导线连接或以多个锡焊凸块连接。
5.如权利要求1所述的防止封装元件溢胶的方法，其中，该多个外接端为导线架，且该导线架更为一体成型于该基板的导线架。
6.如权利要求1所述的防止封装元件溢胶的方法，其中，该绝缘热固性复合物选自于下列族群之一：环氧树脂或硅氧填充材料。
7.一种防止封装元件溢胶的方法，其特征在于，该方法包含：
提供一基板，具有至少一对顶针施力区域位于该基板的两侧；
提供具有一模穴的一模具组，该模具组由一具有一上模穴的上模具与一具有一下模穴的下模具所组成，且该模穴由该上模穴与该下模穴所构成；
容置该基板于该下模具的该下模穴内，且该基板的该顶针施力区域外露于该下模具的外侧；
执行一合模步骤，使得该上模具与该下模具结合；
向下顶住该顶针施力区域，使得该基板与该下模穴完全接触且没有任何的空隙存在；
灌入具有绝缘热固性复合物特性的一封胶体于该基板与该模具组之间；以及
固化该封胶体，该封胶体只包覆住该基板的一上表面及该基板的四周，而裸露出该基板的一下表面。
8.如权利要求7所述的防止封装元件溢胶的方法，其中，该基板的材料选自于下列族群之一：介电材料、绝缘材料或金属的复合系统。
9.如权利要求7所述的防止封装元件溢胶的方法，其中，该顶针施力区域为一体成型于该基板的导线架。
10.如权利要求7所述的防止封装元件溢胶的方法，其中，该绝缘热固性复合物选自于下列族群之一：环氧树脂或硅氧填充材料。
CNB2005100818957A 2005-07-06 2005-07-06 防止封装元件溢胶的方法 Active CN100394569C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100818957A CN100394569C (zh) 2005-07-06 2005-07-06 防止封装元件溢胶的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100818957A CN100394569C (zh) 2005-07-06 2005-07-06 防止封装元件溢胶的方法

Publications (2)

Publication Number Publication Date
CN1893005A CN1893005A (zh) 2007-01-10
CN100394569C true CN100394569C (zh) 2008-06-11

Family

ID=37597702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100818957A Active CN100394569C (zh) 2005-07-06 2005-07-06 防止封装元件溢胶的方法

Country Status (1)

Country Link
CN (1) CN100394569C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4391508B2 (ja) * 2006-09-29 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法
CN102756457B (zh) * 2011-04-27 2015-03-25 无锡华润安盛科技有限公司 用于预塑封传感器芯片的模具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239349A (ja) * 1990-02-16 1991-10-24 Clarion Co Ltd 樹脂封止半導体装置の製造方法
JPH11186304A (ja) * 1997-12-22 1999-07-09 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
CN2502404Y (zh) * 2001-08-30 2002-07-24 南茂科技股份有限公司 半导体封装压模的防止溢胶的压模工具
CN2566454Y (zh) * 2002-08-21 2003-08-13 南茂科技股份有限公司 防止压模溢胶的电路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239349A (ja) * 1990-02-16 1991-10-24 Clarion Co Ltd 樹脂封止半導体装置の製造方法
JPH11186304A (ja) * 1997-12-22 1999-07-09 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
CN2502404Y (zh) * 2001-08-30 2002-07-24 南茂科技股份有限公司 半导体封装压模的防止溢胶的压模工具
CN2566454Y (zh) * 2002-08-21 2003-08-13 南茂科技股份有限公司 防止压模溢胶的电路基板

Also Published As

Publication number Publication date
CN1893005A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
CN101375389B (zh) 用于电路管芯的高热性能封装
US20080230887A1 (en) Semiconductor package and the method of making the same
CN100437954C (zh) 制造半导体器件的方法
US20060055080A1 (en) Semiconductor package having flash-free contacts and techniques for manufacturing the same
CN100568498C (zh) 半导体器件及其制造方法
CN103811430A (zh) 层叠封装结构及其形成方法
JP2000323623A (ja) 半導体装置
JP2012146799A (ja) 半導体装置の製造方法
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
CN106158783B (zh) 具有防溢胶结构的散热片装置
CN100394569C (zh) 防止封装元件溢胶的方法
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100801608B1 (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법
CN109256368A (zh) Sot23-x引线框架及其封装方法
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN111554584A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
CN102110620A (zh) 半导体封装方法
CN101447443B (zh) 高频集成电路封装构造的制造方法
TW311250B (en) Package process of monocrystalline integrated circuit
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant