CN2566454Y - 防止压模溢胶的电路基板 - Google Patents
防止压模溢胶的电路基板 Download PDFInfo
- Publication number
- CN2566454Y CN2566454Y CN02247550U CN02247550U CN2566454Y CN 2566454 Y CN2566454 Y CN 2566454Y CN 02247550 U CN02247550 U CN 02247550U CN 02247550 U CN02247550 U CN 02247550U CN 2566454 Y CN2566454 Y CN 2566454Y
- Authority
- CN
- China
- Prior art keywords
- circuit substrate
- circuit board
- overflow
- embankment
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000003292 glue Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 70
- 239000012528 membrane Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 6
- 238000003466 welding Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000465 moulding Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 19
- 239000000084 colloidal system Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229920000297 Rayon Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910000648 terne Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型为一种防止压模溢胶的电路基板，适用于半导体封装，其具有一上表面、一下表面及至少一窗口，其中下表面用以放置晶片，该电路基板包含有：一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；复数个连接垫，位于该上表面的围堤内；复数个焊垫，位于该上表面的围堤外；复数个传导线，连接上述对应的焊垫及连接垫；及一层防焊膜，形成于该电路基板的上表面；本实用新型的围堤使得压模时不会有绝缘胶体溢出，避免污染电路基板焊垫的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板焊垫，进而提升植球良率的功效。
Description
技术领域
本实用新型涉及一种电路基板，以及包含有该电路基板的半导体封装结构，特别是有关于一种防止压模溢胶的电路基板，其具有一体成形的围堤，且该围堤可被防焊膜覆盖。
背景技术
目前电路基板应用于半导体封装结构时，常会有溢胶的情形产生，而污染电路基板上的焊垫，造成焊球与焊垫在焊接时接触不良。
在美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”中，图5a及5b为一半导体封装结构的立体图及截面图，该半导体封装结构300内含有一电路基板310、一围堤323、一晶片350及复数个焊球330，该电路基板310的表面形成有复数个传导线322及焊垫321；围堤323取自于一导线框架并以粘胶352粘着于电路基板310的表面，对应于该电路基板310表面的窗口313，以防止绝缘胶体360溢出；晶片350以粘胶352粘着于电路基板31上，复数个输出入垫351形成于该晶片350表面的中心部分且位于电路基板310上的窗口313内，复数个焊线340用以电性连接上述的电路基板310及输出/入垫351；复数个焊球330架设于上述的焊垫321，用以外部电性连接。
然而，此种构想虽然也有防止溢胶的情形发生，而有围堤323围绕于电路基板310上的窗口313，但是此围堤323却是另外附加于电路基板310的表面，故在制程上比较麻烦；且该电路基板310是属于印刷电路板(PCB)，以网版印刷技术形成绝缘胶体360，因此晶片350的背面及周边没有绝缘胶体360的保护，容易受到损伤。
发明内容
本实用新型的主要目的在于提供一种防止压模溢胶的电路基板，以应用于半导体封装结构，该电路基板具有一上表面、下表面及一窗口，其中上表面具有一围绕于该窗口的围堤、复数个连接垫及焊垫，使该电路基板在进行压模灌胶时，防止绝缘胶体的溢出。
本实用新型的电路基板适用于半导体封装，其具有一上表面、一下表面及至少一窗口，其中下表面用以放置晶片，该电路基板包含有：一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；复数个连接垫，位于该上表面的围堤内；复数个焊垫，位于该上表面的围堤外；复数个传导线，连接上述对应的焊垫及连接垫；及一层防焊膜，形成于该电路基板的上表面。
本实用新型的围堤使得压模时不会有绝缘胶体溢出，避免污染电路基板焊垫的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板焊垫，进而提升植球良率的功效。
附图说明
图1：在本实用新型的第一具体实施例中，一半导体封装结构包含一电路基板的俯视图；
图2：在本实用新型的第一具体实施例中，该半导体封装结构的截面图；
图3a：在本实用新型的第一具体实施例中，该半导体封装结构在压模状态的截面图；
图3b：在本实用新型的第一具体实施例中，该半导体封装结构在压模状态的局部放大截面图；
图4：在本实用新型的第二具体实施例中，一半导体封装结构包含一电路基板的俯视图；
图5a：美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”，一半导体封装的立体图；及
图5b：美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”，一半导体封装的截面图。
具体实施方式
请参阅所附图式，本实用新型将列举以下的实施例说明：
在本实用新型的第一具体实施例中列举一种适用于半导体封装的电路基板，图1为包含该电路基板的半导体封装结构的俯视图，图2为包含该电路基板的半导体封装结构的截面图，图3则为包含该电路基板的半导体封装结构在压模状态时的截面图。
本实用新型的电路基板110适用于半导体封装，该电路基板110为一种如FR-4、FR-5或BT树脂的印刷电路基板或陶瓷电路基板，如图1、2所示，该电路基板110具有一上表面111、一下表面112及至少一窗口113〔window]，其下表面112用以粘贴固定一晶片150，在电路基板110的上表面111以蚀刻形成有复数个焊垫121、复数个连接垫122及一围堤123(dam)，其中围堤123围绕该窗口113，用以提供与上模具边缘接触的适当厚度，复数个连接垫122位于该上表面111的围堤123内，用以内部电性连接一晶片150，复数个焊垫121位于该上表面111的围堤123外，用以接植焊球130。在本实施例中，该电路基板110为一种多层印刷电路基板，其内层具有复数个传导线124[conductive traces]，连接上述对应的焊垫121及连接垫122，此外，在电路基板110的上表面111覆盖一层防焊膜125[solder mask]，其覆盖围堤123并裸露出焊垫121及连接垫122。由于该围堤123对应于半导体封装模具的封模边缘，利用围堤123与防焊膜125提供一适当足够的厚度，以防止压模时产生溢胶的现象。
当上述的电路基板110运用于一半导体封装结构100中，如图1及2所示，该半导体封装结构100包含有一上述的电路基板110、一晶片150、复数个焊球130、复数个焊线140及一绝缘胶体160。如图2所示，晶片150位于该电路基板110的下表面112并以粘胶152固定于电路基板110的下表面112，晶片150具有复数个对应于窗口113的输入/出垫151[input/outputpads]，复数个焊线140电性连接输入/出垫151及电路基板110上的连接垫122，绝缘胶体160以压模〔molding]方式至少形成于窗口113内及晶片150的周围，用以密封焊线140及保护晶片150，较佳地该绝缘胶体160密封晶片150，而如铅锡合金的复数个焊球130通常在压模后以焊接方式形成于电路基板110的焊垫121上。
当上述的半导体封装结构100在压模状态以形成绝缘胶体160时，如图3a及3b所示，该晶片150与电路基板110的组合构造被夹合于上模具10及下模具20之间，由于围堤123及防焊膜125具有一较高厚度，使得电路基板110在上模具10的模穴边缘产生一较大抵抗溢胶的压力，因此围堤123的存在所形成的压力使得压模时不会有绝缘胶体260溢出，避免污染电路基板110焊垫121的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板110焊垫121，进而提升植球良率的功效。
在本实用新型的第二具体实施例中，图4为另一电路基板应用于半导体封装结构的俯视图，该电路基板210为一单层电路基板，在电路基板210的同一上表面上一体形成有一不连续的围堤223、在围堤223内的复数个连接垫222、在围堤223外的复数个焊垫[图未绘出]及传导线224，其中焊垫上连接有焊球230。当上述的电路基板210应用于一半导体封装结构200时，半导体封装结构具有电路基板210、晶片、复数个焊球230、复数个焊线240及一绝缘胶体260，其中晶片具有复数个输出/入垫251，复数个输出/入垫251与连接垫222由焊线240电性连接，以提供内部的电性连接，复数个传导线224凸出于基板210的上表面，在与不连续围堤223配合下，达到一防止封胶时溢胶的功效，复数个焊球230则用以与外部电性连接，利用此一形成于电路基板210上的不连续围堤223，达到防止在压模封胶时绝缘胶体260有溢出的情形发生。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟悉此项技艺者，在不脱离本实用新型之精神和范围内，当可做些许更动与润饰，因此本实用新型之保护范围当视权利要求书范围所界定者为准。
Claims (6)
1、一种防止压模溢胶的电路基板，适用于半导体封装，具有一上表面、一下表面及至少一窗口，其下表面用以放置晶片，其特征是：包含有：
一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；
复数个连接垫，位于该上表面的围堤内；
复数个焊垫，位于该上表面的围堤外；
复数个传导线，连接上述对应的焊垫及连接垫；及
一层防焊膜，形成于该电路基板的上表面。
2、如权利要求1所述的电路基板，其特征是：在该电路基板上表面的围堤被该防焊膜覆盖。
3、如权利要求1所述的电路基板，其特征是：该电路基板为一多层电路板。
4、如权利要求3所述的电路基板，其特征是：该复数个传导线位于该电路基板的内层。
5、如权利要求1所述的电路基板，其特征是：该电路基板为一单层电路板。
6、如权利要求5所述的电路基板，其特征是：该复数个传导线位于该电路基板的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02247550U CN2566454Y (zh) | 2002-08-21 | 2002-08-21 | 防止压模溢胶的电路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02247550U CN2566454Y (zh) | 2002-08-21 | 2002-08-21 | 防止压模溢胶的电路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2566454Y true CN2566454Y (zh) | 2003-08-13 |
Family
ID=33718419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02247550U Expired - Lifetime CN2566454Y (zh) | 2002-08-21 | 2002-08-21 | 防止压模溢胶的电路基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2566454Y (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100394569C (zh) * | 2005-07-06 | 2008-06-11 | 乾坤科技股份有限公司 | 防止封装元件溢胶的方法 |
| CN100416811C (zh) * | 2005-10-24 | 2008-09-03 | 南茂科技股份有限公司 | 光电芯片封装构造、制造方法及其芯片承载件 |
| CN100433304C (zh) * | 2004-09-07 | 2008-11-12 | 日月光半导体制造股份有限公司 | 适用于透明封装的基板条 |
| CN100463157C (zh) * | 2006-07-10 | 2009-02-18 | 南茂科技股份有限公司 | 防止粘晶胶污染芯片焊垫的封装构造及其基板 |
| CN101826495B (zh) * | 2009-03-06 | 2011-07-27 | 华东科技股份有限公司 | 窗口型半导体封装构造 |
| US8300124B2 (en) | 2005-11-25 | 2012-10-30 | Samsung Electro-Mechanics Co., Ltd. | Image sensor module and camera module package having the same |
| CN107369656A (zh) * | 2017-07-17 | 2017-11-21 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
-
2002
- 2002-08-21 CN CN02247550U patent/CN2566454Y/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433304C (zh) * | 2004-09-07 | 2008-11-12 | 日月光半导体制造股份有限公司 | 适用于透明封装的基板条 |
| CN100394569C (zh) * | 2005-07-06 | 2008-06-11 | 乾坤科技股份有限公司 | 防止封装元件溢胶的方法 |
| CN100416811C (zh) * | 2005-10-24 | 2008-09-03 | 南茂科技股份有限公司 | 光电芯片封装构造、制造方法及其芯片承载件 |
| US8300124B2 (en) | 2005-11-25 | 2012-10-30 | Samsung Electro-Mechanics Co., Ltd. | Image sensor module and camera module package having the same |
| CN100463157C (zh) * | 2006-07-10 | 2009-02-18 | 南茂科技股份有限公司 | 防止粘晶胶污染芯片焊垫的封装构造及其基板 |
| CN101826495B (zh) * | 2009-03-06 | 2011-07-27 | 华东科技股份有限公司 | 窗口型半导体封装构造 |
| CN107369656A (zh) * | 2017-07-17 | 2017-11-21 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
| CN107369656B (zh) * | 2017-07-17 | 2018-05-22 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
| US20010045640A1 (en) | Resin-molded semiconductor device and method for manufacturing the same | |
| JPH0846136A (ja) | 半導体装置 | |
| CN103946976A (zh) | 具有翻转式球接合表面的双层级引线框架及装置封装 | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| CN2566454Y (zh) | 防止压模溢胶的电路基板 | |
| TW201032307A (en) | Window type semiconductor package | |
| KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지 | |
| CN1855450A (zh) | 高散热性的半导体封装件及其制法 | |
| JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
| TWI533419B (zh) | 封裝結構及其製造方法 | |
| CN102403236B (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN2567768Y (zh) | 基板在晶片上的封装结构 | |
| CN212587519U (zh) | 一种led晶元封装结构 | |
| CN211295075U (zh) | 一种芯片封装结构 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| KR101036354B1 (ko) | 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| CN204741020U (zh) | 发光二极管及电子器件 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN106298749A (zh) | 发光二极管、电子器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20120821 Granted publication date: 20030813 |