CN103946976A - 具有翻转式球接合表面的双层级引线框架及装置封装 - Google Patents

具有翻转式球接合表面的双层级引线框架及装置封装 Download PDF

Info

Publication number
CN103946976A
CN103946976A CN201280056137.8A CN201280056137A CN103946976A CN 103946976 A CN103946976 A CN 103946976A CN 201280056137 A CN201280056137 A CN 201280056137A CN 103946976 A CN103946976 A CN 103946976A
Authority
CN
China
Prior art keywords
lead frame
liner
nude film
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280056137.8A
Other languages
English (en)
Inventor
李汉明
韦芬·秀安·林
蔡陈祥
黄贵俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103946976A publication Critical patent/CN103946976A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

本发明揭示一种引线框架(101、102)、一种装置封装(400)及一种经配置以获得薄轮廓且经改进的热性能的构造方法。本发明的引线框架包含布置于引线框架引线(101)的远端上方的隆起裸片附接衬垫(102)。封装(400)将进一步包含裸片(401)，在一个实例中，所述裸片(401)使用球接合(402)与所述隆起裸片附接衬垫(102)的底侧表面电耦合，此整体被密封于暴露所述裸片(401)的底部部分(401b)及引线(111)的一部分的囊封剂(405)中。本发明还揭示此类封装的双引线框架堆叠，以及制造方法。

Description

具有翻转式球接合表面的双层级引线框架及装置封装
技术领域
本发明大体来说涉及半导体装置封装及相关联引线框架；且特定来说，涉及具成本效益且耐热的封装及在实施时提供低封装轮廓及有效热耗散的封装方法。
背景技术
用于制造电子装置的现有封装解决方案使用若干种封装技术。此类装置可使用可在使用期间变得相当热的所谓的嵌入式装置。此类装置处理热量问题的一种方式是形成无引线引线框架封装，其将经封装裸片的底部部分暴露于周围环境，从而使得能够通过周围环境排放热量。或者，可暴露裸片的底部部分且接着使其与电路板接触，从而使得其能够将热量直接排放到所述板中。通常，为了实现此配置，封装使用无引线引线框架来实现所要性质。在此实施方案中，使用线接合将集成电路(IC)装置的输入/输出(I/O)连接器与外部引线电连接。虽然此封装对于广泛的装置有效，但其经受一些限制。
图1图解说明现有技术无引线引线框架的一方面及关于使用此类引线框架配置的封装可能遇到的一些困难。此处，封装1包含布置于引线框架的裸片附接衬垫(此视图中未展示)上的集成电路裸片2。裸片2布置于所述引线框架上使得引线框架外围包含一组引线3。此处，展示具有六十个引线2的相对高密度结构。引线3使用线接合5与I/O触点4电连接。在具有高线接合密度的小裸片中，在普通的制作期间可能会遇到严重的困难。在此类高密度线接合环境中，若干个封装可靠性问题变得更令人担心。此类高密度封装环境往往遭受不粘引线上第二接合(NSOL)、不粘衬垫上接合(NSOP)、楔形接合举离故障、线接合颈应力及线偏移问题的发生的增加。
如此处所使用，线偏移是指其中所有线接合就位且封装准备好用于囊封的状况。将模制材料与裸片的剩余部分一起注射到模具空间中。大部分材料的流动可使线偏转成不合意配置，从而导致若干种故障机制或性能降低畸变。
另外，当在裸片的顶部上形成线接合时，难以(如果不是不可能的话)在线接合及IC芯片的顶部上形成所添加的组件。因此，经堆叠芯片配置及装置并不十分适于现有的封装构造方法。
出于这些及其它原因，此类封装的经改进设计在业内将为有帮助的。
发明内容
本发明揭示封装配置及方法。
一个实施例提供一种具有导电下部及上部部分的翻转式引线框架。所述上部部分具有大体布置于所述引线框架的上部部分中的隆起芯片安装衬垫。所述隆起芯片安装衬垫包含从所述衬垫延伸的引线且包含远离所述隆起芯片安装衬垫延伸且向下延伸到所述触点平面中的引线。所述引线包括用于将裸片与引线框架安装在一起的电触点。
另一实施例提供一种与引线框架安装在一起的集成电路(IC)裸片封装。所述引线框架包括具有上部及下部部分的导电结构，使得隆起芯片安装衬垫布置于上部平面中且使得IC裸片安装到其。所述引线框架的下部部分界定至少一个引线延伸到其中的触点平面。裸片(举例来说)使用焊料球与所述隆起芯片安装衬垫耦合，借此在所述裸片与隆起芯片安装衬垫之间建立至少一个电连接。且使得所述裸片的底部表面向下面向所述引线框架的下部部分。形成囊封所述裸片的模具封套。在一些实施例中，另一电路元件可与所述隆起芯片安装衬垫的顶部表面耦合且被囊封。
在一些实施例中，第二引线框架与IC裸片耦合。所述第二引线框架布置于所述裸片下方及第一引线框架的隆起部分下方。
另一实施例提供一种半导体封装方法，其包含提供第一引线框架，所述第一引线框架具有隆起接合衬垫及远离所述隆起接合衬垫延伸的一组引线使得所述引线的远端部分在所述隆起接合衬垫下方延伸到触点平面。半导体裸片在所述裸片的顶部表面上具有与所述隆起接合衬垫电耦合的电触点。所述安装进一步经布置使得所述裸片的底部背离所述隆起接合衬垫。将所述裸片及第一引线框架囊封于由模制材料制成的模具封套中，借此将所述裸片囊封于封装中使得在经囊封封装的底部部分处暴露所述裸片的底部部分且使得所述引线的远端的至少一部分暴露于所述模具封套外侧。
在另一相关联方法中，将第二引线框架与所述封装安装在一起使得其与所述裸片的底部热接触。还可使用共用衬底将所述封装一起形成于大阵列中且接着对其进行单个化以形成个别化的封装。
附图说明
图1是己知集成电路封装的一部分的平面图。
图2(a)及2(b)是展示具有根据本发明的原理构造的隆起芯片安装衬垫的引线框架实施例的底部部分及顶部部分的透视图。
图3(a)及3(b)是根据本发明的原理构造的第一引线框架实施例的俯视平面图及侧视图。
图4(a)-4(c)是根据本发明的原理描绘的各种封装实施例的侧视截面图。
图4(d)是从底部展示的平面图，其展示根据本发明的实施例的模具帽、裸片的底部部分及引线。
图5是描绘根据本发明的原理构造封装实施例的一个适合方法实施例的流程图。
图6(a)-6(c)是根据本发明的实施例使用定位夹具的封装制作工艺的部分的一个实施例的图形视图。
图7是集成电路封装的透视图，其展示封装实施例的底部处的经暴露引线及裸片附接衬垫。
图8是根据本发明的实施例构造的双引线框架集成电路封装的侧视横截面图。
图9是可在根据本发明的原理构造的双引线框架实施方案的实施例中使用的第二引线框架的平面图。
图10(a)是经堆叠第一及第二引线框架的平面图，其图解说明根据本发明的原理构造的双引线框架实施方案的方面。
图10(b)是一对引线框架的一个实施例的截面图，其经布置使得当被堆叠时，第一引线框架的一部分经布置使得第二引线框架的一部分通过所述第二引线框架的隆起/降低部分。
图11是根据本发明的原理构造双引线框架封装实施例的一个适合方法实施例的流程图。
具体实施方式
本发明描述半导体封装及构造方法的各种实施例。本发明还描述一种适合于供在IC封装实施方案中使用的相关引线框架。所揭示的实施例描述一种有利于薄轮廓IC封装的构造的隆起或翻转式引线框架及相关联封装实施方案。此类封装包含但不限于具有单个或多个电子或电装置的单层级及多层级封装。
在一个实施方案中，提供供在许多应用中使用的替换封装及结构。特定实施例预期使用本发明的引线框架及封装构造来替换或增强现有的无引线引线框架封装。预期此类封装用于多芯片封装、电力转换器封装、具有布置于多个层级中的装置的封装以及并入有无源电路以及有源电路两者的封装的用途。
简要地指出影响无引线引线框架封装或并入有高密度的线接合的封装的若干种故障模式。根据许多实施例，使用具有隆起部分及下部部分的引线框架来既啮合裸片的顶部上的触点且又在裸片的下部部分处提供充分电接触表面。
图2(a)展示适合翻转式引线框架100的一个实例，其是从所述引线框架上方观看的。图2(b)展示同一引线框架100，其是从下方观看的。如本文中所指代，此类引线框架包括翻转式引线框架。一股来说，此类翻转式引线框架100包含上部部分及下部部分。本发明具体预期许多其它配置及相关联实施例。
引线框架100包含具有适合于在上面安装有一集成电路裸片(或多个集成电路裸片)的隆起芯片安装衬垫102(或隆起裸片接合衬底)的上部部分。一股来说，隆起芯片安装衬垫102具有远离隆起部分102延伸的多个引线101。在此实施例中，一组引线101从居中布置的隆起芯片安装衬垫102延伸，使得引线101朝向引线框架100的外边缘延伸。重要地，引线101向下延伸到引线框架的下部部分以在不同于经抬高隆起芯片安装衬垫102的平面的平面中形成触点111的布置。一股来说，隆起芯片安装衬垫102从布置于较低层级处的触点111“翻转”。
在其它实施例中，许多配置及布置为可能的。举例来说，隆起芯片安装衬垫102可偏移到一侧。而且，引线101可沿许多不同方向从隆起芯片安装衬垫102延伸。
如上文所指示，重要地，引线101的远端部分可垂落到引线框架100的下部部分以形成导电触点111。在一些实施例中，引线101配置可包含弯曲部分101，其具有将触点重新定向到位于隆起芯片安装衬垫102的平面下方的第二平面的一个、两个或两个以上弯曲部分。在使用中，触点111将通常与其它电路元件、电路板等电连接。然而，还预期引线101及触点111经配置以实现使得能够远离隆起芯片安装衬垫101引导热量的热路径。通常，触点111将位于引线101的远端处。在一个实施例中，引线101包括向下弯部及在由隆起芯片安装衬垫界定的平面下方的经布置以将触点111定位于引线框架100的下部部分处的第二弯部。虽然此处展示具有六十个引线101，但本发明预期具有更多引线或更少引线的实施例。
一股来说，所述引线框架由任何导电材料形成。铜即构成一种适合引线框架材料。然而，此类引线框架100可由其它材料或层压结构以及各种其它类型的导电衬底形成。在具有此类隆起表面的一个实施例中，发明人预期，使用薄金属或导电薄片来形成引线框架。此薄度将使得能够在普通的冲压工艺中将引线框架弯曲成适当形状。举例来说，在一个实施方案中，引线框架由厚度在大约0.10密耳(2.5微米(μm))到大约0.20密耳(5μm)的范围中的铜或铜合金材料构造而成。发明人理解，具有大约0.15密耳厚的厚度的引线框架适合于本发明的许多实施例。
参考图2(b)，展示隆起芯片安装衬垫102的底部表面121。通常，底部表面121的部分专用于球附接位点122。在最简单形式中，球附接位点122仅为引线框架的隆起部分102的部分，其除提供适合于与其它电路元件的电接触之外不具有特殊属性。然而，在一个有吸引力的实施例中，球附接位点122为适合于与焊料球进行良好弹性导电接触的实质上平坦表面。此类球附接位点122可由增强粘附性的材料(例如，钛或其它材料)制成或电镀有所述材料。在另一相关方法中，球附接位点122可包括隆起接合衬垫。应指出，其它实施例可包含布置于隆起部分102的顶部表面上的球附接位点。一股来说，球附接位点122用于将裸片的I/O(输入/输出)连接器与引线101电连接。更一股来说，球附接位点122可用于将电路元件与引线框架100电连接。
隆起芯片安装衬垫102可进一步包括模具流动孔口124。这些孔口可用于数个功能。所述特征的一个特别有用的方面为，在装置及相关联引线框架的囊封期间，模具流动孔口124使得模制材料能够以从囊封剂空间中挤出气泡借此减少模具帽中的缺陷的发生率的方式流动到囊封剂空间中。另外，模具流动孔口124使得囊封剂能够流动穿过开口，且接着在固化后即刻提供将囊封剂较牢固地锁定到引线框架102从而增加耐分层性的机械锁定效应。此增加所得封装的结构完整性且大大地改进相关联裸片、模具帽及封装作为整体的耐湿性。此类囊封剂由许多材料构成，包含但不限于环氧树脂、塑料或其它模制材料。通常，这些材料为电绝缘模制材料。特别有吸引力的材料包含塑料、环氧树脂、可b阶化材料、低CTE材料以及一股技术人员用于囊封电子封装的任何囊封剂及模制材料。
引线框架100的实施例可进一步包含临时将引线101及隆起部分102一起耦合于引线框架100上的系杆104。或者，可使用一个以上系杆来临时将引线101及隆起部分102耦合到引线框架100。一旦引线框架100被组装并囊封，便可在单个化期间或在另一囊封后工艺期间容易地切除或以其它方式移除所述系杆。
另外，引线框架100的实施例可包含用于将引线框架100紧固到安装夹具的对准特征128。举例来说，这些特征可包含但不限于布置于引线框架上以将所述引线框架附接到安装夹具的一个或一个以上固持臂128或孔口。经紧固的引线框架可实现裸片到引线框架100上的有效安装、有效对准及球接合、与引线框架堆叠的其它引线框架的有效对准、用以形成最终封装的有效囊封等等。在于图2(a)、2(b)、3(a)及3(b)(以及其它)中所描绘的实施例中，展示引线框架100具有配置为四个固持臂128的紧固特征。可根据相关联引线框架的需要添加更多(或更少)此类特征128。一种特别常见的方法是包含包括孔口的对准特征，所述孔口形成于引线框架的一部分上使得当所述孔口与安装夹具的互补特征对准时，所述框架处于正确定向及对准以供进一步处理。如一股技术人员将明了，可采用紧固及对准特征的许多不同配置来使得能够将框架紧固到安装卡具或夹具。应指出，取决于对准特征的类型，可使用一个或许多此类特征(及互补特征)以使得能够将引线框架紧固到安装夹具。
图3(a)展示引线框架100的一部分，其是从引线框架100下方观看的。清晰可见的是隆起芯片安装衬垫102与引线101及触点111以及球附接位点122之间的关系。在此实施例中，球附接位点122包括由降低部分(此处称为槽沟125)环绕的适合于球接合的隆起特征。槽沟125邻近于球附接位点122而布置。槽沟122围绕每一球附接位点122界定大体经布置以防止焊料从一个球附接位点122流动到另一球附接位点借此无意地将两个焊料球连接短接在一起的凹陷区。一股来说，通过蚀刻隆起芯片安装衬垫102的部分来形成槽沟122。可使用产生凹入槽沟的其它方法。举例来说，在一种情况中，也可使用选择性地掩蔽引线框架(举例来说，掩蔽槽沟部分以使球附接位点未掩蔽)且接着电镀引线框架来增堆球附接位点122，从而使经掩蔽部分构成槽沟。在一个实例中，0.15密耳厚的引线框架100具有向引线框架100的隆起部分102中蚀刻大约0.075密耳深的半组经蚀刻槽沟125。应注意，球接合位点122也通常称为球接合衬垫。球接合位点122可为任何大小及尺寸，但通常为正方形形状，具有大约为所使用的焊料球的大小的大小。在一个实例中，使用在一侧上具有大约100微米的尺寸的接合位点122。但此类接合衬垫可广泛地介于任何大小范围内。适合槽沟也可为任何适合大小。通常，此类槽沟被蚀刻到引线框架的深度的一半，但并不存在对此操作的要求。在此实施例中，所描绘的槽沟为大约50微米宽。
图3(b)是引线框架100的横截面图。清晰可见的是隆起芯片安装衬垫102布置于引线框架的上部部分中借此界定引线框架100的相关联上部平面301。还展示所述隆起芯片安装衬垫与布置于引线框架100的下部部分处的触点111之间的关系。在此实例中所描绘的触点111布置于引线101(包含101b)的在隆起芯片安装衬垫102下方于第二下部触点平面302中延伸的远端处。还展示引线101的弯曲部分101b，其将引线的远端向下引导以在引线框架100的下部部分处形成触点111。
引线框架100的上部部分大体描述所述引线框架的包含隆起芯片安装衬垫102的部分。下部部分大体由显著位于隆起芯片安装衬垫102下方的引线101的触点111部分界定。上部平面301与下部平面302之间的距离可为方便于用户的任何距离。方便实施例使用上部平面301与下部平面之间大约为并入有引线框架100的裸片的高度的距离。一股来说，裸片的顶部将与隆起芯片安装衬垫102的下部表面紧密物理接近且电接触，且裸片的底侧将大体位于触点111的平面中。因此，高度大致约为将与引线框架100一起使用的裸片。在一个实例中，隆起部分在触点上方大约0.3-0.8毫米。在一些情况中，此可产生具有小于1mm高的高度的极紧凑封装。
图4(a)-4(d)的横截面图描绘根据本发明的原理构造的封装的几个实施例。
举例来说，图4(a)描绘使用例如先前所描述的翻转式引线框架100的封装400的一个实施例。在此封装400中，集成电路裸片401使用焊料球402与翻转式引线框架的隆起芯片安装衬垫102电连接。焊料球402将裸片401的顶部上的电触点与引线框架100电连接(例如，在球附接位点122处)。一股来说，裸片401的顶部上的裸片I/O触点与引线框架100的引线101(及因此触点111)电耦合以提供在裸片401的底部处的电连接。此类触点还可包含接地以及各种各样的所需电连接。在此实施例中，裸片401及隆起芯片安装衬垫102囊封于由囊封剂材料制成的模具帽405中。此外，在此实施例中，引线框架100由形成模具封套的囊封剂材料405嵌入。在此特定实施例中，囊封剂材料405完全围封引线框架的翻转式部分(隆起芯片安装衬垫102)且暴露触点111的底部部分及裸片401的底部表面(一股来说，裸片附接表面401b)。而且，展示囊封剂流动穿过模具流动孔口124，所述囊封剂在固化后也即刻充当帮助将囊封剂、引线框架及裸片紧固在一起的模具锁。此配置形成紧凑的低轮廓封装。可在无限制的情况下形成任何高度的实施例。在一个实施例中，可使用具有在0.6-0.8mm的范围内的高度的封装。可使用宽广范围的囊封剂来形成此类模具封套。通常，这些材料为电绝缘模制材料。实例包含但不限于塑料、环氧树脂、可b阶化材料、低CTE材料以及一股技术人员用于囊封电子封装的任何其它适合囊封剂及模制材料。
图4(b)的横截面图描绘使用(举例来说)例如先前所描述的翻转式引线框架100的封装410的另一实施例。在此封装410中，集成电路裸片411使用焊料球412与翻转式引线框架100的隆起芯片安装衬垫102电连接。焊料球412将裸片411的顶部上的电触点与引线框架100电连接(例如，在球附接位点122处)。裸片411及引线框架102也囊封于由囊封剂材料制成的模具帽415中。在此实施例中，引线框架100的上部表面102t(即，在上面安装裸片411的裸片安装表面的相对侧上的那个表面)由模具帽415暴露。因此，顶部表面102t可暴露于周围环境或选择性地与散热器耦合以增强封装410的冷却性质。在此特定实施例中，囊封剂材料415暴露引线框架的上部部分(例如，隆起芯片安装衬垫102的一部分)且还暴露触点111的底部部分及一股来说裸片411的底部表面(一股来说，裸片附接表面411b)。此配置形成具有经增强热性质的紧凑低轮廓封装。
图4(c)的横截面图描绘使用(举例来说)例如先前所描述的翻转式引线框架100的封装420的另一实施例。在此封装420中，集成电路裸片421使用焊料球422与翻转式引线框架100的隆起芯片安装衬垫102电连接。焊料球422将裸片421的顶部上的电触点与引线框架100电连接(例如，在球附接位点122处)。在添加的特征中，引线框架100在隆起芯片安装衬垫102的上部表面上进一步支撑一个或一个以上额外电路元件426、427。元件426、427可包括包含有源电路元件的任何类型的电路。然而，更通常地，电路元件426、427包括无源电路。这些元件可使用若干种方法中的任一者与引线框架100(或裸片421)电耦合。然而，在一个特别有用的实施例中，电路元件426、427使用焊料膏材料428与隆起芯片安装衬垫102耦合。借助焊料膏材料428处理引线框架100或电路元件426、427，接着使焊料膏材料428回流以将电路元件426、427耦合到隆起芯片安装衬垫102。
将裸片411及引线框架100以及其它电路元件426、427囊封于由囊封剂材料制成的模具帽425中。在此实施例中，引线框架100以及电路426、427的上部部分可由模具帽415覆盖。如之前所述，囊封剂材料425还暴露触点111的底部部分及一股来说裸片421的底部表面(一股来说，裸片附接衬垫421b)。此配置形成具有形成于离散封装中的大量系统的紧凑低轮廓封装。
图4(d)是从根据本发明的实施例的具有囊封剂模具帽405、裸片401的经暴露底部表面401b及相关联引线111的底部表面的经组装封装实施例(举例来说，图4(a)的实施例)400的底部展示的平面图。
图5表达用于形成此类封装的一种典型工艺。所述工艺通过提供引线框架而开始。通常，此将通过从导电材料薄片冲压出引线框架并接着提供其以供使用来完成。在一个实例中，可使用所属领域的一股技术人员己知的标准冲压工艺将15密耳厚的铜薄片冲压成适当配置。也可使用其它导电材料或分层衬底。举例来说，可形成具有隆起芯片安装衬垫及一系列引线的引线框架。为清晰起见，现在可以说，引线可包含接合衬垫、接地引线(任选地具有隆起部分)及I/0引线(也任选地具有隆起部分)及其它结构。在一个实例中，根据本发明的原理，可冲压铜薄片以形成引线框架。重要地，且通常，可在衬底上形成引线框架，所述衬底安装许多此类引线框架。可采用系杆在处理期间将引线框架的特征维持于适当位置中。此项技术中己知此类引线框架衬底及系杆实施方案。
因此，重要地，所提供的引线框架包括提供隆起芯片安装衬垫。通常，将在安装夹具上布置所述引线框架以供进一步处理(步骤501)。举例来说，将引线框架的紧固特征与夹具的互补对准特征啮合以将引线框架正确地定位且牢固地固持于所要定向中。通常，将在夹具上布置上面形成有多个引线框架的材料薄片以准备好供进一步处理。
关于图6(a)以图形方式图解说明并描述此操作的一个简化实例。将引线框架611布置于安装夹具601上以供进一步处理。虽然此处描绘为单个引线框架611，但通常使用包括布置于单个上衬底的多个引线框架的衬底。引线框架611包含隆起芯片安装衬垫612。此处，展示引线框架611“倒置”地安置于夹具601上。在此实施方案中，将引线框架611的紧固特征613与夹具601的互补对准特征603啮合。举例来说，引线框架611的紧固特征613可仅为布置于引线框架611中的一个或一个以上孔。夹具601的互补对准特征603可仅包含经布置以紧贴地配合引线框架601的孔的一组互补部件(例如，栓钉)。整个布置经工程设计使得引线框架601获得在夹具601上的所要对准。特别指出，此安装夹具的使用并非必需的但在许多实施例中为有帮助的。
所述工艺通过将集成电路裸片631(或其它电子封装)安装于引线框架上而继续(步骤503)。通常，此将通过将多个焊料球632放置于引线框架611的底部表面上来完成。此可用于将裸片631与引线框架611的引线及其它接合表面互连。举例来说，焊料球可经形成以与引线框架的I/O引线、接地引线、热量流动路径及其它表面中的至少一者互连。通常，所述焊料球将放置于引线框架的经处理以用于适合焊料球接合表面的球附接位点上。作为替代方案，焊料球可在与引线框架配合之前布置于裸片631上。
接着，可将裸片631与引线框架611配对。此可使用数个不同方法来完成。举例来说，可使用取放机器来相对于引线框架611定位裸片631。此SMT(表面安装技术)“取放”机器的一个实例为由半导体设备公司(Semiconductor Equipment Corporation)生产的Mode1830取放系统或由西门子AG制造的X西门子SIPLACE80-S20PCB贴装(0n-sent)机器，以及许多其它机器。
一股来说，在顶部裸片表面631t面向引线框架611且与其电连接的情况下安装裸片631。接着使裸片631、焊料球632及引线框架601的组合经受回流以将裸片631与引线框架601安装在一起。可将隆起芯片安装衬垫612相对于下部触点平面614设定为若干个高度。所述高度可取决于封装设计的需要而变化。然而，在优选实施例中，隆起芯片安装衬垫612的高度使得当裸片631借助焊料球632安装到衬垫612且经受回流时，裸片的底部表面631b可位于与引线框架611的底部表面(特定来说，引线615的底部表面)实质上相同的平面614中。当然，可布置其中引线框架的底部从完成的封装突出或替代地凹入于引线框架内并覆盖有囊封剂使得其不被所述封装暴露的其它实施例。
取决于最终实施例的性质，采取稍微不同的工艺。设计确定指示进一步工艺步骤(步骤504)。
接着借助囊封剂材料625来处理引线框架611及相关联球接合元件、引线及其它触点以密封裸片及球接合以及引线的部分(步骤505)。可使用所属领域的一股技术人员己知的若干种众所周知囊封工艺来完成此囊封工艺。虽然此处展示为在夹具上的适当位置中进行囊封，但情况并非需要如此且可在别处(例如，在模具工具处)执行囊封。继续，图6(c)中展示经囊封封装的一个实施例(其实质上类似于图4(b)的实施例)。在所描绘的实施例中，囊封引线框架，其中引线框架的顶部暴露。但还可制作例如图4(b)中所展示的实施例。应指出，此囊封一股来说使用模具执行，但在一些情况中(如此处所展示)可在夹具上或使用另一囊封模式来执行。
另外，在一些实施例中，在引线框架的顶部表面上形成额外电路元件(步骤507)。在图4(c)中，以非限制性实例的方式展示一个此种实施例。在一种方法中，可将第一裸片(例如，421)与引线框架(例如，102)安装在一起且接着在倒装芯片工艺中将引线框架翻转，并施加额外电路元件。此类组件426、427可为任何类型，但发现无源组件为特别有用的。还可将附属组件426、427与引线框架的顶部表面进行球接合，但可使用线接合及其它导电附接方法。此类组件还可经受回流以完成球接合工艺。可在第一裸片421之前安装组件426、427，以及相反情况。一旦将额外组件(例如，426、427)与引线框架102安装在一起，便可对其进行囊封(步骤505)。
一旦使囊封剂固化并适当地硬化，封装便可接着从引线移除临时系杆(例如在引线框架中使用)以实现引线的单独连接。通常，通过从衬底单个化封装来促进此系杆移除，所述衬底包括许多此类封装。所述系杆通常布置于用于单个化封装的锯割深蚀道中。因此，在将衬底切割成单独封装的过程中，系杆一股被移除。图7中展示所得封装的一个实例。在此视图中，清晰地展示封装700的模具帽，以及裸片的经暴露底部部分701及外围引线702。
发明人指出，这些工艺操作中的许多操作可以任何次序执行或替代地一起执行。由于填充有囊封剂的模具流动孔口的存在，完成的封装能够比JEDEC湿气敏感度等级3标准更好地表现。事实上，本文所揭示的装置的实施例可以JEDEC湿气敏感度等级1标准表现。
此类封装可通过球接合的使用而展现经改进的电性能。另外，球接合的广泛使用克服了现有技术线接合工艺中固有的困难中的许多困难。另外，借助底部处的大的经暴露衬垫，此类封装的热性能为优越的。另外，借助经暴露引线框架布置(例如，如图4(b)中所展示)，可实现更大的热性能。
虽然一股揭示为单个引线框架装置，但可形成其它封装。举例来说，现在参考图8，其为封装组合件800的双引线框架实施例的横截面图。
在图8(a)的实施例中，展示双引线框架封装800具有例如先前关于隆起芯片安装衬垫所描述的“翻转式”第一引线框架810。如之前所述，集成电路裸片801使用焊料球812与第一引线框架810的隆起芯片安装衬垫电连接。焊料球812将裸片801的顶部上的电触点与引线框架810电连接(举例来说，例如在本文中别处所描述的球附接位点122处)。如之前所述，上部裸片触点与引线框架810的引线电耦合以在封装800的底部处提供电触点814。
另外，第二引线框架811与裸片801的底部侧耦合。此可使用焊料球来完成。然而，在优选实施例中，可代替地使用焊料膏层813来将裸片801与第二引线框架811电及热耦合。经组装的整体囊封于由例如己描述的囊封剂材料制成的模具帽805中。
此处，在此所描绘的实施例中，第一引线框架810的隆起芯片安装衬垫的上部表面在衬垫的顶部处被暴露，此类似于先前所描述的图4(b)中所展示的实施例。另外，第二引线框架813的底部表面在封装的底部处被暴露，从而尤其提供用于封装的大的经暴露接合衬垫以及可用作用以将热量远离封装转移到封装800可安装到其上的表面上的大的热表面。因此，底部引线框架811可作为散热器而操作。
如之前所述，可使用如先前所描述的类似材料来形成这些第二引线框架811(即，包含但不限于铜引线框架的导电材料)及囊封剂。可以此方式构造类似低轮廓经堆叠引线框架实施例。
另一实施例图解说明具有例如先前关于隆起芯片安装衬垫所描述的第一引线框架的特定双引线框架封装。如之前所述，集成电路裸片使用焊料球与第一引线框架的隆起部分电连接。所述焊料球将裸片与引线框架电连接(举例来说，在例如本文中别处所描述的球附接位点122处)。如之前所述，所述引线框架的引线延伸以在封装的底部处提供电触点864。
第一引线框架具有与裸片的接地触点电耦合的接地突片。如之前所述，此耦合可借助焊料球或其它导电方法来完成。在此视图中，展示模具流动孔口的几个实例。
另外，第二引线框架与裸片的底部侧耦合。此第二引线框架还可用于将完成的封装与其它衬底或元件电耦合且还可用作散热器。继续，所述裸片可使用包含焊料膏、焊料球或其它方法的若干种模式与第二引线框架耦合。
当第二引线框架与裸片耦合时，其还可经由接地突片与第一引线框架耦合。所述突片可通常使用焊料膏或球接合与第二引线框架耦合。然而，还可使用线接合及其它互连工艺。所述突片与裸片的接地连接电连接，借此界定在裸片的顶部上的接地触点、穿过第一引线框架且向下到第二引线框架之间的电路径。此配置使用由第二引线框架的底部表面提供的大衬垫而实现裸片到衬底的接地。此组合件可囊封于由例如己(举例来说)关于图4(a)所描述的囊封剂材料制成的模具帽中。
图9是适合第二引线框架813实施例的一个实例的平面图。第二引线框架811通常包含经配置以用于附接到裸片(例如，801)的裸片附接衬垫820(散热器)。通常，衬垫820居中定位于引线框架813上，但也可偏移。而且，第二引线框架811可包含经布置以支撑并定位裸片附接衬垫820或其它特征的一组一个或一个以上系杆815。
另外，第二引线框架811的实施例可包含用于将引线框架811紧固到安装夹具的对准特征828。举例来说，这些特征可包含但不限于布置于引线框架上以将引线框架附接到安装夹具的一个或一个以上固持臂828或孔口。在此实施例中，每一固持臂828具有使所述固持臂远离衬垫820延伸的延伸部829。提醒读者，此仅为一个可能实施方案，其中发明人预期许多其它排列及配置。与第一引线框架一样，当第二引线框架紧固到夹具时，其可实现裸片与第二引线框架811的有效安装、有效对准及焊料膏层形成(或球接合附接)、与引线框架堆叠的第一引线框架的有效对准、用以形成最终封装的有效囊封等等。在此实施例中，展示第二引线框架811具有四个固持臂828，但可根据相关联引线框架的需要而添加更多(或更少)特征828。如之前所述，其它方法可利用包括多个孔口的对准特征，所述孔口形成于引线框架的部分上使得当所述孔口与安装夹具的互补特征对准时，框架处于正确定向及对准中以供进一步处理。恰如上文所描述，夹具的安装栓钉可经布置以啮合第一及第二引线框架两者的紧固特征以提供经正确对准的堆叠。
提供引线空间817使得当第一引线框架810与第二引线框架811堆叠时，第一引线框架的引线814可位于引线空间817内(参见图10(a))。此处，引线空间817位于衬垫820与相关联系杆815之间。第一引线框架810的引线814经布置使得当第一引线框架810及第二引线框架811安装于夹具上时，其可位于引线空间817中。
第二引线框架811(虽然此处未具体描绘)还可包括模具流动孔口(例如图2(a)及2(b)中详细地展示)。虽然并非优选的，但发明人具体预期形成本发明的一部分的此类实施例。
图10(a)是此堆叠的如从底部观看的图形视图，其展示以适合布置安装于夹具上的第一引线框架810及第二引线框架811。第一引线框架810与夹具安装在一起。在此实施例中，紧固臂128与安装夹具的互补对准栓钉850啮合。在此视图中，展示第一裸片的触点814。在此视图中，第一引线框架的隆起部分及裸片由于衬垫820的存在被遮蔽而观看不到。然而，展示第一引线框架810的紧固特征128也与夹具的所描绘安装栓钉850啮合。明确指出，此紧固可通过许多其它构件完成且不需要使用栓钉，不需要使用相同栓钉来安装每一引线框架，且可包含许多其它配置。
在此实施例中，第一引线框架810可包含使得第二引线框架811的延伸部829能够在第一引线框架810的紧固特征128上方(下方)通过的隆起(或降低)部分830。通过使用此特征，可将一个引线框架堆叠于另一引线框架的顶部上而最终产品的高度不会改变。此展示于图10(b)的横截面图(如图10(a)的截面线840所指示)中。因此，裸片801布置于彼此上下堆叠的第一与第二引线框架(810、811，参见图8)之间。
另外，一旦将两个框架与裸片、焊料球及焊料膏安装在一起，其全部便可经受回流以将所述结构紧固在一起作为一单元。一旦处于一单元中，便可囊封整体且且接着可在单个化期间切断系杆以形成完成的双层双引线框架封装。
图11表达用于形成此类双引线框架封装的一个工艺实施例。所述工艺通过提供具有翻转式(隆起)芯片安装衬垫的第一引线框架而开始(步骤1101)。如之前所述，此可通过从导电材料薄片冲压出引线框架并接着提供其以供使用来完成。在一个实例中，可使用所属领域的一股技术人员己知的若干种工艺中的标准任一者将15密耳厚的铜薄片冲压或以其它方式制作成适当配置。如之前所述，第一引线框架810具有隆起芯片安装衬垫且可形成一系列引线。为清晰起见，现在可以说，引线可包含接合垫、接地引线(任选地具有隆起部分)及I/O引线(也任选地具有隆起部分)及其它结构。在大多数本质上，第一引线框架810实质上类似于图2(a)的引线框架100。在此实施例中，引线框架810可进一步包含隆起部分，所述隆起部分将实现第二引线框架811的安装使得第二引线框架811可位于裸片(例如，801)上，而无由于第一引线框架所致的显著移位。图10(b)中展示一个实例。此配置可使得能够将第二引线框架811放置于裸片801上而无实质弯曲。
举例来说，参考图8，将在安装夹具上布置第一引线框架810(步骤1102)以供进一步处理。如之前所述，所述引线框架的紧固特征及夹具的互补对准特征用于将所述引线框架正确地定位并牢固地固持于所要定向中。而且，如之前所述，第一引线框架被安装为稍后可单个化的多个引线框架的阵列。预期在一些实施例中，可首先或代替此处所论述的第一引线框架而将第二引线框架与夹具安装在一起。
关于图6(a)来图解说明并描述此安装工艺的一个实例性实施例，其中使用适当对准及紧固特征将第一引线框架810布置及对准于安装夹具上。如之前所述，第一引线框架810“倒置”安装于夹具上。
所述工艺通过将集成电路裸片(在此情况中，裸片801或其它电子封装)安装于引线框架上而继续(步骤1103)。通常，此引线框架将为第一引线框架(即，顶部引线框架)，但在替代工艺中，其可为另一引线框架(例如，第二或甚至第三引线框架)。此可通过将多个焊料球812放置于第一引线框架810的隆起部分的底部表面上来完成(例如，参见图8)。如之前所述，所述球将裸片801与引线框架810的引线及其它接合表面互连。举例来说，所述焊料球可经形成以与引线框架的I/0引线、接地引线、热流动路径及其它表面互连。通常，所述焊料球将放置于引线框架的球附接位点上。作为替代方案，可将焊料球布置于裸片801上且接着将其与第一引线框架810配对。举例来说，如之前所述，使用例如别处所描述的取放机器，以及其它工艺。
一股来说，使用具有隆起裸片安装表面的第一引线框架810，在顶部裸片表面面向引线框架810并与其电连接的情况下安装裸片801。接着使裸片801、焊料球812及引线框架810的组合经受回流以将裸片801与引线框架810安装在一起。如之前所述，隆起芯片安装衬垫的高度可取决于封装设计的需要而变化。然而，在优选实施例中，隆起芯片安装衬垫的高度使得当裸片801安装(借助额焊料球812或其它导电界面材料)到衬垫且经受回流时，裸片的底部表面经布置使得第二引线框架813的底部表面大致位于与第一引线框架810的触点814的底部表面相同的平面中。
此时，裸片801、第一引线框架810及焊料球812可经受回流。然而，一股来说，第二引线框架811优选地在回流之前也与裸片801耦合。因此，在下一步骤中，在所描绘的实施例中，将第二引线框架811与裸片811耦合(步骤1107)。举例来说，此可通过将焊料膏材料813施加到裸片812的底部表面来促进，且接着将第二引线框架811与裸片801安装在一起。同样，第二引线框架811可包含可与夹具的对准特征(或别处)耦合的紧固特征(例如，参见图9(a))。或者，可将焊料膏813施加到第二引线框架811且接着与裸片801安装在一起。当然，在一些实施方案中，可将焊料膏813施加到裸片810及第二引线框架811两者的适当表面。
还特别指出，可更改所述工艺。举例来说，并非将第一引线框架810与夹具安装在一起(步骤1107)，而是可首先将第二引线框架811对准并安装于夹具上。另外，可借助焊料膏813处理裸片801及第二引线框架811中的至少一者并接着将其与第二引线框架811配合。可使此焊料膏回流以结合两个组件。另外，应指出，焊料膏并非将第二引线框架811与裸片801结合的仅有导电模式。在一个此种实施例中，可使用球接合以及其它此类安装模式。
此时，可使经组合的衬底经受回流(步骤1109)，从而结合组件801、810、811。
双层级引线框架结构现在可经受进一步处理。在一个实施例中，做出是否将添加进一步附属电路的确定(例如，例如图4(c)中所展示的那些元件426、427，以及其它)。在将添加此电路的情况下，将附属电路元件添加到封装(即，与第一引线框架810安装在一起)(步骤1111)。
在不添加所添加电路的情况下，接着借助囊封剂材料805处理封装以密封裸片及球接合以及引线的部分(步骤1113)。图8中展示经囊封封装的一个实施例(其实质上类似于图4(b)的实施例)。在所描绘的实施例中，引线框架的顶部部分未经囊封。但一股还以与关于上文所描述的单引线框架实施方案所描述的类似方式形成类似于图4(a)及4(c)中所展示的那些实施例的实施例。另外，一旦安装附属电路，便接着囊封装置封装(步骤1113)。
应指出，可使用例如上文所描述的裸片单个化工艺以及其它工艺将封装衬底单个化成个别封装。此可移除系杆，且也可使用冲压工艺来分割引线框架。举例来说，通过应用冲压工艺，例如，使用夹具中的开口连同冲压工具，可将夹具中的孔与臂829或特征128的部分对准布置使得冲压分离引线框架。
因此，继续，在囊封剂固化且硬化之后，可单个化封装(步骤1115)。在许多实施例中，单个化工艺移除临时系杆(及/或紧固特征)以实现引线的单独连接且还实现个别封装装置的分离。关于此实施例，还可形成看作图7中所展示的封装的封装。
所属领域的技术人员将了解，在所主张发明的范围内，可对所描述的实施例做出修改，且许多其它实施方案为可能的。

Claims (24)

1.一种用于半导体封装的引线框架，所述引线框架包括：
导电下部及上部部分，其经布置使得所述上部部分位于上部平面中且界定隆起芯片安装衬垫，且使得所述下部部分包含布置于所述隆起上部平面下方的下部触点平面；
所述隆起芯片安装衬垫包含适合于与半导体裸片球接合的多个球附接位点；且
所述下部部分包括从所述上部部分向下延伸的一组引线，其中所述引线经配置使得所述引线的远端部分向下延伸到所述触点平面中。
2.根据权利要求1所述的引线框架，其中所述隆起芯片安装衬垫居中定位且其中引线组经布置而围绕所述隆起芯片安装衬垫在外围延伸。
3.根据权利要求1所述的引线框架，其中隆起芯片安装衬垫进一步包括接近于所述球附接位点的凹入槽沟，所述凹入槽沟经配置以在球接合工艺期间阻碍从球附接位点的焊料溢流。
4.根据权利要求1所述的引线框架，其中所述隆起芯片安装衬垫定位于所述触点平面上方一距离处，所述距离足以使得当将裸片球接合到所述隆起芯片安装衬垫的底部表面时，所述裸片的底部表面与所述引线框架的所述触点平面实质上共面。
5.根据权利要求1所述的引线框架，其中所述隆起芯片安装衬垫包含至少一个开口，所述至少一个开口经配置以使得模制材料能够在制造工艺期间流动穿过所述开口。
6.根据权利要求1所述的引线框架，其中所述引线从所述隆起芯片安装衬垫向外延伸，且包含将所述引线的远端引导到所述触点平面中的向下弯部。
7.一种集成电路IC裸片封装，其包括：
第一引线框架，其包括，
隆起芯片安装衬垫，其包含布置于其上的多个球附接位点，及
一组引线，其远离所述隆起芯片安装衬垫延伸，所述引线经配置使得所述引线的远端部分不与所述隆起芯片安装衬垫共面且在所述隆起芯片安装衬垫下方延伸；
裸片，其具有上面形成有多个电连接的顶部表面及上面形成有裸片附接衬垫的底部表面；
所述裸片与所述引线框架耦合：使得所述裸片的所述顶部表面上的所述多个电连接借助球接合与所述隆起芯片安装衬垫的底部表面电耦合，所述球接合与在所述隆起芯片安装衬垫的所述底部表面上暴露的球附接位点耦合，且使得所述裸片附接衬垫面向下；及
模具封套，其借助模制材料囊封所述封装，借此囊封所述裸片使得在所述经囊封封装的底部部分处暴露所述裸片附接衬垫的底部部分，且使得所述引线的所述远端的至少一部分暴露于所述模具封套外侧。
8.根据权利要求7所述的IC裸片封装，其进一步包括第二电装置，所述第二电装置安装于所述隆起芯片安装衬垫的上部表面上且经布置使得所述第二电装置的至少一部分由所述模具封套包封。
9.根据权利要求8所述的IC裸片封装，其中所述第二电装置与所述隆起芯片安装衬垫的所述上部表面球接合。
10.根据权利要求7所述的IC裸片封装，其中所述组引线经布置以远离居中定位的隆起芯片安装衬垫在外围延伸，且经布置使得所述引线的一部分包含将所述引线的所述远端部分引导到所述隆起芯片安装衬垫下方的弯曲部分。
11.根据权利要求7所述的IC裸片封装，其中所述封装进一步包括，
第二引线框架，其具有裸片接合位点，所述第二引线框架布置于所述第一引线框架下方，且所述裸片界定从所述裸片附接衬垫穿过所述裸片接合位点的热路径；且
其中所述模具封套经配置以暴露所述第二引线框架的所述裸片接合位点的底部表面。
12.根据权利要求11所述的IC裸片封装，其中所述第二引线框架包括使用焊料膏在所述裸片附接衬垫处结合到所述裸片的底部的裸片接合位点。
13.根据权利要求12所述的IC裸片封装，其中所述裸片接合位点实现作为散热器的功能且不被所述模具材料囊封并在所述封装的底部表面处暴露。
14.根据权利要求11所述的IC裸片封装，其中所述第一引线框架的所述隆起芯片安装衬垫包括从隆起接合衬垫向下延伸成与所述第二引线框架的一部分电接触的接地连接突片。
15.根据权利要求11所述的IC裸片封装，其中所述第一引线框架包含第一定位特征且所述第二引线框架包含第二定位特征，其中所述第一及第二定位特征经布置使得当所述第一及第二引线框架安装于定位夹具上时，所述第一及第二引线框架彼此正确对准。
16.一种形成集成电路IC裸片封装的方法，所述方法包括：
提供具有上部部分的第一引线框架，所述上部部分包括隆起芯片安装衬垫及远离所述隆起芯片安装衬垫延伸的一组引线；
使用球接合将半导体裸片与所述第一引线框架的所述隆起芯片安装衬垫安装在一起；及
将所述裸片及第一引线框架囊封于模具封套中而将所述引线的远端的至少一部分暴露于所述模具封套外侧。
17.根据权利要求16所述的方法，其中：
完成将所述裸片与所述第一引线框架安装在一起，使得所述第一引线框架的所述隆起芯片安装衬垫的底部表面上的球附接位点与所述裸片的顶部上的电触点球接合，借此在所述裸片与所述第一引线框架之间建立多个电连接；及
进行囊封使得在所述经囊封封装的底部部分处暴露所述裸片的底部部分，且使得所述引线的所述远端的至少一部分暴露于所述模具封套外侧。
18.根据权利要求17所述的形成IC裸片封装的方法，其中所述方法进一步包括，
提供具有裸片接合位点的第二引线框架；及
将所述第二引线框架安装于所述裸片下方及所述第一引线框架下方，使得所述裸片接合位点结合到所述裸片的所述底部。
19.根据权利要求18所述的形成IC裸片封装的方法，其中
提供所述第一引线框架包括提供包含第一定位特征的第一引线框架；
提供所述第二引线框架包括提供包含第二定位特征的第二引线框架；
提供包含与所述第一及所述第二定位特征啮合的对准布置的安装工具；
将所述第一引线框架安装于所述安装工具上，使得所述第一定位特征由所述工具的所述对准布置对准；及
将所述第二引线框架安装于所述安装工具上，使得所述第二定位特征由所述工具的所述对准布置对准，借此将所述第一引线框架与所述第二引线框架对准，其中所述裸片是在所述第一及第二引线框架中的一者与所述工具安装在一起的所述安装之前与所述第一引线框架及所述第二引线框架中的另一者安装在一起的。
20.根据权利要求18所述的形成IC裸片封装的方法，其中
所述第一引线框架进一步包括从所述隆起芯片安装衬垫向下延伸的接地连接突片；及
所述第二引线框架进一步包括接地接触位点；
且其中所述第二引线框架的所述安装进一步包含将所述第一引线框架的所述接地连接突片与所述第二引线框架的所述接地接触位点电连接。
21.根据权利要求17所述的形成IC裸片封装的方法，其进一步包括
将另一电路元件安装于所述第一引线框架的所述隆起芯片安装衬垫上在与所述半导体裸片的侧相对的侧上。
22.根据权利要求21所述的形成IC裸片封装的方法，其中所述囊封进一步包括囊封所述另一电路元件的至少一部分。
23.根据权利要求17所述的形成IC的方法，其中，
所述提供所述第一引线框架包括提供形成于第一引线框架衬底上的多个第一引线框架；
所述提供所述半导体裸片包括提供多个裸片；
所述将所述裸片与所述第一引线框架安装在一起包括将所述多个裸片中的一者与所述第一引线框架中的相关联一者安装在一起；且
所述囊封包括囊封所述引线框架及所述裸片中的每一者；且
所述方法进一步包括单个化所述经囊封引线框架及裸片以将其分离成离散IC封装。
24.根据权利要求23所述的形成IC的方法，其进一步包括
提供上面形成有多个裸片接合位点的多个第二引线框架；
将第二引线框架衬底安装于所述裸片下方及所述第一引线框架衬底下方，使得所述第一引线框架衬底、所述裸片及所述第二引线框架衬底彼此均处于所要对准；且
其中所述囊封对所述第一及第二引线框架衬底及裸片的所要部分进行囊封；且
其中所述单个化所述经囊封引线框架及裸片以将其分离成离散IC封装包括进行单个化以形成包含所述第一引线框架、所述裸片及所述第二引线框架的离散IC封装。
CN201280056137.8A 2011-11-18 2012-11-19 具有翻转式球接合表面的双层级引线框架及装置封装 Pending CN103946976A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/300,189 US20130127029A1 (en) 2011-11-18 2011-11-18 Two level leadframe with upset ball bonding surface and device package
US13/300,189 2011-11-18
PCT/US2012/065873 WO2013075108A1 (en) 2011-11-18 2012-11-19 Two level leadframe with upset ball bonding surface and device package

Publications (1)

Publication Number Publication Date
CN103946976A true CN103946976A (zh) 2014-07-23

Family

ID=48426005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056137.8A Pending CN103946976A (zh) 2011-11-18 2012-11-19 具有翻转式球接合表面的双层级引线框架及装置封装

Country Status (3)

Country Link
US (1) US20130127029A1 (zh)
CN (1) CN103946976A (zh)
WO (1) WO2013075108A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983574A (zh) * 2016-11-23 2019-07-05 Abb瑞士股份有限公司 功率半导体模块的制造

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617935B2 (en) * 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9048228B2 (en) * 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
US9496206B2 (en) * 2015-04-10 2016-11-15 Texas Instruments Incorporated Flippable leadframe for packaged electronic system having vertically stacked chips and components
WO2017189224A1 (en) * 2016-04-26 2017-11-02 Linear Technology Corporation Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
TW201802972A (zh) * 2016-07-13 2018-01-16 力成科技股份有限公司 避免中介銲球橋接之封裝堆疊方法與構造
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10622290B2 (en) * 2018-07-11 2020-04-14 Texas Instruments Incorporated Packaged multichip module with conductive connectors
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US11502045B2 (en) 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader
US11315857B2 (en) * 2020-02-10 2022-04-26 Delta Electronics, Inc. Package structures
US11227821B2 (en) * 2020-04-21 2022-01-18 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-on-chip power card with embedded thermal conductor
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11264310B2 (en) 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal
TWI781863B (zh) * 2021-12-30 2022-10-21 宏齊科技股份有限公司 平面式多晶片裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034491A (ko) * 1996-11-07 1998-08-05 문정환 초박형 패키지
KR19980084769A (ko) * 1997-05-26 1998-12-05 윤종용 고방열 패키지 및 그 제조방법
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
KR20040021037A (ko) * 2002-09-02 2004-03-10 주식회사 케이이씨 반도체 패키지
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983574A (zh) * 2016-11-23 2019-07-05 Abb瑞士股份有限公司 功率半导体模块的制造
CN109983574B (zh) * 2016-11-23 2023-05-12 日立能源瑞士股份公司 功率半导体模块的制造

Also Published As

Publication number Publication date
US20130127029A1 (en) 2013-05-23
WO2013075108A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
CN101375382B (zh) 半导体器件封装及其制造方法
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
CN108352355B (zh) 具有预模制双引线框的半导体系统
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
US7829990B1 (en) Stackable semiconductor package including laminate interposer
CN100378972C (zh) 散热器及使用该散热器的封装体
CN209785926U (zh) 半导体器件
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
US20070262435A1 (en) Three-dimensional packaging scheme for package types utilizing a sacrificial metal base
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US11854947B2 (en) Integrated circuit chip with a vertical connector
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
CN101383294B (zh) 制造一种直接芯片连接装置及结构的方法
US6650005B2 (en) Micro BGA package
CN101656247A (zh) 半导体封装结构
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR100708050B1 (ko) 반도체패키지
US6324756B1 (en) Method and system for sealing the edge of a PBGA package
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
JP3059007U (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140723