JP3059007U - 半導体パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 外部接続用リードを露出せずにパッケージを
積層して記憶容量を拡張させ得る半導体パッケージを提
供する。 【解決手段】 パドル１２ｂと、複数個のリード１２ａ
を有するリードフレーム１２と、パドル１２ｂに付着さ
れたボンディングパッドを有する半導体チップ１１と、
ボンディングパッドとリード１２ａとを電気的に連結す
る導電線１３と、パドル１２ｂ、半導体チップ１１、導
電線１３およびリード１２ａの一部を密封する封止体１
４と、封止体１４の上面および下面に形成されてリード
１２ａまで連結された複数個のホール１４ａと、それら
ホール１４ａの内部に充填されて外部に突出された導電
体１５とからなることを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は半導体パッケージに関するもので、詳しくは外部接続用リードを露出 せずにパッケージを積層して記憶容量を拡張させ得る半導体パッケージに関する ものである。

【０００２】

【従来の技術】

従来、一般的にソルダボールを用いたパッケージとしては、図６に示されるよ うなプラスチックＢＧＡ（Ball Grid Arrays）パッケージが広く知られている。 図６において、符号１は半導体チップを示すもので、前記半導体チップ１はその 下部に設置された印刷回路基板２上に接着剤３により付着される。そして、前記 印刷回路基板２の下部に形成されたソルダレジスト（solder resist)４には所定 距離をおいて円形のソルダボール５を受容するために複数のホールｓが形成され る。

【０００３】 一方、前記半導体チップ１は金属ワイヤ７によりリード８に接触連結される。 そして前記リード８の所定部位には貫通孔６が形成され、前記貫通孔６には金属 パターン（図示せず）が形成される。そして、前記半導体チップ１およびワイヤ ７の外部は封止樹脂剤９により密封される。

【０００４】 前記のように構成された従来の半導体パッケージは次のような工程により製造 される。

【０００５】 まず、半導体チップ１を印刷回路基板２上に接着剤を用いて付着固定させるダ イボンディング工程と、前記半導体チップ１とリード８を電気的に連結するワイ ヤボンディング工程と、前記ワイヤボンディングされた半導体チップ１、リード ８および金属ワイヤ７をモールディングする封止樹脂剤９を形成するモールディ ング工程と、前記リード８を支持しているダムバー（図示せず）などを切断して リード８を所定形態に屈曲形成するトリム／フォーミング（trim/forming）工程 の順に進行される。

【０００６】

【考案が解決しようとする課題】

前記のような工程により製造された半導体パッケージは、半導体チップとリー ドフレームのインナリードをワイヤボンディング工程により結線するとともにア ウタリードを外部に突出させるので、半導体パッケージの小型化および薄型化が 難しい欠点がある。また、従来の半導体パッケージは、記憶容量を拡張するため に複数のパッケージを積層する場合、パッケージをただ水平方向に設置して記憶 容量を拡張するため、空間を大きく占める欠点がある。

【０００７】 したがって、本考案の目的は、リードを側面に突出させることなく、パッケー ジの上下面に形成されたソルダボールを用いてリードから発生する曲がりまたは 浮かされを防止するとともに、ソルダボールを電気端子として使用することによ りパッケージを垂直方向に積層しやすく構成された半導体パッケージを提供する ことにある。

【０００８】

【課題を解決するための手段】

請求項１の考案による半導体パッケージは、パドルと、複数個のリードを有す るリードフレームと、パドルに付着されたボンディングパッドを有する半導体チ ップと、ボンディングパッドとリードとを電気的に連結する導電線と、パドル、 半導体チップ、導電線およびリードの一部を密封する封止体と、封止体の上面お よび下面に形成されてリードまで連結された複数個のホールと、それらホールの 内部に充填されて外部に突出された導電体とからなることを特徴とする。

【０００９】 請求項２の考案による半導体パッケージは、複数個のリードと、それらリード に付着されたボンディングパッドパッドを有する半導体チップと、ボンディング パッドと各リードとを電気的に連結する導電線と、半導体チップ、導電線および リードの一部を密封する封止体と、封止体の上面および下面に形成されてリード まで連結された複数個のホールと、それらホールの内部に充填されて外部に突出 された導電体とからなることを特徴とする。

【００１０】

【実施例】

以下、添付図面に基づいて本考案の実施例を詳細に説明する。

【００１１】 図１は本考案の一実施例を示す図面である。 まず、図１（Ａ）はワイヤボンディング方法を示すもので、符号１２ｂはパド ルであり、前記パドル１２ｂの上部にはパッド（Pad)を有する半導体チップ１１ が安着されるように構成される。また、前記半導体チップ１１のパッドはインナ リード１２ａ，１２ａの一端部がワイヤのような電気的接続部材１３により相互 連結接続される。そして、前記半導体チップ１１と、前記インナリード１２ａと パドル１２ｂを含んだリードフレーム１２などは封止体１４により取囲まれる。

【００１２】 一方、前記封止体１４の上面または下面の一方には、インナリード１２ａに連 通されるように複数のホール１４ａ，１４ａが形成される。そして、前記ホール １４ａには外部に突出するソルダボール１５を設けて外部信号伝達用電気端子と して使用することとなる。すなわち、本考案は封止体１４の両側に突出するアウ タリード（図示せず）を除去し、封止体１４の表面に内側のリードに連通するソ ルダボール１５を形成し、このソルダボール１５を用いて基板（図示せず）に実 装してアウタリードの役割を代わりにするように構成したものである。

【００１３】 図１（Ｂ）はＬＯＣ（Lead On Chip）方法を示すもので、図１（Ａ）と異なり 、パドルを使用せずに、リードフレーム１２のインナリード１２ａの下面にポリ イミドフィルム（Polyimide Film）１６，１６を介してインナリード１２ａと半 導体チップ１１を付着させた後、ワイヤのような接続部材１３により前記インナ リード１２ａと半導体チップ１１を電気的に連結する。そして、ソルダボール１ ５を形成する方法は図１（Ａ）の方法と同じであるので、ここではその説明を繰 返さない。

【００１４】 図１（Ｃ）はタップ（Tap)タイプの半導体パッケージに本考案の一実施例を適 用したものである。図１（Ｃ）はリードフレーム１２のインナリード１２ａの下 面にソルダバンプ１７，１７を設置してインナリード１２ａと半導体チップ１１ を連結させたものである。すなわち、図１（Ｃ）は図１（Ｂ）に使用された接続 部材１３とポリイミドフィルム１６の代わりにソルダバンプ１７を使用したもの である。

【００１５】 本考案の一実施例を適用した前記のような種々の半導体パッケージにおいては 、それぞれ半導体チップ１１とリードフレーム１２および接続部材１３が封止体 １４により密封されており、前記封止体１４の下部にはその下部面からインナリ ード１２ａまたはリードフレーム１２に連通されるホール１４ａが形成され、こ のホール１４ａにはソルダボール１５が前記封止体１４の外部に突出するように 形成されている。

【００１６】 一方、前記のような半導体を構成することにおいて、封止樹脂体１４の上面ま たは下面のいずれかの一面に形成されたホール１４ａは図３ｌ（Ａ）に示すよう に所定の間隔をおいて一直線状に配列することができ、図３（Ｂ）に示すように ジグザグ形態に配列することもできる。

【００１７】 図２（Ａ）〜図２（Ｃ）は本考案の他の実施例を示すものである。まず本考案 の他の実施例においては、図２（Ａ）〜図２（Ｃ）に示すように、封止体１４の 上面および下面の両側に複数のホール１５を形成し、前記ホール１４に導体を充 填した後、リフローオブン（Reflow Oven)（図示せず）を通過させてリフローソ ルダリングすることとなる。この際に、前記ホール１４にソルダボール１５を形 成してパッケージの積層実装を可能にするとともに、積層時、ソルダの特性によ り自体整列されるので容易に積層することができる。そして、前記構成の他の構 成は前述した一実施例と同じになる。

【００１８】 そして、図２（Ｂ）および図２（Ｃ）はパドルを使用しなかったもので、封止 体１４の上下面の両側に複数のホール１５を設けることを除き、図２（Ｂ）およ び図２（Ｃ）に示した本考案の一実施例と同じに構成される。

【００１９】 一方、本考案の他の実施例も本考案の一実施例と同様にホール１４ａ，１４ｂ を一直線状にまたはジグザグ形態に配列することができる。

【００２０】 このように構成される本考案によるソルダボールを用いた半導体パッケージを 製造することにおいて、図５に示すように、ソーイング（Sawing）工程により半 導体チップ１１が個別的に分離される。そして、ダイアタッチ（Die Attach）工 程では、ウェハから分離された半導体チップ１１をリードフレーム１２のインナ リード１２ａに接着部材１６を用いて付着する。その後、ワイヤボンディング（ Wire Bonding）工程では、リードフレーム１２に接着された半導体チップ１１の パッドとリードフレーム１２のインナリード１２ａ間を高純度の金属（たとえば 金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ））線を用いて電気的に連結する 。本考案の実施例で、金属線は接続部材１３として記載した。

【００２１】 一方、モールディング（Molding)工程では、半導体チップ１１と前記リードフ レーム１２のインナリード１２ａおよび前記接続部材１３を密封し、この際に各 インナリード１２ａの上下面にはインナリード１２ａに連通されるように複数の ホール１４ａを形成する。そして、前記モールディング工程後、ソルダリング（ Soldering)工程では、前記封止体１４のホール１４ａに導体を充填した後、リフ ロソルダリングを進行して封止体１４の表面にソルダボール１５を突出形成させ る。この場合、ソルダボール１５を形成する工程では、ソルダペースト（Solder Paste) をスクリーンプリンティングするかまたはドッティング（Dotting)する 方法により形成することができ、また、ソルダペーストを電気めっき方法および 蒸着方法により形成することができる。

【００２２】 一方、前記ソルダリング工程後には、従来に類似である方法によりトリミング （Trimming）工程およびマーキング（Marking)工程を順次進行して本考案の実施 例のような半導体パッケージを製造することとなる。そして、図２（Ａ）〜図２ （Ｃ）のように、ホール１４ａ，１４ｂを形成することにおいて、既存のモール ディング工程に使用される金型（図示せず）に、ホール１４ａ，１４ｂを形成す るための構造を付設してモールディング工程を進行すると、密封される封止体１ ４の上面または下面の一方の面に、かつ封止体１４の上下面の両側の面に所定の 大きさのホール１４ａ，１４ｂが形成される。

【００２３】 一方、本考案の他の実施例のように、前記封止体１４の上下面の両側にホール １４ａ，１４ｂを形成した半導体は積層実装に適合するもので、このような半導 体パッケージを複数積層して実装する構造が図４に図示されている。

【００２４】 図４は４つの半導体パッケージ２０を積層して、その容量を４倍に拡張したも のを示す断面図である。前記各々の半導体パッケージ２０は互いにソルダボール １５が電気的に接続され、一体的に実装されている。すなわち、半導体パッケー ジ２０の積層がより容易に行なわれることとなる。

【００２５】

【考案の効果】

以上詳述したように、本考案による半導体パッケージは、従来の半導体のアウ タリードの代わりにソルダボールを用いるので、従来のようなリードフォーミン グ工程をなくすことができ、これにより従来のリードをフォーミングするときに 発生する不良（リードの曲がりまたは浮かされ現象など）を防止することができ 、さらに突出されたリードがないのでパッケージの取扱いが容易であるという効 果がある。

【００２６】 また本考案による半導体は容易に薄型化することができ、ソルダボールを外部 信号伝達用電気端子として使用できるので、補修およびテスト性能を向上させる ことができる。

【００２７】 一方、本考案によると、複数の半導体パッケージを積層してその容量を拡張さ せる場合、上下半導体パッケージの配列が容易に行なわれるので、作業性が優れ 、品質向上を図ることができる効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例を示す図面であって、（Ａ）
はワイヤボンディングタイプパッケージの断面図、
（Ｂ）はＬＯＣタイプパッケージの断面図、（Ｃ）はタ
ップタイプパッケージの断面図である。

【図２】本考案の他の実施例を示す図面であって、
（Ａ）はワイヤボンディングタイプパッケージの断面
図、（Ｂ）はＬＯＣタイプパッケージの断面図、（Ｃ）
はタップタイプパッケージの断面図である。

【図３】本考案の半導体パッケージのホールの配列構造
を示す図面であって、（Ａ）はインラインホールタイプ
パッケージの平面図、（Ｂ）はジグザグホールタイプパ
ッケージの平面図である。

【図４】本考案の半導体パッケージの積層実装構造を示
す断面図である。

【図５】本考案のソルダボールを用いた半導体パッケー
ジの概略的製造工程を示す工程流れ図である。

【図６】従来のＢＧＡパッケージの一部を概略的に示す
断面図である。

【符号の説明】

１ 半導体チップ ２ 印刷回路基板 ３ 接着剤 ４ ソルダレジスト ５ ソルダボール ７ 金属ワイヤ ８ リード ９ 封止樹脂剤 １１ 半導体チップ １２ リードフレーム １２ａ インナリード １２ｂ パドル １３ 接続部材 １４ 封止剤 １４ａ，１４ｂ ホール １５ ソルダボール １６ ポリイミドフィルム １７ ソルダバンプ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 パドルと、 複数個のリードを有するリードフレームと、 前記パドルに付着されたボンディングパッドを有する半
   導体チップと、 前記ボンディングパッドと前記リードとを電気的に連結
   する導電線と、 前記パドル、前記半導体チップ、前記導電線および前記
   リードの一部を密封する封止体と、 前記封止体の上面および下面に形成されて、前記リード
   まで連結された複数個のホールと、 それらホールの内部に充填されて外部に突出された導電
   体と、からなることを特徴とする、半導体パッケージ。
2. 【請求項２】 複数個のリードと、 それらリードに付着されたボンディングパッドパッドを
   有する半導体チップと、 前記ボンディングパッドと前記各リードとを電気的に連
   結する導電線と、 前記半導体チップ、前記導電線および前記リードの一部
   を密封する封止体と、 前記封止体の上面および下面に形成されて前記リードま
   で連結された複数個のホールと、 それらホールの内部に充填されて外部に突出された導電
   体と、からなることを特徴とする、半導体パッケージ。