CN2567768Y - 基板在晶片上的封装结构 - Google Patents
基板在晶片上的封装结构 Download PDFInfo
- Publication number
- CN2567768Y CN2567768Y CN 02247460 CN02247460U CN2567768Y CN 2567768 Y CN2567768 Y CN 2567768Y CN 02247460 CN02247460 CN 02247460 CN 02247460 U CN02247460 U CN 02247460U CN 2567768 Y CN2567768 Y CN 2567768Y
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer
- chip
- base plate
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005538 encapsulation Methods 0.000 title abstract description 8
- 238000003466 welding Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 77
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 22
- 238000000034 method Methods 0.000 abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000000084 colloidal system Substances 0.000 abstract description 6
- 239000003292 glue Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 40
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002153 concerted effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000010412 perfusion Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种基板在晶片上的封装结构，其包含有：一晶片，具有一正面以及在该正面的复数个焊垫；一基板，具有一上表面、一下表面及至少一窗口，其中该上表面粘贴该晶片，并在下表面形成有复数个内接垫、外接垫、连接该内接垫与该外接垫的连接线、第一防焊层及第二防焊层，第二防焊层形成有在内接垫与外接垫之间的凹槽；复数个焊线，位于该窗口并电性连接晶片的焊垫与基板的内接垫；及一封胶体，密封该复数个焊线与该晶片；本实用新型在下表面接近窗口两侧形成有凹槽，其由第二防焊层的缺口所形成，用以阻绝毛细现象或避免灌胶压力过大而导致压模溢料污染外接垫的问题，并能确保在压模时基板的平整度，该凹槽由第二防焊层的缺口所形成，故该具凹槽的基板可利用印刷电路板的制程加以制造而不需要额外的生产设备。
Description
技术领域
本实用新型涉及半导体晶片的封装，特别有关于一种基板在晶片上(Substrate-On-Chip，SOC)的封装结构，其在基板的下表面具有阻隔压模溢料[molding flash]的槽道。
背景技术
习知的半导体封装结构包含有一封胶体〔encapulant]，以作为半导体晶片的保护，而其中一种封胶体的形成方法为压模[molding]方式，将基板与晶片的组合构造置于上下模具之间，再灌注热固性的塑料，然而在压模过程中，若处理不当容易发生溢料的现象，例如：未适当密封、灌胶压力或温度过大、模具压合力过低及模具设计不良等均有可能发生“压模溢料”[molding flash]的问题。
“压模溢料”的问题常会发生在[基板在晶片上的封装结构][即Substrate-On-Chip package，以下简称为SOC封装结构]，SOC封装结构属于一种常用的半导体封装结构，其以一具有窗口的电路基板粘贴于一晶片，并以复数个金属焊线穿过该窗口连接电路基板与晶片，该电路基板并形成有复数个矩阵排列的焊球，在中国台湾新型专利案第407795号“改良球格阵列封装构造”中揭示一种SOC封装结构，该SOC封装结构包含有一基板、一晶片及复数个焊球，其中该基板具有一用以粘固晶片的上表面、一用以焊接焊球的下表面以及贯穿上表面与下表面的槽缝[或称窗口]，基板下表面在接近槽缝的两侧形成有覆数个密封条，当晶片粘固于基板的上表面并形成连接线后，进行压模〔molding]注胶时，上模具紧压晶片的背面，使得密封条可防止封胶体的塑料在注胶时溢出，即避免发生“压模溢料”的现象，然而这种基板上外加密封条的构造并不可合并于印刷电路板的制程，在制造基板时需要额外另行粘贴，故需要准备特别的生产设备，此外，密封条凸起于基板的下表面，在压模时亦会影响基板的平整度，此一基板平整度的问题在制造不裸露晶背的SOC封装结构时更加显得严重。
发明内容
本实用新型的主要目的在于提供一种基板在晶片上的封装结构，利用基板的下表面形成有阻绝毛细现象的凹槽，其位于接近基板窗口的两侧，以避免因压模溢料污染焊球的外接垫并能确保在压模时基板的平整度。
本实用新型的再一目的在于提供一种基板在晶片上的封装结构，利用基板的下表面形成有阻绝毛细现象的凹槽，其位于接近基板窗口的两侧，其凹槽由下表面的第二防焊层所构成，使得该具凹槽的基板可合并于印刷电路板的制造流程，无需额外的生产设备，当运用于半导体封装时能避免因压模溢料污染外接垫并能确保在压模时基板的平整度。
为了达到上述的目的，依本实用新型的基板在晶片上的封装结构，其包含有一晶片，具有一正面以及在该正面的复数个焊垫；一基板，具有一上表面、一下表面及至少一窗口，其中该上表面粘贴该晶片，并在下表面形成有复数个内接垫、外接垫、连接该内接垫与该外接垫的连接线、第一防焊层及第二防焊层，第二防焊层形成有在内接垫与外接垫之间的凹槽；复数个焊线，位于该窗口并电性连接晶片的焊垫与基板的内接垫；及一封胶体，密封该复数个焊线与该晶片。此外，亦可在基板的上表面边缘形成有凹槽。
本实用新型在下表面接近窗口两侧形成有凹槽，其由第二防焊层的缺口所形成，用以阻绝毛细现象或避免灌胶压力过大而导致压模溢料污染外接垫的问题，并能确保在压模时基板的平整度，该凹槽由第二防焊层的缺口所形成，故该具凹槽的基板可利用印刷电路板的制程加以制造而不需要额外的生产设备。
附图说明
图1：依本实用新型的第一具体实施例，一SOC封装结构的截面图；
图2：依本实用新型的第一具体实施例，该SOC封装结构在压模过程的截面图；
图3：依本实用新型的第一具体实施例，该SOC封装结构在压模过程的局部放大截面图；及
图4：依本实用新型的第二具体实施例，一SOC封装结构的截面图。
具体实施方式
依本实用新型的一具体实施例，基板在晶片上的封装结构(以下简称SOC封装结构)以图1至3及以下实例进行说明。
如图1所示，该SOC封装结构100主要包含有一晶片110、一基板120、复数个焊线140及一封胶体150等构件，其中基板120为一种单层或多层印刷电路板，在本实施例中，基板120以单层电路结构简单表示，该基板120具有一上表面121、一下表面122以及至少一贯通上下表面121、122的窗口123，其呈狭长通孔为较佳，上表面121粘贴该晶片110，通常以双面粘性胶带130或其它粘着剂粘设晶片110的正面111至基板120的上表面121，而该晶片110为微处理晶片、图形显示晶片或各种存储器晶片，较佳地，晶片110为双倍速率传输同步动态随机存取存储器[DDR SDRAM]，并在晶片110的正面111[activesurface]形成有复数个位于中央的焊垫112[central pad]，当粘固后，在晶片正面111的焊垫112对位于基板的窗口123，使得复数个焊线140以打线或TAB[Tape Automated Bonding，卷带自动接合]接合方式经由该窗口123电性连接晶片110的焊垫112至基板120，该SOC封装结构100在粘晶与电性连接的步骤后，进行一压模过程，如图2及3所示，将基板120以一上模具10与一下模具20夹合，由于基板120下表面122在窗口123的两侧形成有至少一第一凹槽124，以呈直线长条状为较佳，在灌注热固性的胶体〔封胶体150未热固前的状态〕过程中，当毛细现象发生时胶体沿基板120与下模具20的细小缝隙扩散至凹槽124而被阻绝，该凹槽124的深度约在10至40微米之间，避免胶体更进一步扩散至外接垫126，影响后续的植球或电镀过程，或者，当灌注压力过大或模具夹合力不足时，溢流的胶体被导流于该凹槽124，以避免胶体扩散污染外接垫126，故封胶体150在基板120下表面122的部份被局限于窗口123两侧凹槽124之间，此外，基板120被上模具10与下模具20夹合时，即使上模具10未压抵晶片110的背面，基板的凹槽124亦不会影响基板120的平整性，因此，基板120的凹槽124具有防止压模溢料及维持压模时基板120平整度的功效，当封胶体150密封晶片110时〔非裸晶的设计〕，其功效尤为明显，如图2所示，由于上模具10未压抵晶片110，故基板110在窗口124处往下紧压的强度略为不足，若以习用的密封条等凸起物来阻挡溢胶将易于导致基板略为上翘，使得基板平整度较差，而本实用新型利用在基板120下表面122的凹槽124能避免上述问题发生而维持压模时基板120平整度。
通常该SOC封装结构100在压模后，在基板120下表面122的外接垫126形成有复数个焊球160、焊膏或电镀层等等，以供表面粘着，此外，亦可在基板120上表面121周边形成有第二凹槽124a，以防止基板120上表面121溢料的扩散。
此一基板120的凹槽124设计不需要额外增加制造基板120的制造设备，如图2及3所示，基板120为一种印刷电路板，其包含有BT或FR-4树脂等玻璃纤维强化树脂等材质，基板120具有一上表面121、一下表面122及至少一窗口123，在制造时，在下表面122形成有一铜箔层[图未绘出]，藉以蚀刻形成电路图案，如复数个内接垫125、外接垫126及连接线127，其中内接垫125位于窗口123的两侧，以供连接焊线140，而该连接线127[conductivetrace]电性连接内接垫125与对应的外接垫126，之后，在下表面122印刷上第一防焊层128〔first solder-resist layer]，即俗称的绿漆，其覆盖连接线127，然后，在第一防焊层128上以网版印刷〔screen printing]再覆盖上第二防焊层129〔second solder-resist layer]，第二防焊层129在内接垫125与外接垫126之间具有狭长的缺口，而构成上述的凹槽124，且第一防焊层128与第二防焊层129均显露内接垫125与外接垫126，故第二防焊层129的形成是利用形成第一防焊层128的制造设备，在与习知在基板上具有凸起的密封条设计的比较上更显其方便与实用性。
另，本实用新型的SOC封装结构更能运用于晶片尺寸封装[Chip ScalePackage]，如图4所示，在第二具体实施例中，SOC封装结构200包含有一晶片210、承载晶片210的基板220、焊线240、封胶体250及焊球260，其中基板220具有一上表面221，以供胶带230粘设晶片210的正面211，且基板220上表面221的面积不大于晶片210正面211的一点三倍，而基板220的窗口223显露晶片210的焊垫212，以供形成焊线240，基板220的下表面222形成有复数个内接垫225、外接垫226、连接该内接垫225与该外接垫226的连接线227、第一防焊层228及第二防焊层229，第二防焊层229形成有在内接垫225与外接垫226之间的凹槽224，以防止密封晶片210的封胶体250溢流至外接垫226，使得在外接垫226上接植焊球260的效果良好。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟悉此项技艺者，在不脱离本实用新型之精神和范围内，当可做些许更动与润饰，因此本实用新型之保护范围当视权利要求书范围所界定者为准。
Claims (8)
1、一种基板在晶片上的封装结构，其特征是：其包含有：
一晶片，具有一正面以及在该正面的复数个焊垫；
一基板，具有一上表面、一下表面及至少一窗口，其中该上表面粘贴该晶片，并在下表面形成有复数个内接垫、外接垫、连接该内接垫与该外接垫的连接线、第一防焊层及第二防焊层，第二防焊层形成有在内接垫与外接垫之间的凹槽；
复数个焊线，位于该窗口并电性连接晶片的焊垫与基板的内接垫；及
一封胶体，密封该复数个焊线与该晶片。
2、如权利要求1所述的基板在晶片上的封装结构，其特征是：其另包含有复数个焊球、焊膏或电镀层，位于该基板下表面的外接垫。
3、如权利要求1所述的基板在晶片上的封装结构，其特征是：该凹槽的深度在10至40微米之间。
4、如权利要求1所述的基板在晶片上的封装结构，其特征是：在该基板上表面的周边形成有凹槽。
5、如权利要求1所述的基板在晶片上的封装结构，其特征是：该晶片的焊垫位于该晶片正面的中央。
6、如权利要求1所述的基板在晶片上的封装结构，其特征是：该封胶体在该基板下表面的部份局限于该窗口两侧凹槽之间。
7、如权利要求1所述的基板在晶片上的封装结构，其特征是：该凹槽呈直线长条状。
8、如权利要求1所述的基板在晶片上的封装结构，其特征是：该基板的上表面面积不大于该晶片正面的一点三倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02247460 CN2567768Y (zh) | 2002-08-22 | 2002-08-22 | 基板在晶片上的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02247460 CN2567768Y (zh) | 2002-08-22 | 2002-08-22 | 基板在晶片上的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2567768Y true CN2567768Y (zh) | 2003-08-20 |
Family
ID=33718347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02247460 Expired - Lifetime CN2567768Y (zh) | 2002-08-22 | 2002-08-22 | 基板在晶片上的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2567768Y (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421243C (zh) * | 2005-10-31 | 2008-09-24 | 南茂科技股份有限公司 | 泛用型芯片封装结构 |
| CN100452377C (zh) * | 2005-12-01 | 2009-01-14 | 联华电子股份有限公司 | 芯片与封装结构 |
| CN101281900B (zh) * | 2007-04-04 | 2010-11-24 | 日月光半导体制造股份有限公司 | 具有防止焊球焊垫污染结构的系统化封装及其制造方法 |
| CN101958230A (zh) * | 2009-07-20 | 2011-01-26 | 昆山丘钛微电子科技有限公司 | 压板治具 |
| CN103366763A (zh) * | 2012-03-30 | 2013-10-23 | 日本发条株式会社 | 端子、挠性件和头悬架 |
| CN108376692A (zh) * | 2017-01-31 | 2018-08-07 | 三星显示有限公司 | 显示装置 |
| CN110815927A (zh) * | 2019-11-27 | 2020-02-21 | 江苏新迈机械有限公司 | 一种避免开模拉伤产品的模具 |
-
2002
- 2002-08-22 CN CN 02247460 patent/CN2567768Y/zh not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421243C (zh) * | 2005-10-31 | 2008-09-24 | 南茂科技股份有限公司 | 泛用型芯片封装结构 |
| CN100452377C (zh) * | 2005-12-01 | 2009-01-14 | 联华电子股份有限公司 | 芯片与封装结构 |
| CN101281900B (zh) * | 2007-04-04 | 2010-11-24 | 日月光半导体制造股份有限公司 | 具有防止焊球焊垫污染结构的系统化封装及其制造方法 |
| CN101958230A (zh) * | 2009-07-20 | 2011-01-26 | 昆山丘钛微电子科技有限公司 | 压板治具 |
| CN101958230B (zh) * | 2009-07-20 | 2013-05-22 | 昆山丘钛微电子科技有限公司 | 压板治具 |
| CN103366763A (zh) * | 2012-03-30 | 2013-10-23 | 日本发条株式会社 | 端子、挠性件和头悬架 |
| CN108376692A (zh) * | 2017-01-31 | 2018-08-07 | 三星显示有限公司 | 显示装置 |
| CN108376692B (zh) * | 2017-01-31 | 2024-02-06 | 三星显示有限公司 | 显示装置 |
| CN110815927A (zh) * | 2019-11-27 | 2020-02-21 | 江苏新迈机械有限公司 | 一种避免开模拉伤产品的模具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
| CN100378933C (zh) | 具有层合晶穴的半导体封装构造的制造方法 | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| US20230326765A1 (en) | Package substrate manufacturing method | |
| WO2008061464A1 (fr) | Procédé de fabrication de carte à ci par scellement intégral de la combinaison des puces et des éléments à l'aide d'une technique d'emballage plastique | |
| CN100416811C (zh) | 光电芯片封装构造、制造方法及其芯片承载件 | |
| CN2567768Y (zh) | 基板在晶片上的封装结构 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN113241338B (zh) | 一种无引线预塑封半导体封装支架制备方法 | |
| CN1855450A (zh) | 高散热性的半导体封装件及其制法 | |
| CN101635280B (zh) | 窗口型球栅阵列封装构造及其制造方法 | |
| CN2566454Y (zh) | 防止压模溢胶的电路基板 | |
| CN217822787U (zh) | 一种集成电路用散热片防残胶的引线框架结构 | |
| CN202940226U (zh) | 封装基板 | |
| CN100442465C (zh) | 不具核心介电层的芯片封装体制程 | |
| CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
| CN201306682Y (zh) | 一种可散热式led模组板 | |
| CN2502404Y (zh) | 半导体封装压模的防止溢胶的压模工具 | |
| CN100411121C (zh) | 散热型封装结构及其制法 | |
| CN203491244U (zh) | 一种封装结构 | |
| CN101442012B (zh) | 小窗口模封切割方法及形成的封装构造 | |
| CN102931165B (zh) | 封装基板的制造方法 | |
| CN211555898U (zh) | 一种感光芯片封装件 | |
| CN112838016B (zh) | 一种埋入基板的芯片增厚方法 | |
| JPH09219470A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20120822 Granted publication date: 20030820 |