CN211555898U - 一种感光芯片封装件 - Google Patents

一种感光芯片封装件 Download PDF

Info

Publication number
CN211555898U
CN211555898U CN202020719077.5U CN202020719077U CN211555898U CN 211555898 U CN211555898 U CN 211555898U CN 202020719077 U CN202020719077 U CN 202020719077U CN 211555898 U CN211555898 U CN 211555898U
Authority
CN
China
Prior art keywords
chip
transparent adhesive
photosensitive
dam
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020719077.5U
Other languages
English (en)
Inventor
吴涛
岳茜峰
吴奇斌
吕磊
汪阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changjiang Electronics Technology Chuzhou Co Ltd
Original Assignee
Changjiang Electronics Technology Chuzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changjiang Electronics Technology Chuzhou Co Ltd filed Critical Changjiang Electronics Technology Chuzhou Co Ltd
Priority to CN202020719077.5U priority Critical patent/CN211555898U/zh
Application granted granted Critical
Publication of CN211555898U publication Critical patent/CN211555898U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型公开了一种感光芯片封装件,涉及半导体封装技术领域。本实用新型感光芯片封装件包括基岛、引脚、芯片、透明胶和塑封料,基岛设有凹槽和围坝,凹槽与围坝相连接;引脚设置于基岛的两侧或者四周;芯片,该芯片通过电性连接部与引脚电性连接;透明胶设于凹槽和围坝的内部,且透明胶与芯片的感光区相贴合;塑封料用于包覆基岛的上部、引脚的上部、电性连接部以及芯片。本实用新型的目的在于克服现有技术中,感光芯片封装件中的透明胶受到黑色塑封胶的沾污,导致无法实现芯片的光敏特性的不足,本实用新型的一种感光芯片封装件,透明胶不会受到塑封料的沾污,进一步可以实现芯片的光敏特性。

Description

一种感光芯片封装件
技术领域
本实用新型涉及半导体封装技术领域,更具体地说,涉及一种感光芯片封装件。
背景技术
封装对CPU和其他LSI集成电路都起着重要的作用,安装半导体集成电路芯片用的外壳,起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁—芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。现有技术中,对于光敏特性芯片的封装,大多以以基板或贴膜框架为载体,再辅以透明胶盖住感光区,达到感光和保护感光芯片的目的,但是黑色塑封胶在包封过程中沾污透明胶,遮住光线,从而失去感光意义。
针对上述问题,现有技术也提出了一些解决方案,例如发明创造名称为:近接感测器及其制法(申请日:2012年12月18日;申请号:CN201210552379.8),该方案公开了一种近接感测器及其制法,其包含有一感光单元、一发光单元、复数透明胶层与一封装体,该封装体系包覆该感光单元与该发光单元,该些透明胶层分别形成在感光单元与发光单元的表面,透明胶层顶面具有一环状凸部,封装体对应感光部与发光部区域分别形成一通孔,其中通孔系连通该环状凸部所包围之区域而构成一凹口;在进行封胶的制程中,未固化的透明胶层具有可塑性,当压模压在透明胶层上时,压模上的凸块将陷入透明胶层内,使凸块与透明胶层紧密接触,当注入黑胶时,可避免黑胶渗入凸块与透明胶层之间。
针对上述的方案,不足之处在于:需要在透明胶完全固化之前,利用压模压入透明胶,然后注入黑色塑封胶。透明胶的状态的控制增加了制程工艺的难度、降低了产品质量的稳定性;如果透明胶流动性偏大,这种状态下压模凸出压住透明胶厚,透明胶会四处溢开,导致部分位置缺少透明胶而被黑胶覆盖;如果透明胶流动性过小,降低了透明胶的可塑性,不利于压模压入透明胶,黑色塑封胶容易进入到压模与透明胶之间,在这种情况下如果要使压模压到设定的位置,压模对透明胶的压力会变大,可能会压伤感光区,导致芯片失效。此外,待黑色塑封胶和透明胶固化后,透明胶及黑色塑封胶包封整个压模的凸块,不利于压模脱模移除的操作,增加了压模移除的操作难度,影响脱模性和生产效率。
综上所述,如何避免感光芯片封装件中的透明胶受到黑色塑封胶的沾污,是现有技术亟需解决的问题。
实用新型内容
1.要解决的问题
本实用新型的目的在于克服现有技术中,感光芯片封装件中的透明胶受到黑色塑封胶的沾污,导致无法实现芯片的光敏特性的不足,本实用新型的一种感光芯片封装件,透明胶不会受到塑封料的沾污,进一步可以实现芯片的光敏特性。
2.技术方案
为了解决上述问题,本实用新型所采用的技术方案如下:
本实用新型的一种感光芯片封装件,包括基岛,该基岛设有凹槽和围坝,凹槽与围坝相连接;引脚,该引脚设置于基岛的两侧或者四周;芯片,该芯片通过电性连接部与引脚电性连接;透明胶,该透明胶设于凹槽和围坝的内部,且透明胶与芯片的感光区相贴合;塑封料,该塑封料用于包覆基岛的上部、引脚的上部、电性连接部以及芯片。
更进一步地,围坝位于芯片与凹槽之间,且围坝的顶部面积大于或等于芯片的感光区面积;此外,基岛的下部设有感光通孔,感光通孔与凹槽连通。
更进一步地,透明胶的高度h1大于或等于围坝的高度h2。
更进一步地,电性连接部为焊丝或者焊球,若芯片为正装方式封装,芯片通过焊丝与引脚电性连接;若芯片为倒装方式封装,芯片通过焊球与引脚电性连接。
3.有益效果
相比于现有技术,本实用新型的有益效果为:
本实用新型的一种感光芯片封装件,通过将透明胶设于凹槽和围坝的内部,且芯片的感光区与透明胶相贴合,透明胶不受塑封料的沾污,进一步通过在凹槽底部设置感光通孔,从而使得光可以通过感光通孔和透明胶照射至芯片的感光区,进一步实现了芯片的光敏特性。
附图说明
图1为实施例1感光芯片封装件正装方式封装流程示意图;
图2为实施例1正装方式封装的感光芯片封装件的结构示意图;
图3为实施例2感光芯片封装件倒装方式封装流程示意图;
图4为实施例2倒装方式封装的感光芯片封装件的结构示意图。
示意图中的标号说明:
110、基岛;111、凹槽;112、围坝;113、感光通孔;120、引脚;
200、芯片;210、电性导通柱;300、透明胶;400、塑封料。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例;而且,各个实施例之间不是相对独立的,根据需要可以相互组合,从而达到更优的效果。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
为进一步了解本实用新型的内容,结合附图和实施例对本实用新型作详细描述。
实施例1
结合图1所示,本实用新型的一种感光芯片封装件的制作方法,本实用新型的方法具体步骤如下:
S1、对基材的上部进行半蚀刻形成基岛110的上部和位于基岛110的两侧或者四周的引脚120的上部;之后对基岛110的上部进行处理得到凹槽111和围坝112;具体地,对基岛110的上部进行正面冲压形成凹槽111和围坝112;值得说明的是,围坝112由延展性的金属基材挤压而成,具体地,在冲压过程中,基岛110表面的金属材料受到挤压,向基岛110的内部形成凹槽111,同时金属材料顺着凹槽111内侧壁向上延伸形成围坝112,且使得围坝112与凹槽111相连接,冲压形成的凹槽111具有相对一致尺寸规格和光滑度,使最终的封装结构具有良好的透光性能。
S2、向凹槽111及围坝112内加满液态的透明胶300,使得透明胶300的高度h1大于或等于围坝112的高度h2;透明胶300填充至围坝112的顶部或者围坝112的顶部以上位置,从而可以使得后续设置芯片200步骤中芯片200的感光区能够与透明胶300相贴合。此外需要说明的是,本实施例的芯片200是TSV芯片,围坝112的外围周边还设置有透明胶300,从而可以起到支撑芯片200周围部位的作用,进而可以避免后续步骤中芯片200因承受打线的压力导致芯片200破碎的问题。
S3、对芯片200进行电性设置,芯片200的感光区贴合于透明胶300,并对透明胶300进行固化。本实施例芯片200通过焊丝与引脚120电性连接,具体的步骤有如下S3-1至S3-3;
S3-1、将芯片200置于透明胶300上,且芯片200的感光区面对透明胶300及凹槽111设置,具体地,芯片200的感光区与透明胶300相贴合;值得说明的是,本实施例中在将芯片200置于透明胶300上之前,先对芯片200预先进行TSV(硅穿孔技术)处理形成的电性导通柱210,TSV处理后使得芯片200的感光区一侧的光感线路通过电性导通柱210延伸至芯片200的感光区相对的一侧;
S3-2、将液态的透明胶300进行加热固化,本实施例通过烘烤的方式对液态的透明胶300进行固化;
S3-3、将芯片200与引脚120电性连接,本实用新型利用电性连接部实现芯片200与引脚120之间的电性连通,具体地,芯片200通过焊丝与引脚120实现电性相连。
S4、之后利用塑封料400对芯片200进行塑封,具体地,将连接有芯片200的基材放入注塑模具内,然后向注塑模具内注入熔融状态的塑封料400,使得塑封料400包覆基岛110的上部、引脚120的上部、电性连接部以及芯片200;值得说明的是,本实用新型的注塑模具结构简单,大大提高了产品的脱模效率和生产效率。此外,由于透明胶300在塑封步骤之前经过固化处理,芯片200的感光区与凹槽111及围坝112内都附有固化的透明胶300,从而可以阻隔塑封料400沾污透明胶300。此外值得说明的是,透明胶300的成型依据冲压的凹槽111和围坝112成型,无需在塑封过程中通过压模压入透明胶300成型,从而降低了工艺难度,大大提高了工艺生产的稳定性。
S5、对基材的下部进行半蚀刻形成基岛110的下部、引脚120的下部和基岛110下部的感光通孔113,且基岛110和引脚120互相分离,形成的感光通孔113使得凹槽111底部的透明胶300露出来;进而光可以通过感光通孔113和透明胶300照射至芯片200的感光区,进而实现了芯片200的光敏特性。
S6、对基岛110的下部和引脚120的下部进行电镀防氧化金属层,从而可以防止基岛110和引脚120氧化;后续进行切割分离得到单个感光芯片封装件,本实施例采用激光进行切割。
本实用新型的一种感光芯片封装件的制作方法,通过将透明胶300设置于凹槽111、围坝112和芯片200形成的空间内,在塑封前对透明胶300固化,使得塑封料400在塑封过程中不会沾污透明胶300;进一步通过对基材的下部进行半蚀刻形成感光通孔113,使得凹槽111底部的透明胶300露出来,进而光可以通过感光通孔113和透明胶300照射至芯片200的感光区,进而实现了芯片200的光敏特性。
本实用新型的一种感光芯片封装件,包括基岛110、引脚120、芯片200、透明胶300和塑封料400,该基岛110上设有凹槽111和围坝112,凹槽111与围坝112相连接,具体地,凹槽111内侧壁向上延伸形成围坝112。本实用新型的引脚120设于基岛110的两侧或者四周,该引脚120与芯片200电性连接,具体地,芯片200通过电性连接部与引脚120电性连接。结合图2所示,本实施例的电性连接部为焊丝,芯片200为预先TSV处理的芯片,芯片200通过焊丝与引脚120相连接。
此外,围坝112位于芯片200与凹槽111之间,且围坝112的顶部面积大于或等于芯片200的感光区面积;本发明的透明胶300设置于围坝112及凹槽111内部,且透明胶300与芯片200的感光区相贴合;值得说明的是,透明胶300的高度h1大于或等于围坝112的高度h2。值得进一步说明的是,凹槽111的底部设有感光通孔113,从而使得位于凹槽111的底部的透明胶300露出来,进而光可以通过感光通孔113和透明胶300照射至芯片200的感光区,进而实现了芯片200的光敏特性。需要说明的是,本实用新型的透明胶300为透明且不导电的热固性高分子材料。
本实用新型的塑封料400用于包覆基岛110的上部、引脚120的上部、电性连接部以及芯片200,本实施例中塑封料400为环氧树脂模塑料;值得说明的是,由于透明胶300设于凹槽111和围坝112的内部,且芯片200的感光区与透明胶300相贴合,透明胶300固化后塑封,使得透明胶300不受塑封料400的沾污。
实施例2
结合图3所示,本实施例的内容与实施例1基本相同,不同之处在于:本实施例的芯片200为倒装封装,如图4所示,芯片200通过焊球与引脚120电性连接。本实施例的一种感光芯片封装件的制作方法,在步骤S3中,预先在芯片200底部的两侧或四周设置焊球,将设置有焊球的芯片200置于透明胶300上,并且焊球对应的电性连接于引脚120上,芯片200的感光区与透明胶300贴合。随后,将液态的透明胶300进行加热固化。基岛110上的围坝112可以配合焊球的高度,从而将透明胶300高度抬高,以此使透明胶300能够贴合到芯片200的感光区;本实施例的感光芯片封装件的制作方法的其余步骤与实施例1相一致。
在上文中结合具体的示例性实施例详细描述了本实用新型。但是,应当理解,可在不脱离由所附权利要求限定的本实用新型的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的,而不是限制性的,如果存在任何这样的修改和变型,那么它们都将落入在此描述的本实用新型的范围内。此外,背景技术旨在为了说明本技术的研发现状和意义,并不旨在限制本实用新型或本申请和本实用新型的应用领域。

Claims (7)

1.一种感光芯片封装件,其特征在于:包括基岛(110),该基岛(110)设有凹槽(111)和围坝(112),所述凹槽(111)与围坝(112)相连接;
引脚(120),该引脚(120)设置于基岛(110)的两侧或者四周;
芯片(200),该芯片(200)通过电性连接部与引脚(120)电性连接;
透明胶(300),该透明胶(300)设于凹槽(111)和围坝(112)的内部,且透明胶(300)与芯片(200)的感光区相贴合;
塑封料(400),该塑封料(400)用于包覆基岛(110)的上部、引脚(120)的上部、电性连接部以及芯片(200)。
2.根据权利要求1所述的一种感光芯片封装件,其特征在于:所述围坝(112)位于芯片(200)与凹槽(111)之间。
3.根据权利要求1所述的一种感光芯片封装件,其特征在于:所述基岛(110)的下部设有感光通孔(113),感光通孔(113)与凹槽(111)连通。
4.根据权利要求1所述的一种感光芯片封装件,其特征在于:围坝(112)的顶部面积大于或等于芯片(200)的感光区面积。
5.根据权利要求1所述的一种感光芯片封装件,其特征在于:透明胶(300)的高度h1大于或等于围坝(112)的高度h2。
6.根据权利要求1~5任一项所述的一种感光芯片封装件,其特征在于:电性连接部为焊丝,芯片(200)通过焊丝与引脚(120)电性连接。
7.根据权利要求1~5任一项所述的一种感光芯片封装件,其特征在于:电性连接部为焊球,芯片(200)通过焊球与引脚(120)电性连接。
CN202020719077.5U 2020-04-30 2020-04-30 一种感光芯片封装件 Active CN211555898U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020719077.5U CN211555898U (zh) 2020-04-30 2020-04-30 一种感光芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020719077.5U CN211555898U (zh) 2020-04-30 2020-04-30 一种感光芯片封装件

Publications (1)

Publication Number Publication Date
CN211555898U true CN211555898U (zh) 2020-09-22

Family

ID=72497065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020719077.5U Active CN211555898U (zh) 2020-04-30 2020-04-30 一种感光芯片封装件

Country Status (1)

Country Link
CN (1) CN211555898U (zh)

Similar Documents

Publication Publication Date Title
US6548911B2 (en) Multimedia chip package
US20010042915A1 (en) Packages having flash-proof structure and method for manufacturing the same
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
TWI414028B (zh) 注射封膠系統及其方法
CN106935559A (zh) 半导体封装
KR20130103045A (ko) 반도체 패키지 및 그 제조방법
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
CN211555898U (zh) 一种感光芯片封装件
CN1172369C (zh) 具散热片的半导体封装件
CN115810589A (zh) 芯片封装结构及其制作方法
CN112992839B (zh) 一种用于芯片封装的引线框架及制备方法
CN111416000A (zh) 一种感光芯片封装件及其制作方法
JP2003124401A (ja) モジュールおよびその製造方法
CN1173399C (zh) 具溢胶防止装置的半导体封装件
CN100463132C (zh) 晶片封装结构及其制造方法
JPH079952B2 (ja) 樹脂封止用回路基板
CN111003682A (zh) 电子封装件及其制法
CN215680676U (zh) 半导体器件封装及电子设备
JP3212527B2 (ja) 光照射窓を有するbga型中空半導体パッケージ
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant