TWI414028B - 注射封膠系統及其方法 - Google Patents

注射封膠系統及其方法 Download PDF

Info

Publication number
TWI414028B
TWI414028B TW100106281A TW100106281A TWI414028B TW I414028 B TWI414028 B TW I414028B TW 100106281 A TW100106281 A TW 100106281A TW 100106281 A TW100106281 A TW 100106281A TW I414028 B TWI414028 B TW I414028B
Authority
TW
Taiwan
Prior art keywords
injection
inner cover
semiconductor device
cover layer
substrate
Prior art date
Application number
TW100106281A
Other languages
English (en)
Other versions
TW201232676A (en
Inventor
Wen Chuan Chen
Nan Chun Lin
Original Assignee
Adl Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adl Engineering Inc filed Critical Adl Engineering Inc
Publication of TW201232676A publication Critical patent/TW201232676A/zh
Application granted granted Critical
Publication of TWI414028B publication Critical patent/TWI414028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

注射封膠系統及其方法
本發明係關於晶片封裝，特別是本發明係關於一種晶片封裝之注射封膠系統及其方法，以增加封裝結構之性能及減少製造成本。
半導體產業中，積體電路製程主要包含三步驟：晶圓製造、積體電路製造及積體電路封裝。裸晶片係封膠於晶圓製造、電路設計、光罩製作及晶圓切割等步驟之後。每個從晶圓切割後之裸晶片係通過各裸晶片上之連接點電性連接於外部信號。接著，以封膠材料密封裸晶片。最後，完成積體電路之封裝步驟。封裝之目的係在於防止裸晶片受到潮濕、熱量或噪音信號而損壞，及提供具有電性連接媒介之裸晶片連接至外部電路。
半導體封裝係以塑料封膠或陶瓷外殼內嵌有一或多個分散式或整合式之電子元件，該電子元件係連接且使用於電子電路。通常於切割及組裝前蝕刻分散式元件於矽晶圓。
請參考第1A圖係顯示習知晶片封裝之示意圖。習知之晶片封裝結構100包含封裝基板110、晶片120、銀環氧層130、複數個電線140、封膠150及導電層160。晶片120係置放於封裝基板110之承載面112上。銀環氧層130係置放於導電層160上，且兩者皆設置於晶片120及承載面112之間，用以黏著晶片120於封裝基板110之承載面112上，及電性連接晶片120之信號至外部。由第1A圖可知，晶片120及封裝基板110係以電線140相互電性連接，即晶片120及封裝基板110係以電線140連結。封膠150係用以密封黏膠及保護電線140及避免晶片120之表面部分暴露。
習知之封裝製程具有多個步驟，包含晶粒切割(die sawing)、黏晶(die mounting)、銲線(wire bonding)、黏膠(molding)、剪切/成形(trimming/forming)、印字(marking)、電鍍(plating)及檢驗(inspection)。傳統晶片封裝100之製程，係以上述各步驟逐層形成如第1A圖之結構。
請參考第1B圖，係用以說明習知晶片封裝之製程。通常，習知晶片封裝100之第一步驟係先準備一矽基板170及複數個晶片120。晶片120係以一導電膠或黏著帶黏著於係基板110。接著，填充層180形成於矽基板110之上方，且環繞於晶片120之周圍，用以填充各晶片120間之間隙。填充層180之高度可約略等於晶片120之高度。此步驟已完成黏晶步驟。
上述步驟之後，形成介電層142於填充層180及晶片120之上方，接著依據晶片120之金屬墊126的位置圖案化該介電層142，以形成通孔142a。銀環氧層130、導電層160及基板110係依序形成。形成複數個連接點190於連接墊142a上。最後，移除矽基板170並切割晶粒120。
然而，習知晶片封裝之製程為複雜之程序且耗費時間及成本。
本發明之一目的在於減少晶片封裝之成本及時間。本發明提供一種注射封膠系統及其方法，用以有效縮短製程及減少封裝時間。
本發明之另一目的在於增加封裝結構之穩定性。本發明利用於形成填充層前增加一內覆蓋層，所提供之結構較習知封裝結構更為穩定。
為了達到上述之目的，本發明之一實施例提供一用於半導體封裝之注射封膠系統，用以簡化封裝程序及減少成本，例如時間、人力或金錢。所述一種注射封膠系統包含基板、內覆蓋層、封膠模具及底層。所述基板係用以放置至少一預備封膠之半導體裝置基板，及所述內覆蓋層係設置於基板上，其具有至少一第一注射通孔、凹陷部及流通道，用以覆蓋預備封膠之半導體裝置。所述封膠模具包含至少一第二注射通孔，其與內覆蓋層之第一注射通孔對齊。所述底層係設置於基板之下方。本發明之系統更包含一填充層，於封膠時填入所述凹陷部及流通道。為了避免填充材料溢出，本系統更包含O環設置於封膠模具及內覆蓋層之間。O環之內半徑係對應且對齊於第一或第二注射通孔之內半徑。
在一實施例中，所述內覆蓋層係以一頂板及複數個支腳界定。該些支腳係設置於頂板的底面，且每一對支腳係設置於每一半導體裝置之兩側，頂板上設置有第一注射通孔；所述底層更包含加熱功能元件，例如可依據需求包含一加熱器或一加熱板，用以加熱成型填充材料。
另外，可於半導體裝置上形成一第二黏著層，其可為導電材料，非導電材料或熱塑性材料。所述第二黏著層係用以固定所述內覆蓋層，並增加結構之散熱性。所述封膠模具更進一步包含一檢查窗口，用以觀察填充材料之狀況，例如當注射填充材料時，觀察填充材料是否溢出。
本發明同時提供一半導體封裝之注射封膠之方法，用以簡化封裝製程。本發明之方法包含下列步驟：(a)提供一基板，其係用以放置至少一預備封膠半導體裝置；(b)以第一黏著層放置所述預備封膠之半導體裝置於該基板之上；(c)將內覆蓋層放置於基板之上，所述內覆蓋層具有至少一注射通孔、凹陷部及流通道，用以覆蓋所述預備封膠之半導體裝置；(d)將具有第二注射通孔之封膠模具放置於內覆蓋層上，且將底層放置於基板下，其中第二注射通孔係與內覆蓋層之第一注射通孔對齊；(e)將填充材料填充入內覆蓋層之凹陷部與流通道；(f)將封膠模具、底層、基板及第一黏著層移除。
本發明之方法更包含於將封膠模具放置於內覆蓋層之前，將O環放置於封膠模具及內覆蓋層之間，以避免填充材料溢出。O環之內徑對應且對齊於第二注射通孔之內徑。
因此，半導體裝置或晶片利用注射封膠系統內嵌於基板內。由於此注射封膠系統使用簡單且整合二個以上之傳統封裝程序的步驟，可有效簡化封裝程序。換句話說，本系統有效簡化封裝程序及減少封裝成本。最後可形成至少一介電層於半導體裝置、填充材料及內覆蓋層於後續步驟。
以上所述係用以闡明本發明之目的、達成此目的之技術手段、以及其產生的優點等等。而本發明可從以下較佳實施例之敘述並伴隨後附圖式及申請專利範圍使讀者得以清楚了解。
本發明將以較佳實施例及觀點加以敘述，此類敘述係解釋本發明之結構及步驟，僅用以說明而非用以限制本發明之申請專利範圍。因此，除說明書中之較佳實施例以外，本發明亦可廣泛實行於其他實施例中。
本發明揭露一種用於半導體封裝之注射封膠系統及其方法，以增加封裝結構之性能及減少製造成本。為了簡化封裝製程，以減少製造時間或成本，本發明提供一種用於封裝程序之注射封膠系統。
請參考第2A圖係顯示本發明之封膠系統之一實施例的示意圖。注射封膠系統200包含一基板202，其用以放置至少一預備封膠之半導體裝置204；一內覆蓋層208設置於基板上，其具有至少一第一注射通孔2085、凹陷部2081及流通道2082，用以覆蓋預備封膠之半導體裝置204；一封膠模具210，係具有至少一第二注射通孔2101，且與內覆蓋層208之第一注射通孔2085對齊；以及一底層212，其設置於基板202之下。此外，一填充材料214填充於內覆蓋層208之凹陷部2081及流通道2082。因此，填充材料214將介於內覆蓋層208及基板202之間。
在一實施例中，注射封膠系統200更包含一第一黏著層206，其包含彈性材料。第一黏著層206可圖案化，以增加對位效果，作為校準之功能。如第2A圖所示，較佳實施例中，第一黏著層206係為平坦平面且塗佈於整面基板202上，而預備封膠之半導體裝置204係設置於該第一黏著層206上。另一實施例中，第一黏著層206係為不平坦平面，如第2C圖所示，其包含至少一凸起部分於半導體裝置204之下方，利用第一黏著層206之凸起部分使半導體裝置204提高位置，以固定半導體裝置204，避免其於注射封膠時移動位置。
本發明之實施例中，內覆蓋層208亦可以但不限定為設置於第一黏著層206上。由於第一黏著層206具有彈性，因此第一黏著層206與內覆蓋層208之間隙可利用內覆蓋層208之向下壓力而減少。內覆蓋層208放置於第一黏著層206時，其向下壓力擠壓第一黏著層206，使兩者間之間隙減少。另一實施例中，內覆蓋層208係直接設置於基板202上，如第2C圖所示。
本發明之實施例中，內覆蓋層208具有至少一注射通孔2085、凹陷部2081及流通道2082。內覆蓋層208之凹陷部2081及流通道2082係由一頂板2083及複數個支腳2084所定義，所述複數個支腳2084係設置於頂板2083之底面。如第2A圖所示，每一對支腳2084形成一凹陷部2081，且每二個凹陷部2081之間包含一流通道2082。每一對支腳2084之二支腳係分別係設置於各預備封膠之半導體裝置204之兩側。此外，第一注射通孔2085係設置於頂板2083。另一實施例中，流通道2082係由一對具有孔洞2086之支腳2084所形成，用以使填充材料214流通，如第2B圖所示。內覆蓋層208係用以使填充材料214固定及成型。除此之外，內覆蓋層208係為封裝結構之一部分，其可增加封裝結構之結構應力，使封裝結構更為穩固。內覆蓋層208包含但不限於導電材料、FR4、FR5、金屬或合金。
由於內覆蓋層208之凹陷部2081及流通道2082為真空，其壓力高於1大氣壓(atm)，因此注射填充材料214時，填充材料214容易受壓力影響而溢出。為了避免填充材料214之溢出，本發明之另一實施例中，注射封膠系統200更包含一O環216，其設置於封膠模具210及內覆蓋層208之間。其中，O環216之內徑對應於第二注射通孔2085之內徑，且兩者互相對齊，如第3圖所示。剛放置O環於內覆蓋層208之上表面時，O環216係稍微突出於內覆蓋層208之表面。當封膠模具210放置於內覆蓋層208上時，封膠模具210將提供一向下壓力於O環216，使O環向下擠壓而變形，而封膠模具210將可完全設置於內覆蓋層208之上，兩者間無間隙。
當填充材料注射入內覆蓋層208及基板202間之空間時，即內覆蓋層208之凹陷部2081及流通道2082時，填充材料214經常會發生溢出現象。O環216可避免填充材料214之溢出現象。在一些實施例中，O環216更包含一圓管2161，其以O環216環繞於第二注射通孔2101。第4圖係顯示具有圓管2161之O環216，所述圓管2161係插入於封膠模具210之第二注射通孔2101，並與一注射工具2162互相作用。如圖所示，圓管2161係插入封膠模具210之第二注射通孔2101，另外添加一注射工具2162於圓管2161，用以調整所需之注射壓力。換句話說，填充材料214係根據凹陷部2081及流通孔2082之內部壓力，注射填入其中。填充材料214可以但不限定為銅(Cu)，或其他可替代之材料。
在一實施例中，封膠模具210更包含複數個檢查視窗或檢查池(未圖示)，用以觀察填充材料之狀況，例如當注射填充材料時，例如注射壓力或填充材料體積，以觀察填充材料214是否完全填入內覆蓋層208之凹陷部2081及流通道2082。檢查視窗亦可減少與可即時防止填充材料214之溢出現象。
在一實施例中，底層212包含一加熱器(未圖示)，例如一散熱槽，用以加熱底層212使填充材料214加熱成型。一些填充材料214係藉由加熱程序成型，例如熱塑性材料，因此加熱器可加熱底層212，使系統溫度升高至填充材料214之成型溫度。
第5圖係顯示本發明注射封膠系統之另一實施例。注射封膠系統200更包含一第二黏著層218，其形成於預備封膠之半導體裝置204上。第二黏著層218係用以固定內覆蓋層208，以避免注射填充材料214時，半導體裝置204受到流動壓力而移動位置。由於系統內部壓力較高，當填充材料214注射入內覆蓋層208之凹陷部2081及流通道2082時，內覆蓋層208通常會受到流動壓力的影響而從原設置位置偏移。第二黏著層218可加強固定內覆蓋層208，並可防止其偏移原設置位置。第二黏著層218包含但不限制導電材料或非導電材料。
應注意的是，注射封膠系統200之部分結構，例如基板、半導體裝置及第一黏著層，非為本發明之主要技術特徵，且為傳統封裝結構之通常使用。舉例而言，基板係可選自以下群組，但不限定為，玻璃、陶瓷、金屬及合金，以及半導體裝置包含但不限定為已封裝之半導體裝置。
本發明亦提供一種晶片封裝之注射封膠方法。第6A圖至第6H圖係顯示本發明之一種晶片封裝之注射封膠方法之流程圖。以下敘述將清楚說明，本發明可簡化封裝製程，因而減少封裝成本。
首先，如第6A圖所示，準備一基板202，其係用於放置至少一預備封膠之半導體裝置204。根據上述，基板202係選自以下組合，但不限定為，玻璃、陶瓷、金屬及合金。而半導體裝置包含但不限定為已封裝之半導體裝置。接著，將預備封膠之半導體裝置204利用第一黏著層206設置於基板202。第一黏著層206可設置於整面基板202，或可僅設置於預備封膠之半導體裝置204之放置位置。
另一實施例中，於第一步驟之後，更進一步包含設置第二黏著層218於預備封膠之半導體裝置204上，如第5圖所示。第二黏著層218係用於固定內覆蓋層208，以防止注射填充材料214時，內覆蓋層208受到較高之內壓力而移動其位置。第二黏著層218包含但不限於導電材料或非導電材料。
接著，將內覆蓋層208放置於基板202上，所述內覆蓋層208具有至少一第一注射通孔2085、凹陷部2081及流通道2082，用以覆蓋預備封膠之半導體裝置204。凹陷部2081及流通道2082係以一頂板2083及複數個支腳2084所定義，所述複數個支腳2084係設置於頂板2083之底面。如第6B圖所示，每一對支腳2084形成一凹陷部2081，且每二對支腳2084之間形成一流通道2082。每一對支腳2084之二支腳係分別係設置於各預備封膠之半導體裝置204之兩側。除此之外，內覆蓋層208係為封裝結構之一部分，其可增加封裝結構之結構應力，使封裝結構更為穩固。內覆蓋層208包含但不限於導電材料、FR4、FR5、金屬或合金。
然後，將封膠模具210放置於內覆蓋層208上，所述封膠模具210具有至少一第二注射通孔2101。第二注射通孔2101係與內覆蓋層208之第一注射通孔2085對齊，用以注射填充材料214進入內覆蓋層208之凹陷部2081及流通孔2082。同樣地，底層212係同時設置於基板202之下方，如第6C圖所示。
於注射封膠系統200之各元件放置完成後，將填充材料214通過第一及第二注射通孔2085、2101，注射入內覆蓋層208之凹陷部2081及流通道2082。亦即，填充材料214將會被注射於內覆蓋層208與基板202之間，如第6D圖所示。
某些填充材料214應以加熱成型，例如熱塑性材料。在一實施例中，底層212包含一加熱器(未圖示)，例如加熱槽，用以加熱底層212及使填充材料214成型。因此，一些實施例中，下一步驟為加熱底層212以使填充材料214成型。
最後，當注射步驟完成後，將封膠模具210、底層212、基板202及第一黏著層206移除，如第6E圖所示。移除方法係可使用目前任何移除技術，例如溶液移除法、加熱移除法或紫外線移除法。
在另一實施例中，本方法之步驟更包含設置一O環216於封膠模具210及內覆蓋層208之間，以防止填充材料214溢出，如第6C圖所示。O環216係與第二注射通孔2101及第一注射通孔2085對齊，三者之內徑互相對應。
在另一實施例中，O環216包含一圓管2161，O環216係環繞於該圓管2161，且圓管2161係插入於封膠模具210之第二注射通孔2101。舉例而言，O環216之圓管2161的內徑較小於第二注射通孔2101之內徑，且圓管2161可插入並固定於第二注射通孔2101內。此實施例中，注射填充材料注射入凹陷部2081及流通道2082時，包覆圓管2161之注射工具2162可與圓管2161互相作動，以調整凹陷部2081及流通道2082之內部壓力。
因而，藉由注射封膠系統200及前述方法，半導體裝置204或晶片內嵌於基板202。於上述程序完成之後，可繼續進行半導體製程之接續步驟，其中包括：形成至少一介電層218於半導體裝置204、填充材料214及內覆蓋層208上；以及沿著流通道2082切割晶粒，如第6F及6G圖所示。另外，後續步驟可以為，利用蝕刻或研磨程序，移除部份內覆蓋層208，使暴露填充材料214。
一實施例亦提供一注射封裝之半導體封裝結構200，其以前述方法形成，如第6E圖所示。所述半導體封裝結構200包含至少一半導體裝置204、一內覆蓋層208及一填充材料214。所述半導體裝置204係利用第一黏著層206設置於基板202上。所述內覆蓋層208係設置於基板上202，其具有至少一凹陷部2081及流通道2082。所述填充材料214係填充於內覆蓋層208之凹陷部2081及流通道2082，且半導體裝置204係內嵌於填充材料214中。此外，結構200更包含至少一介電層218，其形成於半導體裝置204、填充材料214及內覆蓋層208之上，如第6F圖所示。
此外，若程序繼續進行下一步驟，即利用蝕刻或研磨程序，移除部份內覆蓋層208，使填充材料214暴露，則半導體封裝結構包含至少一半導體裝置204、複數個支腳2084及填充材料214。所述支腳2084係設置於各半導體裝置204之周圍。填充材料214係填充於該支腳2084及半導體裝置204之間，且半導體裝置204係內嵌於填充材料214。
綜上所述，本發明提供之用於半導體封裝之注射封膠系統及其方法可有效簡化封裝程序。注射封膠系統及其方法係使用簡單，且可整合傳統封裝程序之多個步驟，可有效簡化封裝程序。因此，可有效減少半導體封裝製程之成本及時間。
本發明藉由於填充材料成型前，加上一內覆蓋層，提供一穩固結構。較佳地，本注射封膠系統及其方法係適用於各種封裝等級，而不需增加額外製程成本。
上述敘述係為本發明之較佳實施例。此領域之技藝者應得以領會其係用以說明本發明而非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡熟悉此領域之技藝者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
100．．．習知之晶片封裝結構
110．．．封裝基板
112．．．承載面
120．．．晶片
126．．．金屬墊
130．．．銀環氧層
140．．．複數個電線
142．．．介電層
142a．．．連接墊
150．．．封膠
160．．．導電層
170．．．矽基板
180．．．填充層
190．．．連接點
200．．．注射封膠系統
202．．．基板
204．．．預備封膠之半導體裝置
206．．．第一黏著層
208．．．內覆蓋層
2081．．．凹陷部
2082．．．流通道
2083．．．頂板
2084．．．支腳
2085．．．第一注射通孔
2086．．．孔洞
210．．．封膠模具
2101．．．第二注射通孔
212．．．底層
214．．．填充材料
216．．．O環
2161．．．圓管
2162．．．注射工具
218．．．第二黏著層
第1A圖係為傳統晶片封裝結構之示意圖。
第1B圖係為傳統晶片封裝結構之示意圖，用以說名傳統封裝程序。
第2A圖係為本發明之注射封膠系統之示意圖。
第2B圖係為本發明之內覆蓋層之流通道之另一實施例之示意圖。
第2C圖係為本發明之第一黏著層之另一實施例之示意圖。
第3圖係為本發明之注射封膠系統之另一實施例之示意圖。
第4圖係為本發明之具有圓管之O環於注射通孔內之之示意圖。
第5圖係為本發明之注射封膠系統之另一實施例之示意圖。
第6A至6G圖係為本發明之注射封膠方法之流程圖。
202．．．基板
204．．．預備封膠之半導體裝置
206．．．第一黏著層
208．．．內覆蓋層
2081．．．凹陷部
2082．．．流通道
2083．．．頂板
2084．．．支腳
2085．．．第一注射通孔
210．．．封膠模具
2101．．．第二注射通孔
212．．．底層
214．．．填充材料

Claims (35)

  1. 一種用於半導體封裝之注射封裝系統，其包含：一基板，其用於放置至少一預備封裝之半導體裝置；一內覆蓋層，其具有至少一第一注射通孔、凹陷部及流通道，該內覆蓋層係設置於該基板之上，用以覆蓋該預備封裝之半導體裝置；一封膠模具，其具有至少一第二注射通孔，該第二注射通孔係與該內覆蓋層之該第一注射通孔對齊；以及一底層，其設置於該基板之下方；其中於注射程序時，一填充材料填充於該內覆蓋層之該凹陷部及流通道內。
  2. 如申請專利範圍第1項所述之注射封裝系統，更包含一O環，其設置於該封膠模具及該內覆蓋層之間。
  3. 如申請專利範圍第2項所述之注射封裝系統，其中該O環包含一圓管，該O環係環繞於該圓管。
  4. 如申請專利範圍第1項所述之注射封裝系統，其中該封膠模具包含一檢查視窗，用以確認該填充材料之狀況。
  5. 如申請專利範圍第1項所述之注射封裝系統，其中該底層包含一加熱器。
  6. 如申請專利範圍第1項所述之注射封裝系統，更包含一第一黏著層，其形成於該基板上，用以固定該預備封裝之半導體裝置。
  7. 如申請專利範圍第6項所述之注射封裝系統，其中該第一黏著層係可圖案化。
  8. 如申請專利範圍第1項所述之注射封裝系統，更包含一第二黏著層，其形成於該預備封裝之半導體裝置上，用以固定該內覆蓋層。
  9. 如申請專利範圍第1項所述之注射封裝系統，其中該內覆蓋層之該凹陷部及該流通道係以一頂板及複數個支腳定義，該複數個支腳係設置於該頂板之底面。
  10. 如申請專利範圍第9項所述之注射封裝系統，其中每一對支腳的二支腳係分別設置於該預備封膠之半導體裝置之兩側。
  11. 如申請專利範圍第9項所述之注射封裝系統，其中該第一注射通孔係設置於該頂板。
  12. 一種半導體封裝之注射封膠方法，其步驟包含：提供一基板，該基板係用以放置至少一預備封膠之半導體裝置；將該預備封膠之半導體裝置以一第一黏著層設置於該基板之上；將一內覆蓋層放置於該基板之上，該內覆蓋層具有至少一注射通孔、一凹陷部及一流通道，用以覆蓋該預備封膠之半導體裝置；將一具有第二注射通孔之封膠模具放置於該內覆蓋層上，同時將一底層放置於該基板下，其中該第二注射通孔係與該內覆蓋層之該第一注射通孔對齊；將該填充材料注射入該內覆蓋層之該凹陷部與該流通道；以及移除該封膠模具、該底層、該基板及該第一黏著層。
  13. 如申請專利範圍第12項所述之注射封裝方法，該步驟更包含：放置一O環於該封膠模具及該內覆蓋層之間，且該O環係與該第二注射通孔對齊。
  14. 如申請專利範圍第12項所述之注射封裝方法，其中該O環係包含一圓管，該O環係環繞於該圓管。
  15. 如申請專利範圍第14項所述之注射封裝方法，該步驟更包含：放置一第二黏著層於該預備封膠之半導體裝置上，用以固定該內覆蓋層。
  16. 如申請專利範圍第12項所述之注射封裝方法，其中該第一黏著層係可圖案化。
  17. 如申請專利範圍第12項所述之注射封裝方法，其中該底層包含一加熱器。
  18. 如申請專利範圍第17項所述之注射封裝方法，該步驟更包含：利用該加熱器加熱該封膠模具，以使該填充材料成型。
  19. 如申請專利範圍第12項所述之注射封裝方法，其中該移除該封膠模具、該底層、該基板及該第一黏著層之方法係包含溶液移除法、加熱移除法或紫外線移除法。
  20. 如申請專利範圍第12項所述之注射封裝方法，該步驟更包含：形成至少一介電層於該半導體裝置、該填充材料及該內覆蓋層之上。
  21. 如申請專利範圍第12項所述之注射封裝方法，該步驟更包含：利用蝕刻或研磨程序，移除部份該內覆蓋層，以使該填充材料暴露。
  22. 如申請專利範圍第12項所述之注射封裝方法，其中該封膠模具包含一檢查視窗，用以確認該填充材料之狀況。
  23. 如申請專利範圍第12項所述之注射封裝方法，其中該內覆蓋層之該凹陷部及該流通道係以一頂板及複數個支腳定義，該複數個支腳係設置於該頂板之底面。
  24. 如申請專利範圍第23項所述之注射封裝方法，其中每一對支腳的二支腳係分別設置於該預備封膠之半導體裝置之兩側。
  25. 一種申請專利範圍第12項之注射封膠方法形成之半導體封裝結構，其半導體封裝結構包含：至少一半導體裝置，係以一第一黏著層設置於一基板；一內覆蓋層，其具有至少一凹陷部及一流通道，該內覆蓋層係設置於該基板之上方；以及一填充材料，其填充於該凹陷部及該流通道，該半導體裝置係內嵌於該填充材料中。
  26. 如申請專利範圍第25項所述之半導體封裝結構，其中該第一黏著層係可圖案化。
  27. 如申請專利範圍第25項所述之半導體封裝結構，更包含一第二黏著層，其形成於該預備封裝之半導體裝置上，用以固定該內覆蓋層。
  28. 如申請專利範圍第25項所述之半導體封裝結構，其中該填充材料係為熱塑性材料。
  29. 如申請專利範圍第25項所述之半導體封裝結構，其中更包含至少一介電層，其係設置於該半導體裝置、該填充材料及該內覆蓋層之上。
  30. 如申請專利範圍第25項所述之半導體封裝結構，其中該內覆蓋層之該凹陷部係以一頂板及複數個支腳定義，該複數個支腳係設置於該頂板之底面。
  31. 如申請專利範圍第30項所述之注射封裝方法，其中每一對支腳的二支腳係分別設置於該半導體裝置之兩側。
  32. 一種申請專利範圍第21項之注射封膠方法形成之半導體封裝結構，其半導體封裝結構包含：至少一半導體裝置，係以一第一黏著層設置於一基板；複數個支腳，其設置於該半導體裝置之周圍；以及一填充材料，其填充於該些支腳及該半導體裝置之間，其中該半導體裝置係內嵌於該填充材料中。
  33. 如申請專利範圍第32項所述之半導體封裝結構，更包含一第二黏著層，其形成於該預備封裝之半導體裝置上，用以固定該內覆蓋層。
  34. 如申請專利範圍第32項所述之半導體封裝結構，其中該填充材料係為熱塑性材料。
  35. 如申請專利範圍第32項所述之半導體封裝結構，其中更包含至少一介電層，其係設置於該半導體裝置、該填充材料及該內覆蓋層之上。
TW100106281A 2011-01-20 2011-02-24 注射封膠系統及其方法 TWI414028B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/010,192 US8293572B2 (en) 2011-01-20 2011-01-20 Injection molding system and method of chip package

Publications (2)

Publication Number Publication Date
TW201232676A TW201232676A (en) 2012-08-01
TWI414028B true TWI414028B (zh) 2013-11-01

Family

ID=46527821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106281A TWI414028B (zh) 2011-01-20 2011-02-24 注射封膠系統及其方法

Country Status (3)

Country Link
US (1) US8293572B2 (zh)
CN (1) CN102610533B (zh)
TW (1) TWI414028B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977369B1 (fr) * 2011-06-30 2013-06-28 Commissariat Energie Atomique Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede
DE102015209191A1 (de) * 2015-02-10 2016-08-11 Conti Temic Microelectronic Gmbh Mechatronische Komponente und Verfahren zu deren Herstellung
CN105140190A (zh) * 2015-07-29 2015-12-09 三星半导体(中国)研究开发有限公司 半导体封装件和制造该半导体封装件的方法
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
CN106449546B (zh) * 2016-09-26 2019-12-20 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
US20180090524A1 (en) * 2016-09-26 2018-03-29 China Water Level CSP Co., Ltd. Image sensor package and method of packaging the same
CN106626233A (zh) * 2017-01-18 2017-05-10 合海橡塑装备制造有限公司 一种注塑机自动装填镶件执行器
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021542A1 (en) * 1999-06-29 2001-09-13 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US20040053443A1 (en) * 2000-12-19 2004-03-18 Takashi Kumamoto Molded flip chip package
US7214562B2 (en) * 2004-02-25 2007-05-08 Carsem (M) Sdn. Bhd. Method for encapsulating lead frame packages
US20070278639A1 (en) * 2004-07-29 2007-12-06 Infineon Technologies Ag Semiconductor Device Stack and Method for Its Production

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283548A (ja) * 1996-04-16 1997-10-31 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法
CN1474441A (zh) * 2002-08-06 2004-02-11 华泰电子股份有限公司 倒装片组装的底层填充封胶处理及其装置
AU2003284049B8 (en) * 2002-10-08 2008-11-06 Graphic Packaging International, Llc A tool for forming a container and a method of forming the same
SI2269799T1 (sl) * 2009-07-01 2016-10-28 Lonstroff Ag Naprava za izdelavo končnih proizvodov v obliki čepov z injekcijskim litjem
CN101783362B (zh) * 2010-01-22 2012-01-18 友达光电股份有限公司 上盖结构及发光元件的封装结构及发光元件的封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021542A1 (en) * 1999-06-29 2001-09-13 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US20040053443A1 (en) * 2000-12-19 2004-03-18 Takashi Kumamoto Molded flip chip package
US7214562B2 (en) * 2004-02-25 2007-05-08 Carsem (M) Sdn. Bhd. Method for encapsulating lead frame packages
US20070278639A1 (en) * 2004-07-29 2007-12-06 Infineon Technologies Ag Semiconductor Device Stack and Method for Its Production

Also Published As

Publication number Publication date
US20120187582A1 (en) 2012-07-26
US8293572B2 (en) 2012-10-23
CN102610533A (zh) 2012-07-25
CN102610533B (zh) 2014-08-27
TW201232676A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
TWI414028B (zh) 注射封膠系統及其方法
TWI495021B (zh) 半導體封裝結構的製造方法
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
JP6259090B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20150035133A1 (en) Electronic modules and methods of making electronic modules
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US8722465B1 (en) Method of assembling semiconductor device including insulating substrate and heat sink
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
US20210035820A1 (en) Glob top encapsulation using molding tape
JP2002270627A (ja) 半導体装置の製造方法
CN215731589U (zh) 无带引线框封装件和集成电路封装件
WO2014033768A1 (ja) 半導体装置および半導体装置の製造方法
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
KR20060132428A (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법
CN115472640B (zh) 一种图像传感器的封装结构和方法
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
US9293395B2 (en) Lead frame with mold lock structure
US20220392820A1 (en) Integrated circuit optical package
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
US8980690B1 (en) Lead frame based semiconductor device with routing substrate
US20120315728A1 (en) Saw Type Package without Exposed Pad
WO2013037187A1 (en) A pre-encapsulated lead frame structure with island and manufacturing method
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
JP2012186388A (ja) Ｌｅｄ素子用リードフレーム基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees