CN102610533A - 注射封胶系统及其方法 - Google Patents

注射封胶系统及其方法 Download PDF

Info

Publication number
CN102610533A
CN102610533A CN2011102535784A CN201110253578A CN102610533A CN 102610533 A CN102610533 A CN 102610533A CN 2011102535784 A CN2011102535784 A CN 2011102535784A CN 201110253578 A CN201110253578 A CN 201110253578A CN 102610533 A CN102610533 A CN 102610533A
Authority
CN
China
Prior art keywords
injection
inner covering
covering layer
semiconductor device
packing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102535784A
Other languages
English (en)
Other versions
CN102610533B (zh
Inventor
陈文铨
林南君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ADL Engineering Inc
Original Assignee
ADL Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADL Engineering Inc filed Critical ADL Engineering Inc
Publication of CN102610533A publication Critical patent/CN102610533A/zh
Application granted granted Critical
Publication of CN102610533B publication Critical patent/CN102610533B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

一种注射封胶系统，包含基板、内覆盖层、封胶模具及底层。所述基板用以设置至少一预备封胶的半导体装置。所述内覆盖层设置于基板上，其具有至少一第一注射通孔、凹陷部及流通道，用以覆盖预备封胶的半导体装置。另外，所述封胶模具包含至少一第二注射通孔，其与内覆盖层的第一注射通孔对齐。所述底层设置于基板的下方。本发明的系统还包含一填充层，于封胶时填入所述凹陷部及流通道。为了避免填充材料溢出，本系统还包含O环设置于封胶模具及内覆盖层之间。O环的内半径对应且对齐于第一或第二注射通孔的内半径。

Description

注射封胶系统及其方法
技术领域
本发明是关于芯片封装，特别是本发明是关于一种芯片封装的注射封胶系统及其方法，以增加封装结构的性能及减少制造成本。 
背景技术
半导体产业中，集成电路制备工艺主要包含三步骤：园片制造、集成电路制造及集成电路封装。裸芯片封胶于园片制造、电路设计、光罩制作及园片切割等步骤之后。每个从园片切割后的裸芯片通过各裸芯片上的连接点电性连接于外部信号。接着，以封胶材料密封裸芯片。最后，完成集成电路的封装步骤。封装的目的在于防止裸芯片受到潮湿、热量或噪音信号而损坏，及提供具有电性连接媒介的裸芯片连接至外部电路。 
半导体封装是以塑料封胶或陶瓷外壳内嵌有一或多个分布式或整合式的电子组件，该电子组件连接且使用于电子电路。通常于切割及组装前蚀刻分布式组件于硅园片。 
请参考图1A，显示公知芯片封装的示意图。公知的芯片封装结构100包含封装基板110、芯片120、银环氧层130、复数个电线140、封胶150及导电层160。芯片120置放于封装基板110的承载面112上。银环氧层130置放于导电层160上，且两者皆设置于芯片120及承载面112之间，用以黏着芯片120于封装基板110的承载面112上，及电性连接芯片120的信号至外部。由图1A可知，芯片120及封装基板110是以电线140相互电性连接，即芯片120及封装基板110是以电线140连结。封胶150是用以密封黏胶及保护电线140及避免芯片120的表面部分暴露。 
公知的封装制备工艺具有多个步骤，包含晶粒切割(die sawing)、黏晶(die mounting)、焊线(wire bonding)、黏胶(molding)、剪切/成形(trimming/forming)、印字(marking)、电镀(plating)及检验(inspection)。传统芯片封装100的制备工艺，以上述各步骤逐层形成如图1A的结构。 
请参考图1B，是用以说明公知芯片封装的制备工艺。通常，公知芯片封装100的第一步骤是先准备一硅基板110及复数个芯片120。芯片120是以一导电胶或黏着带黏着于基板110。接着，填充层180形成于硅基板110的上方，且环绕于芯片120的周围，用以填充各芯片120间的间隙。填充层180的高度可约略等于芯片120的高度。此步骤已完成黏晶步骤。 
上述步骤之后，形成介电层142于填充层180及芯片120的上方，接着依据芯片120的金属垫126的位置图案化该介电层142，以形成通孔142a。银环氧层130、导电层160及基板110是依序形成。形成复数个连接点190于连接垫142a上。最后，移除硅基板110并切割晶粒120。 
然而，公知芯片封装的制备工艺为复杂的程序且耗费时间及成本。 
发明内容
本发明的目的在于提供一种注射封胶系统及其方法，以缩短制备工艺及减少封装时间。 
本发明的另一目的在于提供一种利用上述注射封胶系统和方法形成的半导体封装结构，以增加封装结构的稳定性。 
为实现上述目的，本发明提供的用于半导体封装的注射封装系统，其包含： 
一基板，其用于放置至少一预备封装的半导体装置； 
一内覆盖层，其具有至少一第一注射通孔、凹陷部及流通道，该内覆盖层设置于该基板之上，用以覆盖该预备封装的半导体装置； 
一封胶模具，其具有至少一第二注射通孔，该第二注射通孔与该内覆盖层的该第一注射通孔对齐；以及 
一底层，其设置于该基板的下方； 
其中于注射程序时，一填充材料填充于该内覆盖层的该凹陷部及流通道内。 
所述的注射封装系统，其中包含一O环，其设置于该封胶模具及该内覆盖层之间。 
所述的注射封装系统，其中该O环包含一圆管，该O环是环绕于该圆管。 
所述的注射封装系统，其中该封胶模具包含一检查窗口，用以确认该填充材料的状况。 
所述的注射封装系统，其中该底层包含一加热器。 
所述的注射封装系统，其中包含一第一黏着层，其形成于该基板上，用以固定该预备封装的半导体装置。 
所述的注射封装系统，其中该第一黏着层可图案化。 
所述的注射封装系统，其中包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。 
所述的注射封装系统，其中该内覆盖层的该凹陷部及该流通道是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。 
所述的注射封装系统，其中每一对支脚的二支脚分别设置于该预备封胶的半导体装置的两侧。 
所述的注射封装系统，其中该第一注射通孔设置于该顶板。 
本发明提供的半导体封装的注射封胶方法，其步骤包含： 
(a)提供一基板，该基板用以放置至少一预备封胶的半导体装置； 
(b)将该预备封胶的半导体装置以一第一黏着层设置于该基板之上； 
(c)将一内覆盖层放置于该基板之上，该内覆盖层具有至少一注射通孔、一凹陷部及一流通道，用以覆盖该预备封胶的半导体装置； 
(d)将一具有第二注射通孔的封胶模具放置于该内覆盖层上，同时将一底层放置于该基板下，其中该第二注射通孔与该内覆盖层的该第一注射通孔对齐； 
(e)将该填充材料注射入该内覆盖层的该凹陷部与该流通道；以及(f)移除该封胶模具、该底层、该基板及该第一黏着层。 
所述的注射封胶方法，其中该步骤包含：放置一O环于该封胶模具及该内覆盖层之间，且该O环与该第二注射通孔对齐。 
所述的注射封胶方法，其中该O环包含一圆管，该O环是环绕于该圆管。 
所述的注射封胶方法，其中该步骤包含：放置一第二黏着层于该预备封胶的半导体装置上，用以固定该内覆盖层。 
所述的注射封胶方法，其中该第一黏着层可图案化。 
所述的注射封胶方法，其中该底层包含一加热器。 
所述的注射封胶方法，其中该步骤包含：利用该加热器加热该封胶模具，以使该填充材料成型。 
所述的注射封胶方法，其中该移除该封胶模具、该底层、该基板及该第一黏着层的方法包含溶液移除法、加热移除法或紫外线移除法。 
所述的注射封胶方法，其中该步骤包含：形成至少一介电层于该半导体装置、该填充材料及该内覆盖层之上。 
所述的注射封胶方法，其中该步骤包含：利用蚀刻或研磨程序，移除部份该内覆盖层，以使该填充材料暴露。 
所述的注射封胶方法，其中该封胶模具包含一检查窗口，用以确认该填充材料的状况。 
所述的注射封胶方法，其中该内覆盖层的该凹陷部及该流通道是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。 
所述的注射封胶方法，其中每一对支脚的二支脚分别设置于该预备封胶的半导体装置的两侧。 
本发明提供的利用上述注射封胶方法形成的半导体封装结构，其半导体封装结构包含： 
至少一半导体装置，以一第一黏着层设置于一基板； 
一内覆盖层，其具有至少一凹陷部及一流通道，该内覆盖层设置于该基板之上方；以及 
一填充材料，其填充于该凹陷部及该流通道，该半导体装置是内嵌于该填充材料中。 
所述的半导体封装结构，其中该第一黏着层可图案化。 
所述的半导体封装结构，其中包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。 
所述的半导体封装结构，其中该填充材料为热塑性材料。 
所述的半导体封装结构，其中包含至少一介电层，其设置于该半导体装置、该填充材料及该内覆盖层之上。 
所述的半导体封装结构，其中该内覆盖层的该凹陷部是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。 
所述的半导体封闭结构，其中每一对支脚的二支脚分别设置于该半导体装置的两侧。 
本发明还提供了一种利用上述注射封胶方法形成的半导体封装结构，其半导体封装结构包含： 
至少一半导体装置，以一第一黏着层设置于一基板； 
复数个支脚，其设置于该半导体装置的周围；以及 
一填充材料，其填充于该些支脚及该半导体装置之间，其中该半导体装置内嵌于该填充材料中。 
所述的半导体封装结构，其中包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。 
所述的半导体封装结构，其中该填充材料为热塑性材料。 
所述的半导体封装结构，其中包含至少一介电层，其设置于该半导体装置、该填充材料及该内覆盖层之上。 
综上所述，本发明提供的用于半导体封装的注射封胶系统及其方法可有效简化封装程序。注射封胶系统及其方法系使用简单，且可整合传统封装程序的多个步骤，可有效简化封装程序。因此，可有效减少半导体封装制备工艺的成本及时间。 
本发明由于填充材料成型前，加上一内覆盖层，提供一稳固结构。较佳地，本注射封胶系统及其方法系适用于各种封装等级，而不需增加额外制备工艺成本。 
附图说明
图1A为传统芯片封装结构的示意图： 
图1B为传统芯片封装结构的示意图，用以说名传统封装程序： 
图2A为本发明的注射封胶系统的示意图： 
图2B为本发明的内覆盖层的流通道的另一实施例的示意图： 
图2C为本发明的第一黏着层的另一实施例的示意图： 
图3为本发明的注射封胶系统的另一实施例的示意图： 
图4为本发明的具有圆管的O环于注射通孔内的的示意图： 
图5为本发明的注射封胶系统的另一实施例的示意图. 
图6A至图6G为本发明的注射封胶方法的流程图。 
上述各附图中，相同的组件符号代表相同的组件，然而，为清楚说明的目的，于不同图中重复出现的组件未必会再标示组件符号。 
具体实施方式
本发明的一实施例提供一用于半导体封装的注射封胶系统，用以简化封装程序及减少成本，例如时间、人力或金钱。所述一种注射封胶系统包含基板、内覆盖层、封胶模具及底层。所述基板是用以放置至少一预备封胶的半导体装置基板，及所述内覆盖层设置于基板上，其具有至少一第一注射通孔、凹陷部及流通道，用以覆盖预备封胶的半导体装置。所述封胶模具包含至少一第二注射通孔，其与内覆盖层的第一注射通孔对齐。所述底层设置于基板的下方。本发明的系统还包含一填充层，于封胶时填入所述凹陷部及流通道。为了避免填充材料溢出，本系统还包含O环设置于封胶模具及内覆盖层之间。O环的内半径对应且对齐于第一或第二注射通孔的内半径。 
在一实施例中，所述内覆盖层是以一顶板及复数个支脚界定。该些支脚设置于顶板的底面，且每一对支脚设置于每一半导体装置的两侧，顶板上设置有第一注射通孔；所述底层还包含加热功能组件，例如可依据需求包含一加热器或一加热板，用以加热成型填充材料。 
另外，可于半导体装置上形成一第二黏着层，其可为导电材料，非导电材料或热塑性材料。所述第二黏着层是用以固定所述内覆盖层，并增加结构的散热性。所述封胶模具还进一步包含一检查窗口，用以观察填充材料的状况，例如当注射填充材料时，观察填充材料是否溢出。 
本发明同时提供一半导体封装的注射封胶的方法，用以简化封装制备工艺。本发明的方法包含下列步骤： 
(a)提供一基板，其用以放置至少一预备封胶半导体装置； 
(b)以第一黏着层放置所述预备封胶的半导体装置于该基板之上； 
(c)将内覆盖层放置于基板之上，所述内覆盖层具有至少一注射通孔、凹陷部及流通道，用以覆盖所述预备封胶的半导体装置； 
(d)将具有第二注射通孔的封胶模具放置于内覆盖层上，且将底层放置 于基板下，其中第二注射通孔与内覆盖层的第一注射通孔对齐； 
(e)将填充材料填充入内覆盖层的凹陷部与流通道；( 
f)将封胶模具、底层、基板及第一黏着层移除。 
本发明的方法还包含于将封胶模具放置于内覆盖层的前，将O环放置于封胶模具及内覆盖层之间，以避免填充材料溢出。O环的内径对应且对齐于第二注射通孔的内径。 
因此，半导体装置或芯片利用注射封胶系统内嵌于基板内。由于此注射封胶系统使用简单且整合二个以上的传统封装程序的步骤，可有效简化封装程序。换句话说，本系统有效简化封装程序及减少封装成本。最后可形成至少一介电层于半导体装置、填充材料及内覆盖层于后续步骤。 
以上所述是用以阐明本发明的目的、达成此目的的技术手段、以及其产生的优点等等。而本发明可从以下较佳实施例的叙述并伴随附图及权利要求范围使本领域技术人员得以更清楚地了解。 
本发明将以较佳实施例及观点加以叙述，此类叙述是解释本发明的结构及步骤，仅用以说明而非用以限制本发明的权利要求范围。因此，除说明书中的较佳实施例以外，本发明亦可广泛实行于其它实施例中。 
本发明揭示了一种用于半导体封装的注射封胶系统及其方法，以增加封装结构的性能及减少制造成本。为了简化封装制备工艺，以减少制造时间或成本，本发明提供一种用于封装程序的注射封胶系统。 
请参考图2A，显示本发明的封胶系统的一实施例的示意图。注射封胶系统200包含一基板202，其用以放置至少一预备封胶的半导体装置204；一内覆盖层208设置于基板上，其具有至少一第一注射通孔2085、凹陷部2081及流通道2082，用以覆盖预备封胶的半导体装置204；一封胶模具210，具有至少一第二注射通孔2101，且与内覆盖层208的第一注射通孔2085对齐；以及一底层212，其设置于基板202之下。此外，一填充材料214填充于内覆盖层208的凹陷部2081及流通道2082。因此，填充材料214将介于内覆盖层208及基板202之间。 
在一实施例中，注射封胶系统200还包含一第一黏着层206，其包含弹性材料。第一黏着层206可图案化，以增加对位效果，作为校准的功能。如图2A所示，较佳实施例中，第一黏着层206为平坦平面且涂布于整面 基板202上，而预备封胶的半导体装置204设置于该第一黏着层206上。另一实施例中，第一黏着层206为不平坦平面，如图2C所示，其包含至少一凸起部分于半导体装置204的下方，利用第一黏着层206的凸起部分使半导体装置204提高位置，以固定半导体装置204，避免其于注射封胶时移动位置。 
本发明的实施例中，内覆盖层208亦可以但不限定为设置于第一黏着层206上。由于第一黏着层206具有弹性，因此第一黏着层206与内覆盖层208的间隙可利用内覆盖层208的向下压力而减少。内覆盖层208放置于第一黏着层206时，其向下压力挤压第一黏着层206，使两者间的间隙减少。另一实施例中，内覆盖层208是直接设置于基板202上，如图2C所示。 
本发明的实施例中，内覆盖层208具有至少一注射通孔2085、凹陷部2081及流通道2082。内覆盖层208的凹陷部2081及流通道2082是由一顶板2083及复数个支脚2084所定义，所述复数个支脚2084设置于顶板2083的底面。如图2A所示，每一对支脚2084形成一凹陷部2081，且每二个凹陷部2081之间包含一流通道2082。每一对支脚2084的二支脚分别设置于各预备封胶的半导体装置204的两侧。此外，第一注射通孔2085设置于顶板2083。另一实施例中，流通道2082是由一个具有孔洞的支脚2084所形成，用以使填充材料214流通，如图2B所示。内覆盖层208是用以使填充材料214固定及成型。除此之外，内覆盖层208为封装结构的一部分，其可增加封装结构的结构应力，使封装结构更为稳固。内覆盖层208包含但不限于导电材料、FR4、FR5、金属或合金。 
由于内覆盖层208的凹陷部2081及流通道2082为真空，其压力高于1大气压(atm)，因此注射填充材料214时，填充材料214容易受压力影响而溢出。为了避免填充材料214的溢出，本发明的另一实施例中，注射封胶系统200还包含一O环216，其设置于封胶模具210及内覆盖层208之间。其中，O环216的内径对应于第二注射通孔2085的内径，且两者互相对齐，如图3所示。刚放置O环于内覆盖层208的上表面时，O环216稍微突出于内覆盖层208的表面。当封胶模具210放置于内覆盖层208上时，封胶模具210将提供一向下压力于O环216，使O环向下挤压而变形， 而封胶模具210将可完全设置于内覆盖层208之上，两者之间无间隙。 
当填充材料注射入内覆盖层208及基板202间的空间时，即内覆盖层208的凹陷部2081及流通道2082时，填充材料214经常会发生溢出现象。O环216可避免填充材料214的溢出现象。在一些实施例中，O环216还包含一圆管2161，其以O环216环绕于第二注射通孔2101。图4显示具有圆管2161的O环216，所述圆管2161插入于封胶模具210的第二注射通孔2101，并与一注射工具2162互相作用。如图所示，圆管2161插入封胶模具210的第二注射通孔2101，另外添加一注射工具2162于圆管2161，用以调整所需的注射压力。换句话说，填充材料214是根据凹陷部2081及流通孔2082的内部压力，注射填入其中。填充材料214可以但不限定为铜(Cu)，或其它可替代的材料。 
在一实施例中，封胶模具210还包含复数个检查窗口或检查池(未图示)，用以观察填充材料的状况，例如当注射填充材料时，例如注射压力或填充材料体积，以观察填充材料214是否完全填入内覆盖层208的凹陷部2081及流通道2082。检查窗口亦可减少与可实时防止填充材料214的溢出现象。 
在一实施例中，底层212包含一加热器(未图示)，例如一散热槽，用以加热底层212使填充材料214加热成型。一些填充材料214是由加热程序成型，例如热塑性材料，因此加热器可加热底层212，使系统温度升高至填充材料214的成型温度。 
图5显示本发明注射封胶系统的另一实施例。注射封胶系统200还包含一第二黏着层218，其形成于预备封胶的半导体装置204上。第二黏着层218是用以固定内覆盖层208，以避免注射填充材料214时，半导体装置204受到流动压力而移动位置。由于系统内部压力较高，当填充材料214注射入内覆盖层208的凹陷部2081及流通道2082时，内覆盖层208通常会受到流动压力的影响而从原设置位置偏移。第二黏着层218可加强固定内覆盖层208，并可防止其偏移原设置位置。第二黏着层218包含但不限制导电材料或非导电材料。 
应注意的是，注射封胶系统200的部分结构，例如基板、半导体装置及第一黏着层，非为本发明的主要技术特征，且为传统封装结构的通常使 用。举例而言，基板可选自以下群组，但不限定为：玻璃、陶瓷、金属及合金，以及半导体装置包含但不限定为已封装的半导体装置。 
本发明亦提供一种芯片封装的注射封胶方法。图6A至图6G显示本发明的一种芯片封装的注射封胶方法的流程图。以下叙述将清楚说明，本发明可简化封装制备工艺，因而减少封装成本。 
首先，如图6A所示，准备一基板202，其用于放置至少一预备封胶的半导体装置204。根据上述，基板202选自以下组合，但不限定为：玻璃、陶瓷、金属及合金。而半导体装置包含但不限定为已封装的半导体装置。接着，将预备封胶的半导体装置204利用第一黏着层206设置于基板202。第一黏着层206可设置于整面基板202，或可仅设置于预备封胶的半导体装置204的放置位置。 
另一实施例中，于第一步骤之后，进一步包含设置第二黏着层218于预备封胶的半导体装置204上，如图5所示。第二黏着层218是用于固定内覆盖层208，以防止注射填充材料214时，内覆盖层208受到较高的内压力而移动其位置。第二黏着层218包含但不限于导电材料或非导电材料。接着，将内覆盖层208放置于基板202上，所述内覆盖层208具有至少一第一注射通孔2085、凹陷部2081及流通道2082，用以覆盖预备封胶的半导体装置204。凹陷部2081及流通道2082是以一顶板2083及复数个支脚2084所定义，所述复数个支脚2084设置于顶板2083的底面。如图6B所示，每一对支脚2084形成一凹陷部2081，且每二对支脚2084之间形成一流通道2082。每一对支脚2084的二支脚分别设置于各预备封胶的半导体装置204的两侧。除此之外，内覆盖层208为封装结构的一部分，其可增加封装结构的结构应力，使封装结构更为稳固。内覆盖层208包含但不限于导电材料、FR4、FR5、金属或合金。 
然后，将封胶模具210放置于内覆盖层208上，所述封胶模具210具有至少一第二注射通孔2101。第二注射通孔2101与内覆盖层208的第一注射通孔2085对齐，用以注射填充材料214进入内覆盖层208的凹陷部2081及流通孔2082。同样地，底层212同时设置于基板202的下方，如图6C所示。 
于注射封胶系统200的各组件放置完成后，将填充材料214通过第一 及第二注射通孔2085、2101，注射入内覆盖层208的凹陷部2081及流通道2082。亦即，填充材料214将会被注射于内覆盖层208与基板202之间，如图6D所示。 
某些填充材料214应以加热成型，例如热塑性材料。在一实施例中，底层212包含一加热器(未图示)，例如加热槽，用以加热底层212及使填充材料214成型。因此，一些实施例中，下一步骤为加热底层212以使填充材料214成型。 
最后，当注射步骤完成后，将封胶模具210、底层212、基板202及第一黏着层206移除，如图6E所示。移除方法可使用目前任何移除技术，例如溶液移除法、加热移除法或紫外线移除法。 
在另一实施例中，本方法的步骤还包含设置一O环216于封胶模具210及内覆盖层208之间，以防止填充材料214溢出，如图6C所示。O环216与第二注射通孔2101及第一注射通孔2085对齐，三者的内径互相对应。 
在另一实施例中，O环216包含一圆管2161，O环216是环绕于该圆管2161，且圆管2161插入于封胶模具210的第二注射通孔2101。举例而言，O环216的圆管2161的内径较小于第二注射通孔2101的内径，且圆管2161可插入并固定于第二注射通孔2101内。此实施例中，注射填充材料注射入凹陷部2081及流通道2082时，包覆圆管2161的注射工具2162可与圆管2161互相作动，以调整凹陷部2081及流通道2082的内部压力。因而，由注射封胶系统200及前述方法，半导体装置204或芯片内嵌于基板202。于上述程序完成之后，可继续进行半导体制备工艺的接续步骤，其中包括：形成至少一介电层218于半导体装置204、填充材料214及内覆盖层208上；以及沿着流通道2082切割晶粒，如图6F及图6G所示。另外，后续步骤可以为，利用蚀刻或研磨程序，移除部份内覆盖层208，使暴露填充材料214。 
一实施例亦提供一注射封装的半导体封装结构200，其以前述方法形成，如图6E所示。所述半导体封装结构200包含至少一半导体装置204、一内覆盖层208及一填充材料214。所述半导体装置204是利用第一黏着层206设置于基板202上。所述内覆盖层208设置于基板上202，其具有 至少一凹陷部2081及流通道2082。所述填充材料214填充于内覆盖层208的凹陷部2081及流通道2082，且半导体装置204内嵌于填充材料214中。此外，结构200还包含至少一介电层218，其形成于半导体装置204、填充材料214及内覆盖层208之上，如图6F所示。 
此外，若程序继续进行下一步骤，即利用蚀刻或研磨程序，移除部份内覆盖层208，使填充材料214暴露，则半导体封装结构包含至少一半导体装置204、复数个支脚2084及填充材料214。所述支脚2084设置于各半导体装置204的周围。填充材料214填充于该支脚2084及半导体装置204之间，且半导体装置204内嵌于填充材料214。 
上述叙述为本发明的较佳实施例。本领域技术人员应得以领会其是用以说明本发明而非用以限定本发明的权利范围。其权利保护范围当视申请的权利要求范围及其等同领域而定。本领域技术人员在不脱离本发明精神或范围内，所作的更动或润饰，均属于本发明所揭示精神下所完成的等效改变或设计，且应包含在申请的权利要求范围内。 

Claims (35)

1.一种用于半导体封装的注射封装系统，其包含：
一基板，其用于放置至少一预备封装的半导体装置；
一内覆盖层，其具有至少一第一注射通孔、凹陷部及流通道，该内覆盖层设置于该基板之上，用以覆盖该预备封装的半导体装置；
一封胶模具，其具有至少一第二注射通孔，该第二注射通孔与该内覆盖层的该第一注射通孔对齐；以及
一底层，其设置于该基板的下方；
其中于注射程序时，一填充材料填充于该内覆盖层的该凹陷部及流通道内。
2.根据权利要求1所述的注射封装系统，其中，包含一O环，其设置于该封胶模具及该内覆盖层之间。
3.根据权利要求2所述的注射封装系统，其中，该O环包含一圆管，该O环是环绕于该圆管。
4.根据权利要求1所述的注射封装系统，其中，该封胶模具包含一检查窗口，用以确认该填充材料的状况。
5.根据权利要求1所述的注射封装系统，其中，该底层包含一加热器。
6.根据权利要求1所述的注射封装系统，其中，包含一第一黏着层，其形成于该基板上，用以固定该预备封装的半导体装置。
7.根据权利要求6所述的注射封装系统，其中，该第一黏着层可图案化。
8.根据权利要求1所述的注射封装系统，其中，包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。
9.根据权利要求1所述的注射封装系统，其中，该内覆盖层的该凹陷部及该流通道是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。
10.根据权利要求9所述的注射封装系统，其中，每一对支脚的二支脚分别设置于该预备封胶的半导体装置的两侧。
11.根据权利要求9所述的注射封装系统，其中，该第一注射通孔设置于该顶板。
12.一种半导体封装的注射封胶方法，其步骤包含：
(a)提供一基板，该基板用以放置至少一预备封胶的半导体装置；
(b)将该预备封胶的半导体装置以一第一黏着层设置于该基板之上；
(c)将一内覆盖层放置于该基板之上，该内覆盖层具有至少一注射通孔、一凹陷部及一流通道，用以覆盖该预备封胶的半导体装置；
(d)将一具有第二注射通孔的封胶模具放置于该内覆盖层上，同时将一底层放置于该基板下，其中该第二注射通孔与该内覆盖层的该第一注射通孔对齐；
(e)将该填充材料注射入该内覆盖层的该凹陷部与该流通道；以及(f)移除该封胶模具、该底层、该基板及该第一黏着层。
13.根据权利要求12所述的注射封胶方法，其中，该步骤包含：放置一O环于该封胶模具及该内覆盖层之间，且该O环与该第二注射通孔对齐。
14.根据权利要求12所述的注射封胶方法，其中，该O环包含一圆管，该O环是环绕于该圆管。
15.根据权利要求14所述的注射封胶方法，其中，该步骤包含：放置一第二黏着层于该预备封胶的半导体装置上，用以固定该内覆盖层。
16.根据权利要求12所述的注射封胶方法，其中，该第一黏着层可图案化。
17.根据权利要求12所述的注射封胶方法，其中，该底层包含一加热器。
18.根据权利要求17所述的注射封胶方法，其中，该步骤包含：利用该加热器加热该封胶模具，以使该填充材料成型。
19.根据权利要求12所述的注射封胶方法，其中，该移除该封胶模具、该底层、该基板及该第一黏着层的方法包含溶液移除法、加热移除法或紫外线移除法。
20.根据权利要求12所述的注射封胶方法，其中，该步骤包含：形成至少一介电层于该半导体装置、该填充材料及该内覆盖层之上。
21.根据权利要求12所述的注射封胶方法，其中，该步骤包含：利用蚀刻或研磨程序，移除部份该内覆盖层，以使该填充材料暴露。
22.根据权利要求12所述的注射封胶方法，其中，该封胶模具包含一检查窗口，用以确认该填充材料的状况。
23.根据权利要求12所述的注射封胶方法，其中，该内覆盖层的该凹陷部及该流通道是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。
24.根据权利要求23所述的注射封胶方法，其中，每一对支脚的二支脚分别设置于该预备封胶的半导体装置的两侧。
25.一种权利要求12的注射封胶方法形成的半导体封装结构，其半导体封装结构包含：
至少一半导体装置，以一第一黏着层设置于一基板；
一内覆盖层，其具有至少一凹陷部及一流通道，该内覆盖层设置于该基板之上方；以及
一填充材料，其填充于该凹陷部及该流通道，该半导体装置是内嵌于该填充材料中。
26.根据权利要求25所述的半导体封装结构，其中，该第一黏着层可图案化。
27.根据权利要求25所述的半导体封装结构，其中，包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。
28.根据权利要求25所述的半导体封装结构，其中，该填充材料为热塑性材料。
29.根据权利要求25所述的半导体封装结构，其中，包含至少一介电层，其设置于该半导体装置、该填充材料及该内覆盖层之上。
30.根据权利要求25所述的半导体封装结构，其中，该内覆盖层的该凹陷部是以一顶板及复数个支脚定义，该复数个支脚设置于该顶板的底面。
31.根据权利要求30所述的半导体封闭结构，其中，每一对支脚的二支脚分别设置于该半导体装置的两侧。
32.一种权利要求21的注射封胶方法形成的半导体封装结构，其半导体封装结构包含：
至少一半导体装置，以一第一黏着层设置于一基板；
复数个支脚，其设置于该半导体装置的周围；以及
一填充材料，其填充于该些支脚及该半导体装置之间，其中该半导体装置内嵌于该填充材料中。
33.根据权利要求32所述的半导体封装结构，其中，包含一第二黏着层，其形成于该预备封装的半导体装置上，用以固定该内覆盖层。
34.根据权利要求32所述的半导体封装结构，其中，该填充材料为热塑性材料。
35.根据权利要求32所述的半导体封装结构，其中，包含至少一介电层，其设置于该半导体装置、该填充材料及该内覆盖层之上。
CN201110253578.4A 2011-01-20 2011-08-24 注射封胶系统及其方法 Expired - Fee Related CN102610533B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/010,192 US8293572B2 (en) 2011-01-20 2011-01-20 Injection molding system and method of chip package
US13/010,192 2011-01-20

Publications (2)

Publication Number Publication Date
CN102610533A true CN102610533A (zh) 2012-07-25
CN102610533B CN102610533B (zh) 2014-08-27

Family

ID=46527821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110253578.4A Expired - Fee Related CN102610533B (zh) 2011-01-20 2011-08-24 注射封胶系统及其方法

Country Status (3)

Country Link
US (1) US8293572B2 (zh)
CN (1) CN102610533B (zh)
TW (1) TWI414028B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910723A (zh) * 2015-07-29 2017-06-30 三星半导体(中国)研究开发有限公司 半导体封装件和制造该半导体封装件的方法
CN107006132A (zh) * 2015-02-10 2017-08-01 大陆泰密克微电子有限责任公司 机电部件以及用于生产机电部件的方法
CN112385024A (zh) * 2018-10-11 2021-02-19 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977369B1 (fr) * 2011-06-30 2013-06-28 Commissariat Energie Atomique Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
CN106449546B (zh) * 2016-09-26 2019-12-20 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
US20180090524A1 (en) * 2016-09-26 2018-03-29 China Water Level CSP Co., Ltd. Image sensor package and method of packaging the same
CN106626233A (zh) * 2017-01-18 2017-05-10 合海橡塑装备制造有限公司 一种注塑机自动装填镶件执行器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283548A (ja) * 1996-04-16 1997-10-31 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法
US20010021542A1 (en) * 1999-06-29 2001-09-13 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
CN1474441A (zh) * 2002-08-06 2004-02-11 华泰电子股份有限公司 倒装片组装的底层填充封胶处理及其装置
CN101783362A (zh) * 2010-01-22 2010-07-21 友达光电股份有限公司 上盖结构及发光元件的封装结构及发光元件的封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US7862318B2 (en) * 2002-10-08 2011-01-04 Graphic Packaging International, Inc. Container having a rim or other feature encapsulated by or formed from injection-molded material
US7214562B2 (en) * 2004-02-25 2007-05-08 Carsem (M) Sdn. Bhd. Method for encapsulating lead frame packages
DE102004036909B4 (de) * 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
SI2269799T1 (sl) * 2009-07-01 2016-10-28 Lonstroff Ag Naprava za izdelavo končnih proizvodov v obliki čepov z injekcijskim litjem

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283548A (ja) * 1996-04-16 1997-10-31 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法
US20010021542A1 (en) * 1999-06-29 2001-09-13 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
CN1474441A (zh) * 2002-08-06 2004-02-11 华泰电子股份有限公司 倒装片组装的底层填充封胶处理及其装置
CN101783362A (zh) * 2010-01-22 2010-07-21 友达光电股份有限公司 上盖结构及发光元件的封装结构及发光元件的封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107006132A (zh) * 2015-02-10 2017-08-01 大陆泰密克微电子有限责任公司 机电部件以及用于生产机电部件的方法
CN106910723A (zh) * 2015-07-29 2017-06-30 三星半导体(中国)研究开发有限公司 半导体封装件和制造该半导体封装件的方法
CN112385024A (zh) * 2018-10-11 2021-02-19 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
US11710646B2 (en) 2018-10-11 2023-07-25 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method and fan-out packaging plate
CN112385024B (zh) * 2018-10-11 2023-11-10 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板

Also Published As

Publication number Publication date
TW201232676A (en) 2012-08-01
US8293572B2 (en) 2012-10-23
TWI414028B (zh) 2013-11-01
CN102610533B (zh) 2014-08-27
US20120187582A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102610533B (zh) 注射封胶系统及其方法
CN101132044B (zh) 半导体发光器件封装方法以及模制的半导体发光器件条
JP5063398B2 (ja) フロントコンタクトを有するパッケージ化された半導体発光デバイスを圧縮成形により形成する方法
CN101266934B (zh) 制造多个半导体器件的方法和设备
CN106298695B (zh) 封装模组、封装模组堆叠结构及其制作方法
CN103681543A (zh) 倒装芯片封装的矩阵盖散热器
CN102479767A (zh) 具有电磁屏蔽的半导体器件封装
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN103943764A (zh) 模压一体化封装led光源的成型模具及成型方法
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
CN102738351B (zh) 发光二极管封装结构及其制造方法
CN104658987A (zh) 半导体器件及其制造方法
US8409885B2 (en) Method for packaging light emitting diode
CN108878300A (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN103915555B (zh) 发光二极管封装结构的制造方法
CN208848898U (zh) 半导体封装体
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
CN106373896A (zh) 芯片封装制程及芯片封装体
CN108321092A (zh) 电路部件的制造方法和电路部件
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
US7358598B2 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
TW201824404A (zh) 一種無基板半導體封裝製造方法
US20020079438A1 (en) Image sensor package and substrate thereof
KR101380385B1 (ko) 일괄 봉지 기술을 이용하는 ｌｅｄ 패키지 제조방법
JP5879866B2 (ja) 中空封止構造の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140827

CF01 Termination of patent right due to non-payment of annual fee