CN105144358A - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN105144358A
CN105144358A CN201480023152.1A CN201480023152A CN105144358A CN 105144358 A CN105144358 A CN 105144358A CN 201480023152 A CN201480023152 A CN 201480023152A CN 105144358 A CN105144358 A CN 105144358A
Authority
CN
China
Prior art keywords
mentioned
resin
protective cover
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480023152.1A
Other languages
English (en)
Other versions
CN105144358B (zh
Inventor
戎井崇裕
古市昌子
井上修二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Publication of CN105144358A publication Critical patent/CN105144358A/zh
Application granted granted Critical
Publication of CN105144358B publication Critical patent/CN105144358B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置的制造方法具备：在成为各个基板的一片原基板的上表面将多个半导体芯片载置且固定于规定的位置的固定工序；通过线缆连接多个半导体芯片的电极和原基板的电极的连接工序；在原基板的上表面且在多个半导体芯片之间浇注树脂而对各半导体芯片的侧方整周进行树脂密封的密封工序；以横跨多个半导体芯片的方式将成为各个保护罩的一片原保护罩粘接于树脂的表面的粘接工序；以及将经由树脂而在原基板粘接有原保护罩的半导体装置集合体切断为各个半导体装置的切断工序。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及半导体装置的制造方法以及半导体装置。
背景技术
在将半导体元件密封于陶瓷等材料中而成为中空构造的电子封装部件的制造方法中，公知有如下方法：制成具有多个凹部的基板，在凹部容纳半导体元件，并遍及基板整个面由板状的密封部件密封，之后在凹部的中间部进行切断，由此制造各个半导体装置(例如参照专利文献1)。
并且，也公知有如下方法：将半导体元件载置于平板状的基板，由形成有凹部的盖部件进行密封，由此制造具有中空构造的半导体装置(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开平11-307664
专利文献2：日本特开平4-148553
发明内容
发明所要解决的课题
如以往技术那样，若在半导体装置的基板、盖部件形成凹部，则与平板状的基板相比成本变高。并且，需要用于粘贴密封用的盖部件的堤部，从而半导体装置变得大型。
用于解决课题的方案
根据本发明的第一方案，是一种半导体装置的制造方法，该半导体装置具有基板、载置于基板上且具有功能元件的半导体芯片、对半导体芯片的周围进行密封的树脂、以及粘接于树脂的上表面的平板状的保护罩，上述半导体装置的制造方法具备：在成为各个基板的一片原基板的上表面将多个半导体芯片载置且固定于规定的位置的固定工序；通过线缆连接多个半导体芯片的电极和原基板的电极的连接工序；在原基板的上表面且在多个半导体芯片之间浇注树脂而对各半导体芯片的侧方整周进行树脂密封的密封工序；以横跨多个半导体芯片的方式将成为各个保护罩的一片原保护罩粘接于树脂的表面的粘接工序；以及将经由树脂而在原基板粘接有原保护罩的半导体装置集合体切断为各个半导体装置的切断工序，粘接工序中，以在各半导体芯片的上表面与原保护罩的内表面之间形成线缆局部露出的空间的方式，在对各半导体芯片的侧方整周进行密封的树脂的上表面粘接原保护罩。
根据本发明的第二方案，在第一方案的半导体装置的制造方法中，优选为，密封工序中，将树脂浇注成在各半导体芯片的周围比线缆的最高高度位置高，粘接工序包括在未固化状态或者半固化状态的树脂的上表面按压原保护罩的按压工序，原保护罩的厚度和树脂固化后的树脂的厚度的和比从原基板的上表面至线缆的最高高度位置的尺寸大。
根据本发明的第三方案，在第一方案的半导体装置的制造方法中，优选为，密封工序中，将树脂浇注成在各半导体芯片的周围比线缆的最高高度位置高，制造方法还包括：对树脂进行固化的固化工序；以及在固化了的树脂的表面涂覆粘接剂的涂敷工序，粘接工序中，通过粘接剂在固化了的树脂的表面粘接原保护罩。
根据本发明的第四方案，在第一方案的半导体装置的制造方法中，优选为，密封工序中，将树脂浇注成在各半导体芯片的周围比线缆的最高高度位置高，制造方法的粘接工序包括：在支承薄板涂覆成为各个保护罩的树脂层的涂敷工序；在未固化状态或者半固化状态的树脂的上表面以夹着树脂层的方式按压支承薄板的按压工序；在树脂层和树脂固化后，剥离支承薄板且在树脂的上表面粘接成为各个保护罩的树脂层的剥离/形成工序，剥离/形成工序后的树脂层的厚度和树脂的厚度的和比从原基板的上表面至线缆的最高高度位置的尺寸大。
根据本发明的第五方案，在第一方案的半导体装置的制造方法中，优选为，密封工序中，在各半导体芯片的周围将树脂浇注至半导体芯片的实际的上表面的高度位置，原保护罩具有围绕与原基板的电极连接的线缆的大小的开口部，原保护罩的厚度和树脂的厚度的和形成为比从原基板的上表面至线缆的最高高度位置的尺寸大，在树脂未固化或者半固化了的状态下，将原保护罩按压并粘接于树脂。
根据本发明的第六方案，在第一方案的半导体装置的制造方法中，优选为，密封工序中，在半导体芯片的周围将树脂浇注至半导体芯片的实际的上表面的高度位置，原保护罩具有围绕与原基板的电极连接的线缆的大小的开口部，原保护罩的厚度和树脂的厚度的和形成为比从原基板的上表面至线缆的最高高度位置的尺寸大，在固化了的树脂通过粘接材料粘接原保护罩。
根据本发明的第七方案，半导体装置具备：基板；半导体芯片，其具有功能元件，且载置于基板上并通过线缆连接有功能元件的电极和基板的电极；树脂，其在半导体芯片的周围设置到比线缆的最高高度位置高的位置并进行密封；以及平板状的保护罩，其粘接于树脂的表面，保护罩以在半导体芯片的上表面与保护罩的内表面之间形成线缆局部露出的空间的方式，粘接于对半导体芯片的侧方整周进行密封的树脂的上表面。
发明的效果如下。
根据本发明，能够不使用在半导体装置设有凹部的基板、盖部件，而制成具有中空构造的半导体装置。并且，也不需要用于粘贴盖部件的堤部，从而能够实现半导体装置的小型化。
附图说明
图1是表示本发明的半导体装置的实施方式1的分解立体图。
图2是图1的II-II线剖视图。
图3(a)～图3(d)是说明图1的半导体装置的制造方法的实施方式1的图。
图4是表示本发明的半导体装置的实施方式2的相当于图1的II-II线剖面的剖视图。
图5(a)～图5(b)是说明图4的半导体装置的制造方法的实施方式2的图。
图6(a)～图6(c)是说明图1的半导体装置的制造方法的实施方式3的图。
图7是表示本发明的半导体装置的实施方式4的分解立体图。
图8是图7的VIII-VIII线剖视图。
图9(a)～图9(c)是说明图7的半导体装置的制造方法的实施方式4的图。
图10是表示本发明的半导体装置的实施方式5的相当于图7的VIII-VIII线剖面的剖视图。
图11是表示本发明的半导体装置的实施方式6的相当于图7的VIII-VIII线剖面的剖视图。
图12是说明图11的半导体装置的制造方法的实施方式6的图。
图13是表示本发明的半导体装置的实施方式7的相当于图7的VIII-VIII线剖面的剖视图。
图14是说明其它的半导体装置的制造方法的实施方式8的图。
图15(a)是表示本发明的半导体装置的实施方式9的相当于图7的VIII-VIII线剖面的剖视图，图15(b)是表示本发明的半导体装置的实施方式10的相当于图7的VIII-VIII线剖面的剖视图。
图16表示本发明的半导体装置的实施方式11的相当于图7的VIII-VIII线剖面的剖视图。
具体实施方式
参照图1～16，对本发明的半导体装置以及其制造方法的实施方式进行说明。
(实施方式1)
图1是表示本发明的半导体装置的实施方式1的分解立体图，图2是图1的II-II线剖视图。
实施方式1的半导体装置10具备安装于基板2的上表面的半导体芯片1、对基板2上的半导体芯片1的周围进行密封的树脂4、以及对密封了的树脂4的表面进行覆盖的保护罩5，密封树脂4具有开口4A。此外，从图2～图3可知，开口4A的边缘部实际上是平缓的边缘部。
半导体芯片1例如使用加速度传感器、陀螺仪传感器等需要封闭的部件。并且，罩5是由树脂制成的较薄的板状的平板。另外，以在半导体芯片1的上表面与保护罩5的内表面之间形成线缆3局部露出的空间SP的方式，在密封半导体芯片1的侧方整周的树脂4的上表面粘接有保护罩5。
图3(a)～图3(d)是说明图1所示的实施方式1的半导体装置10的制造方法的图。
(准备工序)
准备多个半导体芯片1、一片较大的原基板2A、以及不透明的树脂制的一片较大的保护罩(原保护罩)5A。原基板2A是绝缘基板，在上表面形成有电极图案、布线图案。原基板2A使用玻璃环氧树脂、陶瓷、引线框等而制成，通过如后述那样裁断原基板2A来制成各基板2。
(固定工序)
将多个半导体芯片1配置并固定、即安装于原基板2A的上表面的规定位置，通过接合线3将其上表面的电极焊盘与原基板2A上的电极焊盘连接(图3(a))。由符号10A表示图3(a)的中间产品。
(浇注工序)
在图3(a)的中间产品10A的多个半导体芯片1之间，浇注具有流动性的热固化性树脂4。热固化性树脂4浇注至半导体芯片1的高度以上以及接合线3的高度以上。被浇注后的树脂4因其表面张力和粘性而从半导体芯片1的侧面的最上端斜向立起，剖面呈大致梯形的形状(参照图3(b))。热固化性树脂4例如如环氧树脂那样是具有遮光性的不透明的树脂。
(半固化工序)
以其固化开始温度以上将浇注后的热固化性树脂4加热规定的时间并使之为半固化状态。若树脂4的固化温度是150℃，则以100℃左右的加热温度将树脂4加热规定时间并使之半固化。在图3(b)、图3(c)中由符号10B表示该中间产品。此外，半固化状态是指，在后述的粘接工序中在将保护罩5A按压于树脂4后具有粘着性以及变形性，但能够抑制流动性的程度的树脂4的固化状态。
(粘接工序)
图3(b)、图3(c)的中间产品10B的树脂4是半固化状态，其表面具有粘着性。从该树脂4的上表面按压树脂制的一片保护罩5A(图3(c))。罩5A的按压力被设定为半导体装置1成为规定的高度尺寸。此外，按压力依存于半固化状态下的树脂的粘度，从而用于成为半固化的加热温度、加热时间、即用于得到规定的粘度的加热温度、加热时间根据使用的树脂而适当地决定即可。
(固化工序)
在对保护罩5A赋予了规定的按压力的状态或者未赋予压力的状态下使树脂4固化。例如，以150℃以上的温度进行规定时间的再加热。在粘接有保护罩5A的状态下使树脂4完全固化，之后将在一片原基板2A上矩阵状地配置的多个半导体装置10裁断而切片(图3(d))，从而得到图1所示的半导体装置10。
此外，图3(a)～图3(d)中，在原基板2A上安装有三个半导体芯片1，但实际上，几十～千个左右的半导体芯片1矩阵状地载置于原基板2A。因此，图3(a)～图3(d)中，举例表示原基板2A以及载置于该原基板2A的半导体芯片1、薄板树脂制保护罩5A的一部分。并且，以下说明的各实施方式的附图中也相同。
实施方式1的半导体装置10具有：基板2；载置于基板2上的加速度传感器、陀螺仪传感器等的半导体芯片1；对半导体芯片1的周围进行密封的树脂4；以及粘接于树脂4的表面的平板状的保护罩5。该半导体装置10的制造方法具备：在原基板2A的上表面且在规定的位置载置并固定多个半导体芯片1的固定工序；用线缆3连接多个半导体芯片1的电极和原基板2A的电极的连接工序；在原基板2A的上表面、且在多个半导体芯片1之间浇注树脂4而对半导体芯片1的侧方整周进行树脂密封的密封工序；以横跨多个半导体芯片1的方式将一片保护罩5A粘接于树脂4的上表面的粘接工序；以及将经由树脂4在原基板2A粘接有一片保护罩5A的半导体装置集合体切断为各个半导体装置10的切断工序。而且，以在半导体芯片1的上表面与保护罩5A的内表面之间形成线缆3局部露出的空间SP的方式，在对半导体芯片1的侧方整周进行密封的树脂4的上表面粘接保护罩5。
粘接工序包括向半固化状态的树脂4的上表面按压保护罩5A的按压工序，保护罩5A的厚度和树脂4固化后的树脂4的厚度的和被设定为比从原基板2A的上表面至线缆3的最高高度位置的尺寸大。
根据以上说明的实施方式1的半导体装置的制造方法以及半导体装置，能够起到以下那样的作用效果。
(1)能够不制成设有凹部的基板或者盖部件，而能够制成具有中空构造的半导体装置，从而能够使成本降低。
(2)不需要在设有凹部的基板或者盖部件形成的堤部，从而能够使半导体装置进一步小型化。
上述的实施方式1的半导体装置也能够如下地变形而实施。
(1)半导体装置10通过对半导体芯片使用光学元件，并且使用透明的树脂、玻璃来制成保护罩5，也能够制成光半导体装置。
(2)上述的实施方式1中，在树脂4半固化的状态下按压保护罩5A，但在树脂4最初具有适度的粘性的情况下，也可以在树脂4未半固化的状态、即浇注树脂4后粘接罩5A。半固化状态下的树脂4的硬度以及粘着性根据从其未固化状态开始的加热温度、加热时间、另外根据使用的树脂而不同。根据树脂4的硬度，并且以因罩5A的按压而该罩5A与接合线3接触而不会使之变形或损伤的方式，或者被按压后的未固化的树脂4不会在半导体芯片1上移动的方式，适当地设定粘接时的罩5A的按压力。
(3)树脂4的固化进行，即使在其表面的粘着性降低的情况下，若未完全固化，则通过在按压保护罩5A时进一步加热，能够表面软化而显现粘接性。由于树脂表面的粘接性依存于使用的树脂的特性和固化状态，所以对照树脂和其固化状态地来设定保护罩5A的粘贴时的按压力和温度。
此外，如上所述地利用半固化状态下的树脂4的粘着性来粘接罩5A，但除此以外，作为使树脂4半固化的效果，如以下说明。
若使树脂4半固化，则其形状某程度地稳定，从而操作容易。
并且，存在从树脂4释放含有有机成分的气体的情况，但若为了半固化而将树脂4某程度地加热，则促进该气体释放。在利用该加热充分释放气体后对罩5A进行粘接，由此利用从树脂4释放的气体，在被密封了的上述的中空部(空间SP)滞留气体而压力上升，从而能够防止罩破损。
并且，释放气体含有有机成分，若该有机成分在安装于半导体芯片1的传感器附着，则根据传感器不同而存在对特性产生影响的情况，但在树脂4半固化的状态下，在充分释放气体后，粘接罩5A，由此能够防止相对于传感器的释放气体的影响。
此外，在根据树脂不同而释放气体较少的情况、如后述的实施方式4～11那样保护罩5具备开口部的情况下，上述那样的来自树脂的释放气体不会成为问题。
(实施方式2)
图4是实施方式2的半导体装置100的剖视图。图4是相当于图1的II-II线剖面的图。实施方式1中，向半固化状态的树脂4的表面按压保护罩5A并使树脂4固化而将保护罩5A粘接于树脂4的表面，但在实施方式2中，在树脂4完全固化的状态下，保护罩5A通过粘接剂6而粘接于树脂4的表面。粘接剂6可以是环氧类的粘接剂，但若能够粘接树脂4和薄板树脂制保护罩5A，则没有特别限定。
图5(a)、图5(b)表示本发明的半导体装置的制造方法的实施方式2。
图5(a)表示使图3(c)的中间产品10B的半固化状态的树脂4固化后的中间产品10D。在中间产品10D的树脂4的表面涂覆粘接剂6，将保护罩5A粘接于树脂4的表面(图5(a))。在粘接剂6完全固化、而保护罩5A粘接于树脂4后，将在一片原基板2A上矩阵状地设置的多个半导体装置10裁断而切片(图5(b))，从而得到图4所示的半导体装置10。
在实施方式2的半导体装置的制造方法中，密封工序中，将树脂4浇注成在半导体芯片1的周围比线缆3的最高高度位置高。而且，制造方法还包括使树脂4固化的固化工序、和在固化的树脂4的表面涂覆粘接剂6的涂敷工序，粘接工序中，通过粘接剂6而在固化的树脂4的表面粘接保护罩5。
实施方式2中也能够起到与实施方式1相同的作用效果。
(实施方式3)
图6(a)～图6(c)表示本发明的半导体装置的制造方法的实施方式3。图1以及图2表示通过实施方式3的制造方法而制成的半导体装置10。
图6(a)中表示树脂4是半固化状态的图3(c)所示的中间产品10B。在具有挠性的金属等较薄的支承板8上涂覆热固化性树脂而形成树脂层7A。在该树脂层7A是半固化的状态下，如图6(a)、图6(b)所示，使树脂层7A为下侧，而从中间产品10B的树脂4的上方通过树脂层7A粘贴支承薄板8。
在粘接树脂层7A而完全固化后，剥离而除去支承薄板8(图6(c))。由此，得到与图3(d)相同的中间产品10C。裁断该中间产品10C而制成图1以及图2所示的各个半导体设备10。
此外，支承薄板8使用其表面的凹凸为10μm以下程度的部件。这基于如下理由。即，这是由于，支承薄板8的表面越平坦，树脂层7A的脱模性越好。
在实施方式3的半导体装置的制造方法中，密封工序中，将树脂4浇注成在半导体芯片1的周围比线缆3的最高高度位置高。而且，制造方法还包括：在支承薄板8涂覆成为保护罩5的树脂层7A的涂敷工序；在半固化状态的树脂4的上表面以夹着树脂层7A的方式按压支承薄板8的按压工序；以及在树脂层7A和树脂4固化后，剥离支承薄板8从而在树脂4的上表面形成由树脂层7A构成的保护罩的剥离/形成工序。剥离/形成工序后的保护罩的厚度和树脂4的厚度的和被设定为比从原基板2A的上表面至线缆3的最高高度位置的尺寸大。之后，切片为各个半导体装置。
实施方式3中也能够起到与实施方式1相同的作用效果。并且，根据实施方式3的制造方法，由于树脂4和树脂层7A均以半固化状态粘接，所以树脂4与树脂层7A之间的界面成为比较均匀的层。树脂4与树脂层7A之间的界面成为比较均匀的层的优点在于如下方面：由于成为相同材料所以接合变得稳固，与利用不同的材料进行的接合比较耐湿性较高。
(实施方式3的变形例1)
实施方式3中，在树脂4是半固化状态下将半固化的树脂层7A粘接于树脂4的表面，但也可以在树脂4固化的状态下粘贴半固化的树脂层7A。
(实施方式3的变形例2)
并且，实施方式3中，在使树脂层7A半固化了的状态下将其按压并粘接于中间产品10B的树脂4。但是，若因树脂层7A的粘度等而使按压力充分弱，则也能够使该树脂层7A保持未固化的状态粘接于树脂4。另外，如实施方式1中已说明那样，即使在树脂4是未固化状态也能够进行粘接。
若树脂层7A未固化，则即使树脂层7A因按压而与接合线3接触，树脂层7A变形，接合线3也不会变形。
(实施方式4)
图7是实施方式4的半导体装置20的外观图，图8是图7的VIII-VIII线剖视图。半导体装置20具备安装于基板2的上表面的半导体芯片1、对半导体芯片1进行密封的树脂4、以及对密封了的树脂4的表面进行覆盖的罩50。半导体芯片1例如是光电二极管(PD)、发光二极管(LED)等光学元件的芯片，密封树脂4具有开口4A。并且，罩50是由树脂制成的较薄的板状的平板，具有比半导体芯片1的俯视形状大的开口部51。
图9(a)～(c)表示本发明的半导体装置的制造方法的实施方式4。
上述的实施方式1～3中，使用了整面覆盖半导体芯片1的上侧那样的薄板树脂制保护罩5。实施方式4的半导体装置20使用具备开口部51和框部52的保护罩50，来代替保护罩5。实施方式4的半导体装置20未由保护罩50堵住半导体芯片1的开口部。
实施方式4中，在相邻的两个半导体芯片1之间将树脂9浇注成与半导体芯片1的高度相同程度。与上述的实施方式1相同，该树脂9使用热固化性的树脂、例如环氧树脂，将浇注后的树脂9以超过其开始固化的温度加热规定的时间而使之成为半固化的状态，从而得到图9(a)的中间产品20A。
接下来，将具备比半导体芯片1大的开口部51的薄板树脂制的一片保护罩50A从树脂9的上方按压(图9(b))。之后，加热而使树脂9完全固化(图9(c))。此时的加热条件与实施方式1～3的情况相同。此外，保护罩50A的厚度为框部52的上表面比接合线3的最高高度位置高。并且，为了不与接合线3接触，开口部51充分大。
图9(c)表示在粘接有薄板树脂制保护罩50A的状态下树脂9完全固化了的中间产品20B。沿裁断线切断中间产品20B而进行切片，从而得到图7以及图8所示的半导体装置20。具有这样的构造的半导体装置20能够以不与接合线3接触的方式安装于更大的PCB(PrintedCircuitBoard)等。
安装有这样的半导体装置20的PCB通常其整体由其它的罩密封，而保护这些半导体装置的半导体芯片。
此外，上述的实施方式4中，将树脂9浇注成与半导体芯片1的高度相同程度，但从图9(c)可知，若树脂9的高度和薄板树脂制罩50A的厚度、即框部52的厚度的和比从基板2的上表面至接合线3的最高高度位置的尺寸大，则能够以不与接合线3接触的方式安装各半导体装置。因此，树脂9的高度也可以不与半导体芯片1的高度相同。
在实施方式4的半导体装置的制造方法中，密封工序中，在半导体芯片1的周围将树脂9浇注至半导体芯片1的大致(实际上)上表面的高度位置。而且，一片保护罩50A具有围绕与原基板2A的多个电极连接的多个线缆的大小的开口部51，一片保护罩50的厚度和树脂9的厚度的和被设定为比从原基板2A的上表面至线缆3的最高高度位置尺寸大，在树脂9半固化了的状态下将一片保护罩50A按压并粘接于树脂9。之后，切片为各个半导体装置。
实施方式4中也能够起到与实施方式1相同的作用效果。
(实施方式5)
此外，如图10所示的半导体装置200那样，制成实施方式5中表示的薄板树脂制罩50的一片较大的保护罩50A(参照图9(b))也可以与实施方式2(参照图4)相同，通过在树脂9上涂覆粘接剂6而粘接于树脂9。此外，此时，由于薄板树脂制罩50固化，所以也可以不将粘接剂涂覆于树脂9上，而将其涂覆于薄板树脂制罩50侧，将该涂覆有粘接剂的一侧按压于树脂9。
在实施方式5的半导体装置的制造方法中，密封工序中，在半导体芯片1的周围将树脂9浇注至半导体芯片1的大致上表面的高度位置，保护罩50A具有围绕与原基板2A的电极连接的线缆3的大小的开口部51，保护罩50A的厚度和树脂9的厚度的和形成为比从原基板2A的上表面至线缆3的最高高度位置的尺寸大，并且在树脂9固化后，通过粘接剂6在树脂9粘接保护罩50A。
实施方式5中也能够起到与实施方式1相同的作用效果。
(实施方式6)
图11是实施方式6的半导体装置110的剖视图。图11是相当于图1的II-II线剖面的图。实施方式6中，在半导体芯片1上方通过保护罩500形成有空间SP1。在实施方式6的半导体装置110的罩500设有开口501。开口501例如是1mm以下的较小的开口。
这样的构造的半导体装置110适于半导体芯片1与外部空气接触那样的方式的使用。例如，存在用于气体检测、声学检测的功能元件设于半导体芯片1的情况。
此外，保护罩500的开口501的大小对照半导体装置的规格而适当地变更。
实施方式6中也能够起到与实施方式1相同的作用效果。
图12是说明实施方式6的半导体装置的制造方法的图。
如图12所示，将具备比图9(b)的保护罩50A的开口部51小的开口部501的树脂制薄板保护罩500A按压并粘接于图3(c)所示的中间产品10B的半固化状态的树脂4的表面。
实施方式6中也能够起到与实施方式1相同的作用效果。
(实施方式7)
图13是表示实施方式7的半导体装置120的剖视图，是相当于图7的VIII-VIII线剖面的图。具有开口部501的保护罩500通过粘接剂6而在固化了的树脂4的上表面粘接。
(实施方式8)
图14是说明实施方式8的半导体装置的制造方法的图。本实施方式中，在实施方式4的中间产品20B(参照图9(c))，粘接有具备比图9(b)的保护罩50的开口部51小的开口部501的保护罩500A。保护罩500A相对于框部52的粘接可以使用粘接剂。
或者，虽省略图示，但也可以在框部52另外浇注树脂，且在该树脂半固化或者未固化状态下按压并粘接保护罩500A。
(实施方式9、10)
图15(a)是表示实施方式9的半导体装置300的剖视图，是相当于图7的VIII-VIII线剖面的图。
图15(b)是表示实施方式10的半导体装置310的剖视图，是相当于图7的VIII-VIII线剖面的图。
这些半导体装置300、310中使用了罩550，该罩550覆盖接合线3的上部，并形成有敞开安装于半导体芯片1的元件的上部的程度的大小的开口部551。
图15(a)所示的实施方式9的半导体装置300中，在半固化状态的树脂4的表面按压并粘接树脂制的薄板保护罩550。
在图15(b)所示的实施方式10的半导体装置310中，在固化了的树脂4的上表面通过粘接剂6粘接有树脂制的薄板保护罩550。
(实施方式11)
图16是表示实施方式11的半导体装置320的剖视图，是相当于图7的VIII-VIII线剖面的图。半导体装置320在基板2的上表面搭载有两个功能不同的半导体芯片1a、1b。这些保护罩560分别设有在半导体芯片1a的功能元件的上方开口的开口部561a、和在半导体芯片1b的功能元件的上方开口的开口部561ba。
以上的说明是本发明的实施方式的例子，本发明不限定于这些实施方式、变形例。若是本领域技术人员，则能够不损害本发明的特征地组合这些实施方式、变形例，并且能够进行各种变形实施。
例如，实施方式1的封闭构造也能够用于搭载有光电二极管(PD)、发光二极管(LED)等光学元件的半导体芯片、EPROM等半导体芯片。在该情况下，当然罩5A使用由透明的树脂、玻璃板制成的平板。
并且，上述的实施方式1～11中，以树脂4为热固化性树脂进行了说明，但本发明不限定于此，作为树脂4也可以使用热固化性树脂以外的材料。例如，也能够将紫外线固化树脂作为树脂4来使用。
上述的实施方式1～11中对如下例子进行了说明：在以横跨多个半导体芯片1的方式将一片保护罩5A、50A或者500A粘接于树脂4的上表面的粘接工序后，进行将经由树脂4粘接有一片保护罩5A、50A或者500A的原基板2A切断为各个半导体装置的切断工序。但是，本发明的半导体装置的制造方法不限定于此。例如，也可以在将安装多个半导体芯片1而进行了树脂密封后的原基板2以与各个半导体装置对应的方式切断而切片后，在各个半导体装置中将树脂制的薄板保护罩5、50、500、550或者560粘接于树脂4。具体而言，在浇注树脂4而使之固化后，将原基板2以与各个半导体装置对应的方式切断而切片。之后，通过粘接剂6在树脂4的表面粘接保护罩5。
以下优先权基础申请的公开内容通过援引的方式录入本申请。
日本专利申请2013年第94349号(2013年4月26日申请)
符号的说明
1、1a、1b—半导体芯片，2—基板，2A—原基板，3—接合线，4—树脂，5、50、500、550、560—薄板树脂制罩，5A、50A、500A—一片大面积的保护罩，6—粘接剂，7A—树脂层，8—支承薄板，9—树脂，51、501、551、561a、561b—开口部，52—框部，10、20、100、110、120、200、300、310、320—半导体装置。

Claims (7)

1.一种半导体装置的制造方法，该半导体装置具有基板、载置于上述基板上且具有功能元件的半导体芯片、对上述半导体芯片的周围进行密封的树脂、以及粘接于上述树脂的上表面的平板状的保护罩，上述半导体装置的制造方法的特征在于，具备：
在成为各个上述基板的一片原基板的上表面将多个上述半导体芯片载置且固定于规定的位置的固定工序；
通过线缆连接上述多个半导体芯片的电极和上述原基板的电极的连接工序；
在上述原基板的上表面且在上述多个半导体芯片之间浇注上述树脂而对各半导体芯片的侧方整周进行树脂密封的密封工序；
以横跨上述多个半导体芯片的方式将成为各个上述保护罩的一片原保护罩粘接于上述树脂的表面的粘接工序；以及
将经由上述树脂而在上述原基板粘接有上述原保护罩的半导体装置集合体切断为各个上述半导体装置的切断工序，
上述粘接工序中，以在上述各半导体芯片的上表面与上述原保护罩的内表面之间形成上述线缆局部露出的空间的方式，在对上述各半导体芯片的侧方整周进行密封的上述树脂的上表面粘接上述原保护罩。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述密封工序中，将上述树脂浇注成在上述各半导体芯片的周围比上述线缆的最高高度位置高，
上述粘接工序包括在未固化状态或者半固化状态的上述树脂的上表面按压上述原保护罩的按压工序，上述原保护罩的厚度和上述树脂固化后的上述树脂的厚度的和比从上述原基板的上表面至上述线缆的最高高度位置的尺寸大。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述密封工序中，将上述树脂浇注成在上述各半导体芯片的周围比上述线缆的最高高度位置高，
上述制造方法还包括：
对上述树脂进行固化的固化工序；以及
在上述固化了的树脂的表面涂覆粘接剂的涂敷工序，
上述粘接工序中，通过粘接剂在上述固化了的树脂的表面粘接上述原保护罩。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述密封工序中，将上述树脂浇注成在上述各半导体芯片的周围比上述线缆的最高高度位置高，
上述制造方法的上述粘接工序包括：
在支承薄板涂覆成为各个上述保护罩的树脂层的涂敷工序；
在未固化状态或者半固化状态的上述树脂的上表面以夹着上述树脂层的方式按压上述支承薄板的按压工序；
在上述树脂层和上述树脂固化后，剥离上述支承薄板且在上述树脂的上表面粘接成为上述各个保护罩的树脂层的剥离/形成工序，
上述剥离/形成工序后的上述树脂层的厚度和上述树脂的厚度的和比从上述原基板的上表面至上述线缆的最高高度位置的尺寸大。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述密封工序中，在上述各半导体芯片的周围将上述树脂浇注至上述半导体芯片的实际的上表面的高度位置，
上述原保护罩具有围绕与上述原基板的上述电极连接的上述线缆的大小的开口部，上述原保护罩的厚度和上述树脂的厚度的和形成为比从上述原基板的上表面至上述线缆的最高高度位置的尺寸大，
在上述树脂未固化或者半固化了的状态下，将上述原保护罩按压并粘接于上述树脂。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述密封工序中，在上述半导体芯片的周围将上述树脂浇注至上述半导体芯片的实际的上表面的高度位置，
上述原保护罩具有围绕与上述原基板的电极连接的上述线缆的大小的开口部，上述原保护罩的厚度和上述树脂的厚度的和形成为比从上述原基板的上表面至上述线缆的最高高度位置的尺寸大，
在固化了的上述树脂通过粘接材料粘接上述原保护罩。
7.一种半导体装置，其特征在于，具备：
基板；
半导体芯片，其具有功能元件，且载置于上述基板上并通过线缆连接有上述功能元件的电极和上述基板的电极；
树脂，其在上述半导体芯片的周围设置到比上述线缆的最高高度位置高的位置并进行密封；以及
平板状的保护罩，其粘接于上述树脂的表面，
上述保护罩以在上述半导体芯片的上表面与上述保护罩的内表面之间形成上述线缆局部露出的空间的方式，粘接于对上述半导体芯片的侧方整周进行密封的上述树脂的上表面。
CN201480023152.1A 2013-04-26 2014-03-28 半导体装置的制造方法 Expired - Fee Related CN105144358B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-094349 2013-04-26
JP2013094349A JP6059074B2 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法
PCT/JP2014/059280 WO2014174995A1 (ja) 2013-04-26 2014-03-28 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN105144358A true CN105144358A (zh) 2015-12-09
CN105144358B CN105144358B (zh) 2018-01-02

Family

ID=51791577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480023152.1A Expired - Fee Related CN105144358B (zh) 2013-04-26 2014-03-28 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9570407B2 (zh)
JP (1) JP6059074B2 (zh)
KR (2) KR101943697B1 (zh)
CN (1) CN105144358B (zh)
TW (1) TWI607513B (zh)
WO (1) WO2014174995A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101753540B1 (ko) * 2016-11-25 2017-07-04 황영준 드로잉 카페
KR102576868B1 (ko) * 2018-07-31 2023-09-11 삼성디스플레이 주식회사 표시장치
CN112739054A (zh) * 2020-12-11 2021-04-30 昆山丘钛光电科技有限公司 一种smt元件贴片方法及电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095595A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 光半導体装置
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法
JP2008103460A (ja) * 2006-10-18 2008-05-01 Sony Corp 半導体パッケージ及びその製造方法
CN101794716A (zh) * 2009-01-29 2010-08-04 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967215B2 (ja) 1990-10-12 1999-10-25 株式会社村田製作所 チップ型電子部品の製造方法
JPH11307664A (ja) 1998-04-23 1999-11-05 Sony Corp 電子パッケージ部品の製造方法とこの製造方法による電子パッケージ部品
JP2002368028A (ja) * 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2007035579A (ja) * 2005-07-29 2007-02-08 Sanyo Electric Co Ltd 有機エレクトロルミネッセント素子及び有機エレクトロルミネッセント表示装置
JP2010187182A (ja) * 2009-02-12 2010-08-26 Yamaha Corp 半導体装置及びその製造方法
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
JP2011126943A (ja) * 2009-12-15 2011-06-30 Seiko Epson Corp 接合方法および封止型デバイスの製造方法
JP2013094349A (ja) 2011-10-31 2013-05-20 Kinji Iwauchi 介護用リフト付台車
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095595A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 光半導体装置
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法
JP2008103460A (ja) * 2006-10-18 2008-05-01 Sony Corp 半導体パッケージ及びその製造方法
CN101794716A (zh) * 2009-01-29 2010-08-04 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI607513B (zh) 2017-12-01
JP2014216557A (ja) 2014-11-17
KR101943697B1 (ko) 2019-01-29
CN105144358B (zh) 2018-01-02
JP6059074B2 (ja) 2017-01-11
US20160086895A1 (en) 2016-03-24
US9570407B2 (en) 2017-02-14
KR101973350B1 (ko) 2019-04-26
TW201501218A (zh) 2015-01-01
KR20160003669A (ko) 2016-01-11
KR20180135999A (ko) 2018-12-21
WO2014174995A1 (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
JP5746919B2 (ja) 半導体パッケージ
US8021925B2 (en) Thermal paste containment for semiconductor modules
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
KR101362398B1 (ko) 반도체 패키지 및 그 제조 방법
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2011151372A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
CN106601629A (zh) 保护片服贴于芯片感应面的芯片封装构造
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
TWI575622B (zh) 製造半導體構件的方法及相關的半導體構件
JP2005303251A (ja) 集積回路のパッケージ方法
JP2005286284A (ja) 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
CN103119738B (zh) 形成用于半导体发光器件的光学透镜的方法
US20200152482A1 (en) Semiconductor device and method for producing the semiconductor device
CN110114870A (zh) 电路模块
JP7226681B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
JP4257807B2 (ja) 電子部品の製造方法
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
JP5056429B2 (ja) 半導体装置の製造方法
JP7226680B2 (ja) 電子部品の製造方法
JP6223085B2 (ja) 半導体装置の製造方法
JP5134500B2 (ja) プリント配線板を用いた電子部品の樹脂封止方法
JP2011066271A (ja) 集積回路の製造方法
JP2006156448A (ja) 電子部品素子収納用パッケージ、電子装置及び電子装置の製造方法
US8552544B2 (en) Package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180102