CN110114870A - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN110114870A
CN110114870A CN201780081531.XA CN201780081531A CN110114870A CN 110114870 A CN110114870 A CN 110114870A CN 201780081531 A CN201780081531 A CN 201780081531A CN 110114870 A CN110114870 A CN 110114870A
Authority
CN
China
Prior art keywords
component
circuit module
resin
sealing resin
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780081531.XA
Other languages
English (en)
Other versions
CN110114870B (zh
Inventor
冈田健
佐藤和茂
舟川慎吾
藤川胜彦
天知伸充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110114870A publication Critical patent/CN110114870A/zh
Application granted granted Critical
Publication of CN110114870B publication Critical patent/CN110114870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

电路模块(101)具备：基板(1)，具有主表面(1a)；第1部件(6)，被安装于主表面(1a)；以及密封树脂部(3)，覆盖主表面(1a)并且至少覆盖第1部件(6)的侧面。第1部件(6)具有中空部(6c)，第1部件(6)具备露出至中空部(6c)的连接部(6b)。密封树脂部(3)避开第1部件(6)的上表面中的与中空部(6c)对应的区域的至少一部分来配置。

Description

电路模块
技术领域
本发明涉及电路模块。
背景技术
称为高频滤波器模块的部件记载于日本特开2005-110017号公报(专利文献1)中。记载于该文献的模块具备多层陶瓷基板和安装于其的薄膜压电谐振器。薄膜压电谐振器以具有中空部的形状被树脂密封，薄膜压电谐振器的振子相对于中空部露出来配置。
专利文献1：日本特开2005-110017号公报
存在如下情况：电路模块具备安装于基板等的电子部件，该电子部件具有中空部，并且电子部件以露出至中空部的状态具备连接部。一般而言，电子部件具备电子部件主体和连接部，电子部件主体经由连接部与基板等电连接。有时在这种情况下的电子部件的连接部产生裂缝等不良状况。发明者们认为该不良状况的原因如下。
有时在为了由树脂密封电子部件而进行的树脂的固化时，因树脂的收缩而在电子部件产生向上的拉伸应力。该拉伸应力产生作用而使在中空部露出的连接部从电子部件主体或者基板等剥离。并且，若在该状态下，伴随着焊接、电子部件主体的发热及冷却、环境温度的变化等的密封树脂的膨胀以及收缩反复产生，则连接部周边的拉伸应力反复变化，最终有时在连接部与电子部件主体或者基板的界面产生裂缝等不良状况。
发明内容
因此，本发明的目的在于提供能够防止因由密封树脂部的收缩等引起的拉伸应力而在露出至中空部的连接部产生裂缝等不良状况的电路模块。
为了实现上述目的，基于本发明的电路模块具备：基板，具有主表面；第1部件，被安装于上述主表面；以及密封树脂部，覆盖上述主表面并且至少覆盖上述第1部件的侧面。上述第1部件具有中空部，上述第1部件具备露出至上述中空部的连接部。上述密封树脂部避开上述第1部件的上表面中的与上述中空部对应的区域的至少一部分来配置。
根据本发明，密封树脂部避开第1部件的上表面中的与中空部对应的区域的至少一部分来配置，因此能够防止因由密封树脂部的收缩等引起的拉伸应力而在露出至中空部的电子部件的连接部产生裂缝等不良状况。
附图说明
图1是基于本发明的实施方式1的电路模块的俯视图。
图2是基于本发明的实施方式1的电路模块的侧视图。
图3是基于本发明的实施方式1的电路模块的透视俯视图。
图4是与图3中的IV-IV线相关的向视剖视图。
图5是基于本发明的实施方式1的电路模块的制造方法的第1说明图。
图6是基于本发明的实施方式1的电路模块的制造方法的第2说明图。
图7是基于本发明的实施方式1的电路模块的制造方法的第3说明图。
图8是基于本发明的实施方式1的电路模块的制造方法的第4说明图。
图9是基于本发明的实施方式1的电路模块的制造方法的第5说明图。
图10是基于本发明的实施方式1的电路模块的制造方法的第6说明图。
图11是基于本发明的实施方式2的电路模块的俯视图。
图12是基于本发明的实施方式2的电路模块的侧视图。
图13是基于本发明的实施方式2的电路模块的透视俯视图。
图14是与图13中的XIV-XIV线相关的向视剖视图。
图15是基于本发明的实施方式2的电路模块的制造方法的第1说明图。
图16是基于本发明的实施方式2的电路模块的制造方法的第2说明图。
图17是基于本发明的实施方式2的电路模块的制造方法的第3说明图。
图18是基于本发明的实施方式2的电路模块的制造方法的第4说明图。
图19是基于本发明的实施方式2的电路模块的制造方法的第5说明图。
图20是基于本发明的实施方式2的电路模块的制造方法的第6说明图。
图21是基于本发明的实施方式3的电路模块的俯视图。
图22是基于本发明的实施方式3的电路模块的侧视图。
图23是基于本发明的实施方式3的电路模块的透视俯视图。
图24是与图23中的XXIV-XXIV线相关的向视剖视图。
图25是基于本发明的实施方式3的电路模块的制造方法的第1说明图。
图26是基于本发明的实施方式3的电路模块的制造方法的第2说明图。
图27是基于本发明的实施方式3的电路模块的制造方法的第3说明图。
图28是基于本发明的实施方式3的电路模块的制造方法的第4说明图。
图29是基于本发明的实施方式3的电路模块的制造方法的第5说明图。
具体实施方式
附图中所示的尺寸比并不一定局限于忠实地如现实那样表示，有时为了方便说明而将尺寸比夸张地示出。在以下的说明中，提及上或者下的概念时，不局限于是指绝对的上或者下，有时是指在图示的姿势中的相对的上或者下。
(实施方式1)
参照图1～图4，对基于本发明的实施方式1的电路模块进行说明。本实施方式的电路模块101的俯视图如图1所示。电路模块101的侧视图如图2所示。电路模块101具有基板1、密封树脂部3以及导体膜7。导体膜7例如是作为屏蔽件而形成的膜。导体膜7例如为金属膜。
电路模块101的透视俯视图如图3所示。内置于电路模块101的部件等由密封树脂部3覆盖，但在图3中为了方便说明而透视密封树脂部3来示出内部的构造。与图3中的IV-IV线相关的向视剖视图如图4所示。如图3以及图4所示，在基板1的主表面1a除了部件4、5之外还配置有第1部件6。部件5例如可以是收发器IC。部件4例如可以是滤波器、水晶振子、LCR元件等中的任意一个。第1部件6是具备中空封装构造的部件。第1部件6例如可以是弹性表面波滤波器(SAW)、体声波滤波器(BAW)、水晶振子、MEMS开关等中的任意一个。在本实施方式中，第1部件6具备部件主体6a、连接部6b、第1树脂部6d以及中介层6f。在此处所示的例子中，连接部6b被配置于部件主体6a的下侧。中介层6f被配置成与主表面1a重叠。连接部6b将部件主体6a与中介层6f电连接。在此处所示的例子中，第1树脂部6d被配置于部件主体6a的上侧。
本实施方式的电路模块101具备：具有主表面1a的基板1、安装于主表面1a的第1部件6、以及覆盖主表面1a并且至少覆盖第1部件6的侧面的密封树脂部3。第1部件6具有中空部6c。第1部件6具备露出至中空部6c的连接部6b。密封树脂部3避开第1部件6的上表面中的与中空部6c对应的区域的至少一部分来配置。在本实施方式中，如图4所示，第1部件6的上表面不被密封树脂部3覆盖。导体膜7形成为将第1部件6的上表面和密封树脂部3的上表面一并覆盖。
在本实施方式中，第1树脂部6d将部件主体6a的上表面以及侧面一并覆盖，但第1树脂部6d并不局限于这样的构造。例如也可以是在通过某些层压树脂覆盖部件主体6a的构造中进一步通过环氧树脂覆盖层压树脂的构造。在这种情况下，覆盖层压树脂上的环氧树脂部相当于第1树脂部6d。
作为第1部件6的第1树脂部6d，优选使用收缩率小的材料，以便在固化时尽可能不产生对连接部6b的拉伸应力。例如在由环氧树脂形成第1树脂部6d的情况下，环氧树脂的条件应被选择为收缩率小，以便在固化时对连接部6b尽可能不产生拉伸应力。当在环氧树脂中欲进行调整以使收缩率小的情况下，该环氧树脂往往为二氧化硅(SiO2)等填料填充量多且粘度高的环氧树脂。这样的材料不容易作为用于形成密封树脂部3的树脂来使用。因此，即便同样为环氧树脂，也优选在用于第1树脂部6d的环氧树脂和用于密封树脂部3的环氧树脂中使条件不同。
例如，作为第1部件6的第1树脂部6d的材料，使用填料填充率约91％的材料，作为密封树脂部3的材料，使用填料填充率约87％的材料。
在本实施方式中，密封树脂部3避开第1部件6的上表面中的与中空部6c对应的区域的至少一部分来配置，因此能够减轻因密封树脂部3的收缩等而对第1部件6作用向上的力的程度。因此，能够防止因由密封树脂部3的收缩等引起的拉伸应力而在露出至中空部6c的电子部件的连接部6b产生裂缝等不良状况。
在本实施方式中，叙述为“密封树脂部3避开第1部件6的上表面中的与中空部6c对应的区域的至少一部分”，但当然也可以构成为“密封树脂部3避开第1部件6的上表面中的与中空部6c对应的所有区域”。这样，若避开第1部件6的上表面中的与中空部6c对应的所有区域，则能够更可靠地防止由密封树脂部3的收缩等引起的拉伸应力所导致的裂缝等不良状况。
此处，连接部6b经由中介层6f而与基板1的主表面1a相接，但这毕竟只是一个例子，并不局限于这样。例如也可以是没有中介层6f的结构。连接部6b也可以与基板1的主表面1a直接接触。
在本实施方式中，第1部件6包含中介层6f，因此中空部6c被中介层6f、第1树脂部6d、部件主体6a围起而成为完全封闭的空间。因此，在单独取出第1部件6时，中空部6c也被规定为封闭的空间。但是，中空部6c并不局限于为在单独取出第1部件6时也确保为完全封闭的空间的空间。中空部6c也可以在单独取出第1部件6时为单纯的凹部，也可以通过第1部件6被安装于主表面1a等而首次被规定成封闭的空间。
在本实施方式中，优选：第1部件6在比中空部6c靠上侧包括由树脂构成的第1树脂部6d，第1树脂部6d的上表面和密封树脂部3的上表面处于相同平面内。通过采用该结构，能够使电路模块的上表面平坦。
此外，即便第1树脂部6d的上表面处于比密封树脂部3的上表面高的位置，也能够得到本实施方式中所说明的效果。在允许第1树脂部6d的上端从密封树脂部3的上表面突出那样的状况下，也可以为这样的结构。
如本实施方式所示那样，优选配置有导体膜7来至少覆盖第1部件6的上表面与密封树脂部3的上表面之间的边界。通过采用该结构，能够防止水等从第1部件6与密封树脂部3的边界侵入。
参照图5～图10，对基于本发明的实施方式1的电路模块的制造方法进行说明。
首先，如图5所示，准备具有主表面1a的基板1。基板1可以是布线基板。基板1可以在内部包括导体图案2。如图6所示，将部件4、5以及第1部件6安装于主表面1a。在本实施方式中，优选预先使用高度较高的第1部件6。第1部件6能够通过增大比部件主体6a靠上侧的第1树脂部6d的厚度来调整第1部件6整体的高度。若通常，作为第1部件6的第1树脂部6d的环氧树脂层的厚度约为0.1mm，第1部件6整体的高度约为0.4mm，则在本实施方式中，考虑作为第1树脂部6d的环氧树脂层的厚度为0.4mm，第1部件6整体的高度为0.7mm。但是，这毕竟只是一个例子。
如图7所示，形成密封树脂部3。密封树脂部3形成为覆盖部件4、5以及第1部件6。在此时刻，也可以第1部件6的上表面也被密封树脂部3覆盖。密封树脂部3形成为由密封树脂部3覆盖除第1部件6以外的部件中的距主表面1a的高度最大的部件。
如图8所示，对密封树脂部3的上表面进行研磨加工，使第1部件6的上表面露出。也可以在使第1部件6的上表面露出时，将第1部件6的上端的一部分削除。就结果而言，如图8所示，密封树脂部3的上表面和第1部件6的上表面位于相同平面内。在本实施方式中，若除第1部件6以外安装于主表面1a的部件中的距主表面1a的高度最大的部件的高度为0.5mm，则进行研磨加工以使得在该高度0.5mm的部件的上侧密封树脂部3残留0.1mm厚度来进行覆盖。在该研磨加工时，作为第1部件6的第1树脂部6d的环氧树脂层也被研磨加工，第1部件6的高度成为0.6mm。由于同时对密封树脂部3和第1部件6进行研磨加工，所以电路模块的上表面平坦。
如图9所示，进行所谓的半切割。半切割是指不完全切断基板等而切入至厚度方向的中途。在图9所示的例子中，密封树脂部3被完全切开，并切入至基板1的中途。由此，形成槽11。
如图10所示，形成导体膜7。导体膜7能够通过公知技术形成。导体膜7也可以通过涂覆来形成。例如能够通过涂覆银糊料并使其固化来形成导体膜7。导体膜7形成为一并覆盖第1部件6的上表面和密封树脂部3的上表面。导体膜7也覆盖槽11的内表面。在本实施方式中，在半切割的状态下进行导体膜7的形成，所以能够防止固化前的银糊料渗出至电路模块的下表面。
从图10所示的状态，切断成单个电路模块101的尺寸。此处，沿着已经形成的槽11切断基板1即可。这样，能够得到图4所示那样的电路模块101。
(实施方式2)
参照图11～图14，对基于本发明的实施方式2的电路模块进行说明。本实施方式的电路模块102的俯视图如图11所示。电路模块102的侧视图如图12所示。电路模块102的透视俯视图如图13所示。与图13中的XIV-XIV线相关的向视剖视图如图14所示。电路模块102的基本结构与实施方式1所说明的电路模块101相同。电路模块102与实施方式1所说明的电路模块101相比，主要以下方面不同。
在电路模块102中，第1部件6的上表面处于比密封树脂部3的上表面低的位置，在第1部件6的上侧配置有由与密封树脂部3的材料相比杨氏模量较低的树脂构成的第2树脂部8。在此处所示的例子中，第2树脂部8载置于第1部件6的上表面。第2树脂部8的上表面和密封树脂部3的上表面处于相同平面内。
在电路模块102中，第1部件6具备覆盖部件主体6a的上表面以及侧面的树脂部6e。树脂部6e例如可以是厚度0.1mm的环氧树脂。第2树脂部8例如可以由硅树脂形成。
在本实施方式中，能够得到实施方式1中说明的效果。并且，在第1部件6的上侧配置有由与密封树脂部3的材料相比杨氏模量较低的树脂构成的第2树脂部8，因此，能够使得伴随着密封树脂部3的树脂的收缩的应力易于被第2树脂部8吸收，而几乎不作用于第1部件6的上表面。因此，不会有过大的力作用于第1部件6的连接部6b。这样，能够防止在连接部6b产生裂缝等不良状况。特别是，在本实施方式中，采用在第1部件6的上表面载置第2树脂部8的构造，能够通过第2树脂部8调整高度，因此，作为第1部件6自身，能够使用以往那样的高度的结构。
如本实施方式所示那样，优选配置有导体膜7来至少覆盖第2树脂部8的上表面与密封树脂部3的上表面之间的边界。通过采用该结构，能够防止水等从第2树脂部8与密封树脂部3的边界侵入。
参照图5、图15～图20、图14，对基于本发明的实施方式2的电路模块的制造方法进行说明。
首先，如图5所示，准备具有主表面1a的基板1。至此，与实施方式1中所说明的工序相同。
如图15所示，将部件4、5以及第1部件6安装于主表面1a。在本实施方式中，第1部件6不需要高度较高。第1部件6可以具备厚度0.1mm的环氧树脂作为树脂部6e。
如图16所示，在第1部件6上封装硅树脂。作为该硅树脂，优选选择在常温～100℃左右固化并且在搭载电路模块的设备基板的焊接温度亦即300℃左右不劣化的材料。在第1部件6上通过封装所涂覆的硅树脂的部分之后成为第2树脂部8。在图16等中以长方形示出第2树脂部8，但实际上，第2树脂部8通过封装来涂覆，因此并不局限于这样的长方形，而为向上凸的形状。第2树脂部8例如可以是圆顶形状。
如图17所示，形成密封树脂部3。密封树脂部3形成为至少覆盖部件4、5以及第1部件6。在此时刻，也可以第2树脂部8的上表面也被密封树脂部3覆盖。
如图18所示，对密封树脂部3的上表面进行研磨加工，使第2树脂部8的上表面露出。也可以在使第2树脂部8的上表面露出时，将第2树脂部8的上端的一部分削除。就结果而言，如图18所示，密封树脂部3的上表面和第2树脂部8的上表面位于相同平面内。
如图19所示，进行所谓的半切割。由此，形成槽11。
如图20所示，形成导体膜7。导体膜7形成为一并覆盖第2树脂部8的上表面和密封树脂部3的上表面。从图20所示的状态切断成单个电路模块102的尺寸。此处，沿着已经形成的槽11切断基板1即可。这样，能够得到图14所示那样的电路模块102。
(实施方式3)
参照图21～图24，对基于本发明的实施方式3的电路模块进行说明。本实施方式的电路模块103的俯视图如图21所示。电路模块103的侧视图如图22所示。电路模块103的透视俯视图如图23所示。与图23中的XXIV-XXIV线相关的向视剖视图如图24所述。电路模块103的基本结构与实施方式2所说明的电路模块102相同。电路模块103与实施方式2所说明的电路模块102相比，主要以下方面不同。
在电路模块103中，在第1部件6的上侧没有第2树脂部8。电路模块103在上表面具有凹部12。凹部12设置于与第1部件6的上表面对应的区域。第1部件6的上表面比密封树脂部3的上表面低。导体膜7直接覆盖成为第1部件6的上表面的树脂部6e。
在本实施方式中，也能够得到实施方式1所说明的那样的效果。
参照图5、图15、图25～图29、图24，对基于本发明的实施方式3的电路模块的制造方法进行说明。
首先，如图5所示，准备具有主表面1a的基板1。如图15所示，将部件4、5以及第1部件6安装于主表面1a。至此，与实施方式2所说明的工序相同。
如图25所示，在第1部件6上封装树脂。这样，在第1部件6上形成树脂部9。作为树脂部9的材料，选择在作为密封树脂部3的材料的树脂的固化温度亦即约150℃下不劣化并且能够通过酒精等蚀刻液除去的树脂。具体而言，例如能够采用丁醛树脂。在图25中以长方形示出树脂部9，但实际上，树脂部9通过封装来涂覆，因此并不局限于这样的长方形，而为向上凸的形状。树脂部9例如可以是圆顶形状。
若例如第1部件6的高度为0.4mm，最高的部件的高度为0.5mm，最高的部件上的密封树脂部3的厚度为0.1mm，则树脂部9比0.2mm更厚地形成。例如树脂部9形成为厚度0.3mm。
如图26所示，形成密封树脂部3。密封树脂部3形成为至少覆盖部件4、5以及第1部件6。在此时刻，也可以树脂部9的上表面也被密封树脂部3覆盖。
对密封树脂部3的上表面进行研磨加工，使树脂部9露出，并且通过蚀刻等公知技术将树脂部9除去。例如使用酒精等蚀刻液将树脂部9除去。其结果是，如图27所示，能够得到在与第1部件6对应的区域存在凹部12的结构。凹部12在图中简化显示，但也可以实际上并不局限于从上至下为相同的直径而成为锥状。凹部12也可以例如随着朝向下方而宽度变窄。
如图28所示，进行所谓的半切割。由此，形成槽11。
如图29所示，形成导体膜7。导体膜7形成为一并覆盖凹部12的内表面和密封树脂部3的上表面。从图29所示的状态切断成单个电路模块103的尺寸。此处，沿着已经形成的槽11切断基板1即可。这样，能够得到图24所示那样的电路模块103。
此外，也可以将上述实施方式中的多个适当地组合来进行采用。
此外，这次公开的上述实施方式的所有方面均为例示，并不是限制性内容。本发明的范围由权利要求书示出，包括与权利要求书等同的意思以及范围内的所有变更。
附图标记说明：1...基板；1a...主表面；2...导体图案；3...密封树脂部；4、5...部件；6...第1部件；6a...部件主体；6b...连接部；6c...中空部；6d...第1树脂部；6e...树脂部；6f...中介层；7...导体膜；8...第2树脂部；9...(之后预定除去的)树脂部；11...槽；12...凹部；101、102、103...电路模块。

Claims (5)

1.一种电路模块，具备：
基板，具有主表面；
第1部件，被安装于所述主表面；以及
密封树脂部，覆盖所述主表面并且至少覆盖所述第1部件的侧面，
所述第1部件具有中空部，所述第1部件具备露出至所述中空部的连接部，
所述密封树脂部避开所述第1部件的上表面中的与所述中空部对应的区域的至少一部分来配置。
2.根据权利要求1所述的电路模块，其中，
所述第1部件在比所述中空部靠上侧包括由树脂构成的第1树脂部，
所述第1树脂部的上表面和所述密封树脂部的上表面处于相同平面内。
3.根据权利要求1所述的电路模块，其中，
所述第1部件的上表面处于比所述密封树脂部的上表面低的位置，在所述第1部件的上侧配置有由与所述密封树脂部的材料相比杨氏模量低的树脂构成的第2树脂部，所述第2树脂部的上表面和所述密封树脂部的上表面处于相同平面内。
4.根据权利要求1或2所述的电路模块，其中，
配置有导体膜，以便至少覆盖所述第1部件的上表面与所述密封树脂部的上表面之间的边界。
5.根据权利要求3所述的电路模块，其中，
配置有导体膜，以便至少覆盖所述第2树脂部的上表面与所述密封树脂部的上表面之间的边界。
CN201780081531.XA 2016-12-28 2017-11-24 电路模块 Active CN110114870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254777 2016-12-28
JP2016-254777 2016-12-28
PCT/JP2017/042218 WO2018123382A1 (ja) 2016-12-28 2017-11-24 回路モジュール

Publications (2)

Publication Number Publication Date
CN110114870A true CN110114870A (zh) 2019-08-09
CN110114870B CN110114870B (zh) 2023-07-21

Family

ID=62707507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780081531.XA Active CN110114870B (zh) 2016-12-28 2017-11-24 电路模块

Country Status (4)

Country Link
US (1) US10818566B2 (zh)
JP (1) JP6780710B2 (zh)
CN (1) CN110114870B (zh)
WO (1) WO2018123382A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115563A (ja) * 2001-10-04 2003-04-18 Toshiba Corp 電気部品とその製造方法
CN101286484A (zh) * 2007-04-13 2008-10-15 日本电气株式会社 半导体器件和制造方法
JP2009033333A (ja) * 2007-07-25 2009-02-12 Nippon Dempa Kogyo Co Ltd 圧電部品
CN101783337A (zh) * 2009-01-13 2010-07-21 恩益禧电子股份有限公司 电子器件
CN104205631A (zh) * 2012-03-26 2014-12-10 株式会社村田制作所 弹性波装置及其制造方法
CN104813758A (zh) * 2012-11-21 2015-07-29 株式会社钟化 散热结构体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243437A (ja) * 2000-02-29 2001-09-07 Toshiba Chem Corp データキャリアモジュール、データキャリア及びデータキャリアの製造方法
JP2005110017A (ja) 2003-09-30 2005-04-21 Toshiba Corp 高周波フィルタモジュール及びその製造方法
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
JP2011146486A (ja) * 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6190732B2 (ja) * 2014-01-30 2017-08-30 新光電気工業株式会社 放熱板及び半導体装置
US20150221578A1 (en) * 2014-02-05 2015-08-06 Infineon Technologies Ag Semiconductor package and method for producing a semiconductor
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
FR3018630A1 (fr) * 2014-03-11 2015-09-18 St Microelectronics Grenoble 2 Boitier electronique perfore et procede de fabrication
TWI549235B (zh) * 2014-07-03 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法與定位構形
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
JP6557968B2 (ja) * 2014-12-25 2019-08-14 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
CN208159004U (zh) * 2015-11-05 2018-11-27 株式会社村田制作所 部件安装基板
JP6556081B2 (ja) * 2016-03-24 2019-08-07 京セラ株式会社 弾性表面波装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115563A (ja) * 2001-10-04 2003-04-18 Toshiba Corp 電気部品とその製造方法
CN101286484A (zh) * 2007-04-13 2008-10-15 日本电气株式会社 半导体器件和制造方法
JP2009033333A (ja) * 2007-07-25 2009-02-12 Nippon Dempa Kogyo Co Ltd 圧電部品
CN101783337A (zh) * 2009-01-13 2010-07-21 恩益禧电子股份有限公司 电子器件
CN104205631A (zh) * 2012-03-26 2014-12-10 株式会社村田制作所 弹性波装置及其制造方法
CN104813758A (zh) * 2012-11-21 2015-07-29 株式会社钟化 散热结构体

Also Published As

Publication number Publication date
US10818566B2 (en) 2020-10-27
WO2018123382A1 (ja) 2018-07-05
US20190318973A1 (en) 2019-10-17
JPWO2018123382A1 (ja) 2019-10-31
JP6780710B2 (ja) 2020-11-04
CN110114870B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN105827213B (zh) 薄膜体声波共振器滤波器的制造方法
US7969072B2 (en) Electronic device and manufacturing method thereof
US8530986B2 (en) Manufacturing method of electronic device package, electronic device package, and oscillator
JP2009004461A (ja) 電子部品パッケージおよびその製造方法
CN110114870A (zh) 电路模块
CN106031032B (zh) 水晶振荡装置
US20110163638A1 (en) Package manufacturing method, piezoelectric vibrator, and oscillator
CN105144358A (zh) 半导体装置的制造方法以及半导体装置
CN107004664A (zh) 可简单制造的电子元器件和制造电子元器件的方法
CN102904539A (zh) 电子器件、振荡器以及电子器件的制造方法
JP5097929B2 (ja) 電子部品の製造方法
JP2008035383A (ja) 圧電デバイスおよび圧電デバイスの製造方法
KR101145258B1 (ko) 반도체 패키지 생산 시스템 및 방법
KR100856293B1 (ko) 수정 진동자 제조방법
JP2007059555A (ja) 半導体素子収納用パッケージ、半導体装置及び半導体素子収納用パッケージの製造方法
JP2008167123A (ja) 圧電発振器の製造方法
JP2006066629A (ja) 多数個取り配線基板
JP2008091970A (ja) 圧電発振器とその製造方法
JP6699856B2 (ja) 電子部品の製造方法
JP3744822B2 (ja) 電子部品及び電子部品の製造方法
KR20170020054A (ko) 세라믹 패키지
JP2011134826A (ja) 多数個取り配線基板および配線基板
JP4423162B2 (ja) 多数個取り配線基板
KR100881919B1 (ko) 에어 캐비티형 웨이퍼 레벨 패키지의 제조 방법
JP2006033458A (ja) パッケージおよび圧電デバイスとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant