JP6780710B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP6780710B2
JP6780710B2 JP2018558916A JP2018558916A JP6780710B2 JP 6780710 B2 JP6780710 B2 JP 6780710B2 JP 2018558916 A JP2018558916 A JP 2018558916A JP 2018558916 A JP2018558916 A JP 2018558916A JP 6780710 B2 JP6780710 B2 JP 6780710B2
Authority
JP
Japan
Prior art keywords
component
resin portion
circuit module
sealing resin
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018558916A
Other languages
English (en)
Other versions
JPWO2018123382A1 (ja
Inventor
岡田　健
岡田　　健
和茂 佐藤
和茂 佐藤
慎吾 舟川
慎吾 舟川
勝彦 藤川
勝彦 藤川
伸充 天知
伸充 天知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018123382A1 publication Critical patent/JPWO2018123382A1/ja
Application granted granted Critical
Publication of JP6780710B2 publication Critical patent/JP6780710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、回路モジュールに関するものである。
高周波フィルタモジュールと称する物が特開２００５−１１００１７号公報（特許文献１）に記載されている。この文献に記載されたモジュールは、多層セラミック基板と、これに実装された薄膜圧電共振器とを備える。薄膜圧電共振器は中空部を有する形で樹脂により封止されており、薄膜圧電共振器の振動子は中空部に対して露出して配置されている。
特開２００５−１１００１７号公報
回路モジュールが、基板などに実装された電子部品を備え、この電子部品が中空部を有し、かつ、電子部品が中空部に露出する状態で接続部を備えている場合がある。一般的に、電子部品は、電子部品本体と接続部とを備え、電子部品本体は接続部を介して基板などに電気的に接続されている。この場合の電子部品の接続部にクラックなどの不具合が生じる場合がある。発明者らは、この不具合の原因は以下のとおりであると考えた。
電子部品を樹脂で封止するために行なわれる樹脂の硬化の際に樹脂の収縮によって電子部品に上向きの引張応力が発生する場合がある。この引張応力は、中空部に露出する接続部を、電子部品本体または基板などから剥離させるように作用する。さらに、この状態で、はんだ付け、電子部品本体の発熱および冷却、環境温度の変化などに伴う封止樹脂の膨張および収縮が繰り返されると、接続部周辺の引張応力が繰返し変化し、最終的に接続部と電子部品本体または基板との界面でクラックなどの不具合が生じる場合がある。
そこで、本発明は、封止樹脂部の収縮などに起因する引張応力によって中空部に露出する接続部にクラックなどの不具合が生じることを防止することができる回路モジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づく回路モジュールは、主表面を有する基板と、上記主表面に実装された第１部品と、上記主表面を覆いつつ上記第１部品の少なくとも側面を覆う封止樹脂部とを備える。上記第１部品は中空部を有しており、上記第１部品は、上記中空部に露出する接続部を備える。上記封止樹脂部は上記第１部品の上面のうち上記中空部に対応する領域の少なくとも一部を避けて配置されている。
本発明によれば、封止樹脂部は第１部品の上面のうち中空部に対応する領域の少なくとも一部を避けて配置されているので、封止樹脂部の収縮などに起因する引張応力によって中空部に露出する電子部品の接続部にクラックなどの不具合が生じることを防止することができる。
本発明に基づく実施の形態１における回路モジュールの平面図である。 本発明に基づく実施の形態１における回路モジュールの側面図である。 本発明に基づく実施の形態１における回路モジュールの透視平面図である。 図３におけるＩＶ−ＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第１の説明図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第２の説明図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第３の説明図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第４の説明図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第５の説明図である。 本発明に基づく実施の形態１における回路モジュールの製造方法の第６の説明図である。 本発明に基づく実施の形態２における回路モジュールの平面図である。 本発明に基づく実施の形態２における回路モジュールの側面図である。 本発明に基づく実施の形態２における回路モジュールの透視平面図である。 図１３におけるＸＩＶ−ＸＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第１の説明図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第２の説明図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第３の説明図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第４の説明図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第５の説明図である。 本発明に基づく実施の形態２における回路モジュールの製造方法の第６の説明図である。 本発明に基づく実施の形態３における回路モジュールの平面図である。 本発明に基づく実施の形態３における回路モジュールの側面図である。 本発明に基づく実施の形態３における回路モジュールの透視平面図である。 図２３におけるＸＸＩＶ−ＸＸＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態３における回路モジュールの製造方法の第１の説明図である。 本発明に基づく実施の形態３における回路モジュールの製造方法の第２の説明図である。 本発明に基づく実施の形態３における回路モジュールの製造方法の第３の説明図である。 本発明に基づく実施の形態３における回路モジュールの製造方法の第４の説明図である。 本発明に基づく実施の形態３における回路モジュールの製造方法の第５の説明図である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
（実施の形態１）
図１〜図４を参照して、本発明に基づく実施の形態１における回路モジュールについて説明する。本実施の形態における回路モジュール１０１の平面図を図１に示す。回路モジュール１０１の側面図を図２に示す。回路モジュール１０１は、基板１と封止樹脂部３と導体膜７とを有する。導体膜７は、たとえばシールドとして形成された膜である。導体膜７は、たとえば金属膜である。
回路モジュール１０１の透視平面図を図３に示す。回路モジュール１０１に内蔵される部品などは、封止樹脂部３によって覆われているが、図３では説明の便宜のために封止樹脂部３を透視して内部の構造を示している。図３におけるＩＶ−ＩＶ線に関する矢視断面図を図４に示す。図３および図４に示すように、基板１の主表面１ａには、部品４，５の他に第１部品６が配置されている。部品５はたとえばトランシーバＩＣであってよい。部品４はたとえばフィルタ、水晶振動子、ＬＣＲ素子などのいずれかであってよい。第１部品６は、中空パッケージ構造を備える部品である。第１部品６は、たとえば弾性表面波フィルタ（ＳＡＷ）、バルク弾性波フィルタ（ＢＡＷ）、水晶振動子、ＭＥＭＳスイッチなどのいずれかであってよい。本実施の形態では、第１部品６は、部品本体６ａと、接続部６ｂと、第１樹脂部６ｄと、インターポーザ６ｆとを備える。ここで示した例では、接続部６ｂは部品本体６ａの下側に配置されている。インターポーザ６ｆは主表面１ａに重なるように配置されている。接続部６ｂは、部品本体６ａとインターポーザ６ｆとを電気的に接続している。ここで示した例では、第１樹脂部６ｄは部品本体６ａの上側に配置されている。
本実施の形態における回路モジュール１０１は、主表面１ａを有する基板１と、主表面１ａに実装された第１部品６と、主表面１ａを覆いつつ第１部品６の少なくとも側面を覆う封止樹脂部３とを備える。第１部品６は中空部６ｃを有している。第１部品６は、中空部６ｃに露出する接続部６ｂを備える。封止樹脂部３は第１部品６の上面のうち中空部６ｃに対応する領域の少なくとも一部を避けて配置されている。本実施の形態では、図４に示すように、第１部品６の上面は封止樹脂部３に覆われていない。導体膜７は、第１部品６の上面と封止樹脂部３の上面とを一括して覆うように形成されている。
本実施の形態では、第１樹脂部６ｄは、部品本体６ａの上面および側面を一括して覆っているものとしているが、第１樹脂部６ｄはこのような構造に限らない。たとえば部品本体６ａを何らかのラミネート樹脂によって覆う構造においてラミネート樹脂をさらにエポキシ樹脂で覆った構造であってもよい。この場合、ラミネート樹脂の上を覆うエポキシ樹脂部が第１樹脂部６ｄに相当する。
第１部品６の第１樹脂部６ｄとしては、硬化時に接続部６ｂへの引張応力をなるべく生じないように、収縮率の小さい材料を用いることが好ましい。たとえばエポキシ樹脂で第１樹脂部６ｄを形成する場合、硬化時に接続部６ｂに対して引張応力をなるべく生じさせないように、エポキシ樹脂の条件は、収縮率が小さくなるように選択されるべきである。エポキシ樹脂において収縮率が小さくなるように調整しようとした場合、このエポキシ樹脂は、シリカ（ＳｉＯ2）などのフィラー充填量が多く粘度が高いものとなりがちである。このような材料は封止樹脂部３を形成するための樹脂としては使いにくい。したがって、同じくエポキシ樹脂であっても、第１樹脂部６ｄに用いるものと封止樹脂部３に用いるものとで条件を違えておくことが好ましい。
たとえば、第１部品６の第１樹脂部６ｄの材料としては、フィラー充填率約９１％のものを用い、封止樹脂部３の材料としては、フィラー充填率約８７％のものを用いる。
本実施の形態では、封止樹脂部３は第１部品６の上面のうち中空部６ｃに対応する領域の少なくとも一部を避けて配置されているので、封止樹脂部３の収縮などによって第１部品６に上向きの力が作用する度合を軽減することができる。したがって、封止樹脂部３の収縮などに起因する引張応力によって中空部６ｃに露出する電子部品の接続部６ｂにクラックなどの不具合が生じることを防止することができる。
本実施の形態では、「封止樹脂部３は第１部品６の上面のうち中空部６ｃに対応する領域の少なくとも一部を避ける」と述べたが、当然、「封止樹脂部３は第１部品６の上面のうち中空部６ｃに対応する領域の全てを避ける」構成であってもよい。このように、第１部品６の上面のうち中空部６ｃに対応する領域の全てを避けていれば、封止樹脂部３の収縮などに起因する引張応力によるクラックなどの不具合を、より確実に防止することができる。
ここでは接続部６ｂは基板１の主表面１ａにインターポーザ６ｆを介して接しているものとしたが、これはあくまで一例であってこの通りとは限らない。たとえばインターポーザ６ｆがない構成であってもよい。接続部６ｂは、基板１の主表面１ａと直接接していてもよい。
本実施の形態では、第１部品６はインターポーザ６ｆを含んでいるので、中空部６ｃはインターポーザ６ｆと第１樹脂部６ｄと、部品本体６ａとに囲まれて完全に閉じた空間となっている。したがって、第１部品６を単独で取り出した時にも中空部６ｃは閉じた空間として規定されている。しかし、中空部６ｃは、第１部品６を単独で取り出したときにも完全に閉じた空間として確保される空間とは限らない。中空部６ｃは、第１部品６を単独で取り出したときには単なる凹部であってもよく、第１部品６が主表面１ａなどに実装されることによって初めて閉じた空間として規定されるものであってもよい。
本実施の形態において、第１部品６は、中空部６ｃより上側に樹脂からなる第１樹脂部６ｄを含み、第１樹脂部６ｄの上面と封止樹脂部３の上面とは、同一平面内にあることが好ましい。この構成を採用することにより、回路モジュールの上面を平坦にすることができる。
なお、第１樹脂部６ｄの上面が封止樹脂部３の上面よりも高い位置にあっても、本実施の形態で説明した効果は得られる。第１樹脂部６ｄの上端が封止樹脂部３の上面から突出していても許されるような状況下では、このような構成であってもよい。
本実施の形態で示したように、少なくとも第１部品６の上面と封止樹脂部３の上面との間の境界を覆うように導体膜７が配置されていることが好ましい。この構成を採用することにより、第１部品６と封止樹脂部３との境界からの水などの侵入を防止することができる。
図５〜図１０を参照して、本発明に基づく実施の形態１における回路モジュールの製造方法について説明する。
まず、図５に示すように、主表面１ａを有する基板１を用意する。基板１は配線基板であってよい。基板１は内部に導体パターン２を含んでいてよい。図６に示すように、部品４，５および第１部品６を主表面１ａに実装する。本実施の形態では、予め背が高い第１部品６を用いることが好ましい。第１部品６は、部品本体６ａよりも上側の第１樹脂部６ｄの厚みを大きくすることによって第１部品６全体の高さを調整することができる。通常は、第１部品６の第１樹脂部６ｄとしてのエポキシ樹脂層の厚みは約０．１ｍｍであって、第１部品６全体の高さは約０．４ｍｍであるとすると、本実施の形態では、第１樹脂部６ｄとしてのエポキシ樹脂層の厚みを０．４ｍｍとして、第１部品６全体の高さは０．７ｍｍとすることが考えられる。ただし、これはあくまで一例である。
図７に示すように、封止樹脂部３を形成する。封止樹脂部３は、部品４，５および第１部品６を覆うように形成される。この時点では、第１部品６の上面も封止樹脂部３によって覆われていてもよい。封止樹脂部３は、第１部品６以外の部品のうち主表面１ａからの高さが最大であるものを封止樹脂部３が覆うように形成される。
図８に示すように、封止樹脂部３の上面を研削加工し、第１部品６の上面を露出させる。第１部品６の上面を露出させる際には、第１部品６の上端の一部が削り取られてもよい。結果的に、図８に示すように、封止樹脂部３の上面と第１部品６の上面とが同一平面内に位置するようになってよい。本実施の形態では、第１部品６以外に主表面１ａに実装された部品のうち主表面１ａからの高さが最大である部品の高さが０．５ｍｍであるとすると、この高さ０．５ｍｍの部品の上側には封止樹脂部３が厚み０．１ｍｍだけ残って覆うように研削加工を行なった。この研削加工時には第１部品６の第１樹脂部６ｄとしてのエポキシ樹脂層も研削加工されることとなり、第１部品６の高さは０．６ｍｍとなる。封止樹脂部３と第１部品６とを同時に研削加工しているので、回路モジュールの上面は平坦となる。
図９に示すように、いわゆるハーフカットを行なう。ハーフカットとは、基板などを完全には切断せずに厚み方向の途中まで切り込むことである。図９に示した例では、封止樹脂部３が完全に切り分けられ、基板１の途中まで切り込んでいる。これにより、溝１１が形成される。
図１０に示すように、導体膜７を形成する。導体膜７は公知技術によって形成することができる。導体膜７は、塗布によって形成してもよい。たとえば銀ペーストを塗布してから硬化させることによって導体膜７を形成することができる。導体膜７は、第１部品６の上面と封止樹脂部３の上面とを一括して覆うように形成される。導体膜７は溝１１の内面も覆う。本実施の形態では、ハーフカットした状態で導体膜７の形成を行なっているので、硬化前の銀ペーストが回路モジュールの下面に滲出してくることを防ぐことができる。
図１０に示した状態から、個別の回路モジュール１０１のサイズに分断する。ここでは、既に形成されている溝１１に沿って基板１を分断すればよい。こうして、図４に示すような回路モジュール１０１を得ることができる。
（実施の形態２）
図１１〜図１４を参照して、本発明に基づく実施の形態２における回路モジュールについて説明する。本実施の形態における回路モジュール１０２の平面図を図１１に示す。回路モジュール１０２の側面図を図１２に示す。回路モジュール１０２の透視平面図を図１３に示す。図１３におけるＸＩＶ−ＸＩＶ線に関する矢視断面図を図１４に示す。回路モジュール１０２の基本的な構成は、実施の形態１で説明した回路モジュール１０１と同様である。回路モジュール１０２は、実施の形態１で説明した回路モジュール１０１に比べて、主に以下の点で異なる。
回路モジュール１０２においては、第１部品６の上面は、封止樹脂部３の上面より低い位置にあり、第１部品６の上側に、封止樹脂部３の材料よりヤング率が低い樹脂からなる第２樹脂部８が配置されている。ここで示す例では、第２樹脂部８は第１部品６の上面に載っている。第２樹脂部８の上面と封止樹脂部３の上面とは、同一平面内にある。
回路モジュール１０２においては、第１部品６は、部品本体６ａの上面および側面を覆う樹脂部６ｅを備える。樹脂部６ｅはたとえば厚み０．１ｍｍのエポキシ樹脂であってよい。第２樹脂部８はたとえばシリコーン樹脂で形成されていてよい。
本実施の形態では、実施の形態１で説明した効果を得ることができる。さらに、第１部品６の上側に、封止樹脂部３の材料よりヤング率が低い樹脂からなる第２樹脂部８が配置されているので、封止樹脂部３の樹脂の収縮に伴う応力が第２樹脂部８によって吸収されやすく、第１部品６の上面にほぼ作用しないようにすることができる。したがって、第１部品６の接続部６ｂには過大な力が作用しなくなる。こうして、接続部６ｂにクラックなどの不具合が生じることを防止することができる。特に、本実施の形態では、第１部品６の上面に第２樹脂部８を載せた構造を採用しており、第２樹脂部８によって高さを調整することができるので、第１部品６自体としては、従来どおりの高さのものを使用することができる。
本実施の形態で示したように、少なくとも第２樹脂部８の上面と封止樹脂部３の上面との間の境界を覆うように導体膜７が配置されていることが好ましい。この構成を採用することにより、第２樹脂部８と封止樹脂部３との境界からの水などの侵入を防止することができる。
図５、図１５〜図２０、図１４を参照して、本発明に基づく実施の形態２における回路モジュールの製造方法について説明する。
まず、図５に示すように、主表面１ａを有する基板１を用意する。ここまでは、実施の形態１で説明した工程と同じである。
図１５に示すように、部品４，５および第１部品６を主表面１ａに実装する。本実施の形態では、第１部品６は背が高いものとする必要はない。第１部品６は、樹脂部６ｅとして厚み０．１ｍｍのエポキシ樹脂を備えるものであってよい。
図１６に示すように、第１部品６の上にシリコーン樹脂をポッティングする。このシリコーン樹脂としては、常温から１００℃程度で硬化し、かつ、回路モジュールを搭載する機器基板のはんだ付け温度である３００℃程度では劣化しないものを選択することが好ましい。第１部品６の上にポッティングによって塗布されたシリコーン樹脂の部分がのちに第２樹脂部８となる。図１６などでは第２樹脂部８を長方形で示しているが、実際には、第２樹脂部８は、ポッティングによって塗布されているので、このような長方形とは限らず、上に凸な形状となる。第２樹脂部８は、たとえばドーム形状であってよい。
図１７に示すように、封止樹脂部３を形成する。封止樹脂部３は、少なくとも部品４，５および第１部品６を覆うように形成される。この時点では、第２樹脂部８の上面も封止樹脂部３によって覆われていてもよい。
図１８に示すように、封止樹脂部３の上面を研削加工し、第２樹脂部８の上面を露出させる。第２樹脂部８の上面を露出させる際には、第２樹脂部８の上端の一部が削り取られてもよい。結果的に、図１８に示すように、封止樹脂部３の上面と第２樹脂部８の上面とが同一平面内に位置するようになってよい。
図１９に示すように、いわゆるハーフカットを行なう。これにより、溝１１が形成される。
図２０に示すように、導体膜７を形成する。導体膜７は、第２樹脂部８の上面と封止樹脂部３の上面とを一括して覆うように形成される。図２０に示した状態から、個別の回路モジュール１０２のサイズに分断する。ここでは、既に形成されている溝１１に沿って基板１を分断すればよい。こうして、図１４に示すような回路モジュール１０２を得ることができる。
（実施の形態３）
図２１〜図２４を参照して、本発明に基づく実施の形態３における回路モジュールについて説明する。本実施の形態における回路モジュール１０３の平面図を図２１に示す。回路モジュール１０３の側面図を図２２に示す。回路モジュール１０３の透視平面図を図２３に示す。図２３におけるＸＸＩＶ−ＸＸＩＶ線に関する矢視断面図を図２４に示す。回路モジュール１０３の基本的な構成は、実施の形態２で説明した回路モジュール１０２と同様である。回路モジュール１０３は、実施の形態２で説明した回路モジュール１０２に比べて、主に以下の点で異なる。
回路モジュール１０３では、第１部品６の上側に第２樹脂部８はない。回路モジュール１０３は、上面に凹部１２を有する。凹部１２は、第１部品６の上面に対応する領域に設けられている。第１部品６の上面は、封止樹脂部３の上面より低くなっている。第１部品６の上面をなす樹脂部６ｅを導体膜７が直接覆っている。
本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
図５、図１５、図２５〜図２９、図２４を参照して、本発明に基づく実施の形態３における回路モジュールの製造方法について説明する。
まず、図５に示すように、主表面１ａを有する基板１を用意する。図１５に示すように、部品４，５および第１部品６を主表面１ａに実装する。ここまでは、実施の形態２で説明した工程と同じである。
図２５に示すように、第１部品６の上に樹脂をポッティングする。こうして、第１部品６の上に樹脂部９を形成する。樹脂部９の材料としては、封止樹脂部３の材料である樹脂の硬化温度である約１５０℃では劣化せず、かつ、アルコールなどの液体エッチャーによって除去することができる樹脂が選択される。具体的にはたとえばブチラール樹脂が採用可能である。図２５では樹脂部９を長方形で示しているが、実際には、樹脂部９は、ポッティングによって塗布されているので、このような長方形とは限らず、上に凸な形状となる。樹脂部９は、たとえばドーム形状であってよい。
たとえば第１部品６の高さが０．４ｍｍであり、最も高い部品の高さが０．５ｍｍであり、最も高い部品の上における封止樹脂部３の厚みが０．１ｍｍであるものとすると、樹脂部９は０．２ｍｍより厚く形成する。たとえば樹脂部９は厚み０．３ｍｍとなるように形成する。
図２６に示すように、封止樹脂部３を形成する。封止樹脂部３は、少なくとも部品４，５および第１部品６を覆うように形成される。この時点では、樹脂部９の上面も封止樹脂部３によって覆われていてもよい。
封止樹脂部３の上面を研削加工し、樹脂部９を露出させ、さらに樹脂部９をエッチングなどの公知技術によって除去する。たとえばアルコールなどのエッチャーを用いて樹脂部９を除去する。その結果、図２７に示すように、第１部品６に対応する領域に凹部１２が存在する構成を得ることができる。凹部１２は、図においては単純化して表示しているが、実際には、上から下まで同じ径とは限らずテーパ状となっていてもよい。凹部１２は、たとえば下方にいくにつれて幅が狭くなっていてもよい。
図２８に示すように、いわゆるハーフカットを行なう。これにより、溝１１が形成される。
図２９に示すように、導体膜７を形成する。導体膜７は、凹部１２の内面と封止樹脂部３の上面とを一括して覆うように形成される。図２９に示した状態から、個別の回路モジュール１０３のサイズに分断する。ここでは、既に形成されている溝１１に沿って基板１を分断すればよい。こうして、図２４に示すような回路モジュール１０３を得ることができる。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ 基板、１ａ 主表面、２ 導体パターン、３ 封止樹脂部、４，５ 部品、６ 第１部品、６ａ 部品本体、６ｂ 接続部、６ｃ 中空部、６ｄ 第１樹脂部、６ｅ 樹脂部、６ｆ インターポーザ、７ 導体膜、８ 第２樹脂部、９ （のちに除去される予定の）樹脂部、１１ 溝、１２ 凹部、１０１，１０２，１０３ 回路モジュール。

Claims (6)

  1. 上面および側面を有し、主表面を有する基板と、
    前記主表面に実装された第１部品と、
    前記主表面を覆いつつ前記第１部品の少なくとも前記側面を覆う封止樹脂部とを備え、
    前記第１部品は中空部を有しており、前記第１部品は、前記中空部に露出する接続部を備え、
    前記封止樹脂部は前記第１部品の前記上面のうち前記中空部に対応する領域の少なくとも一部を避けて配置されており、
    前記第１部品の上面は、前記封止樹脂部の上面より低い位置にあり、
    前記第１部品は、前記中空部より上側に樹脂からなる第１樹脂部を含み、
    前記第１樹脂部の上面と前記封止樹脂部の上面とは、同一平面内にある、回路モジュール。
  2. 上面および側面を有し、主表面を有する基板と、
    前記主表面に実装された第１部品と、
    前記主表面を覆いつつ前記第１部品の少なくとも前記側面を覆う封止樹脂部とを備え、
    前記第１部品は中空部を有しており、前記第１部品は、前記中空部に露出する接続部を備え、
    前記封止樹脂部は前記第１部品の前記上面のうち前記中空部に対応する領域の少なくとも一部を避けて配置されており、
    前記第１部品の上面は、前記封止樹脂部の上面より低い位置にあり、
    前記第１部品の上側に、前記封止樹脂部の材料よりヤング率が低い樹脂からなる第２樹脂部が配置されており、前記第２樹脂部の上面と前記封止樹脂部の上面とは、同一平面内にある、回路モジュール。
  3. 少なくとも前記第１部品の上面と前記封止樹脂部の上面との間の境界を覆うように導体膜が配置されている、請求項１に記載の回路モジュール。
  4. 少なくとも前記第２樹脂部の上面と前記封止樹脂部の上面との間の境界を覆うように導体膜が配置されている、請求項２に記載の回路モジュール。
  5. 主表面を有する基板と、
    中空部を有し、前記主表面に配置される第１部品と、
    前記主表面に配置され、前記第１部品よりも背の高い第２部品と、
    第１樹脂部とを備え、
    前記第１樹脂部は、前記第２部品の上面を覆い、かつ、前記第１部品の上面のうち前記中空部に対応する領域の少なくとも一部を避けて配置されており、
    前記第１部品の上側に、前記第１樹脂部の材料よりヤング率が低い樹脂からなる第２樹脂部が配置されている、回路モジュール。
  6. 少なくとも前記第２樹脂部の上面と前記第１樹脂部の上面との間の境界を覆うように導体膜が配置されている、請求項５に記載の回路モジュール。
JP2018558916A 2016-12-28 2017-11-24 回路モジュール Active JP6780710B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254777 2016-12-28
JP2016254777 2016-12-28
PCT/JP2017/042218 WO2018123382A1 (ja) 2016-12-28 2017-11-24 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2018123382A1 JPWO2018123382A1 (ja) 2019-10-31
JP6780710B2 true JP6780710B2 (ja) 2020-11-04

Family

ID=62707507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018558916A Active JP6780710B2 (ja) 2016-12-28 2017-11-24 回路モジュール

Country Status (4)

Country Link
US (1) US10818566B2 (ja)
JP (1) JP6780710B2 (ja)
CN (1) CN110114870B (ja)
WO (1) WO2018123382A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243437A (ja) * 2000-02-29 2001-09-07 Toshiba Chem Corp データキャリアモジュール、データキャリア及びデータキャリアの製造方法
JP2003115563A (ja) * 2001-10-04 2003-04-18 Toshiba Corp 電気部品とその製造方法
JP2005110017A (ja) 2003-09-30 2005-04-21 Toshiba Corp 高周波フィルタモジュール及びその製造方法
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
JP5046770B2 (ja) * 2007-07-25 2012-10-10 日本電波工業株式会社 圧電部品
JP2010165748A (ja) * 2009-01-13 2010-07-29 Renesas Electronics Corp 電子装置
JP2011146486A (ja) * 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP2013062328A (ja) * 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5861771B2 (ja) * 2012-03-26 2016-02-16 株式会社村田製作所 弾性波装置及びその製造方法
WO2014080931A1 (ja) * 2012-11-21 2014-05-30 株式会社カネカ 放熱構造体
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6190732B2 (ja) * 2014-01-30 2017-08-30 新光電気工業株式会社 放熱板及び半導体装置
US20150221578A1 (en) * 2014-02-05 2015-08-06 Infineon Technologies Ag Semiconductor package and method for producing a semiconductor
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
FR3018630A1 (fr) * 2014-03-11 2015-09-18 St Microelectronics Grenoble 2 Boitier electronique perfore et procede de fabrication
TWI549235B (zh) * 2014-07-03 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法與定位構形
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
JP6557968B2 (ja) * 2014-12-25 2019-08-14 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
WO2017077837A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 部品実装基板
JP6556081B2 (ja) * 2016-03-24 2019-08-07 京セラ株式会社 弾性表面波装置

Also Published As

Publication number Publication date
CN110114870A (zh) 2019-08-09
US20190318973A1 (en) 2019-10-17
JPWO2018123382A1 (ja) 2019-10-31
WO2018123382A1 (ja) 2018-07-05
US10818566B2 (en) 2020-10-27
CN110114870B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
JP5576543B1 (ja) 回路モジュール
US6663943B2 (en) Surface acoustic wave device and method for making the same
US20170117229A1 (en) Circuit package with trench features to provide internal shielding between electronic components
US20170117230A1 (en) Circuit package with segmented external shield to provide internal shielding between electronic components
US7450395B2 (en) Circuit module and circuit device including circuit module
WO2014112167A1 (ja) モジュールおよびその製造方法
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
JP6528850B2 (ja) 高周波モジュール
CN105374778B (zh) 晶片封装体及其制造方法
CN108962764B (zh) 半导体结构的形成方法、半导体芯片、封装方法及结构
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
JP6780710B2 (ja) 回路モジュール
JP2009117450A (ja) モジュールおよびその製造方法
JP2006351590A (ja) マイクロデバイス内蔵基板およびその製造方法
JP4619201B2 (ja) ウェハレベル気密パッケージの製造方法および気密パッケージ
JP6365360B2 (ja) 電子装置及びその製造方法
JP2004363379A (ja) 半導体装置
JP5949667B2 (ja) モールドパッケージおよびその製造方法
US9253886B2 (en) Module and production method
JP4493481B2 (ja) 多数個取り配線基板
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2007042702A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6780710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150