JP6528850B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6528850B2
JP6528850B2 JP2017538536A JP2017538536A JP6528850B2 JP 6528850 B2 JP6528850 B2 JP 6528850B2 JP 2017538536 A JP2017538536 A JP 2017538536A JP 2017538536 A JP2017538536 A JP 2017538536A JP 6528850 B2 JP6528850 B2 JP 6528850B2
Authority
JP
Japan
Prior art keywords
groove
sealing resin
resin layer
wiring substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017538536A
Other languages
English (en)
Other versions
JPWO2017043621A1 (ja
Inventor
喜人 大坪
喜人 大坪
義久 増田
義久 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017043621A1 publication Critical patent/JPWO2017043621A1/ja
Application granted granted Critical
Publication of JP6528850B2 publication Critical patent/JP6528850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0015—Gaskets or seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールに関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールの中には、配線基板上に実装された部品が封止樹脂により被覆されるとともに、当該封止樹脂の表面を被覆するようにシールド層が設けられるものがある。
シールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールドが設けられた高周波モジュールが提案されている。
例えば、図９に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１上に複数の部品１０２が実装され、これらの部品１０２が封止樹脂層１０３で覆われる。封止樹脂層１０３の上面には、所定の部品間を通るトレンチ１０４（溝）が形成される。シールド層１０５は、封止樹脂層１０３の表面を被覆するとともにトレンチ１０４に充填される導電性樹脂で形成される。また、シールド層１０５は、トレンチ１０４の底部で、配線基板１０１上の表面導体１０６に接続される。表面導体１０６は、高周波モジュール１００のグランド端子に電気的に接続されている。
この構成によると、封止樹脂層１０３の表面を被覆する導電性樹脂により、部品１０２に対する外部からのノイズを遮蔽できる。また、トレンチ１０４に充填された導電性樹脂により所定の部品間のノイズの相互干渉を防止することもできる。
特許第５６２２９０６号公報（段落００３０〜００４０、図４等参照）
従来の高周波モジュール１００では、封止樹脂層１０３の表面が平坦なため、例えば、配線基板１０１に実装された部品１０２の厚みに差がある場合には、厚みが薄い方の部品１０２の上に、封止樹脂層１０３の余分な部分が形成される。本発明者は、このような余分な部分を減らして、高周波モジュール１００の小型化を図るため、部品１０２の厚みに応じて封止樹脂層１０３の厚みを変えることで、小型化を図ることを検討している。しかしながら、封止樹脂層１０３の厚みを変えると表面に段差ができ、この段差を跨ぐようにシールド用のトレンチ１０４を形成する場合には、トレンチ１０４の高所側と低所側の両方で万遍なく導電性ペーストを充填し、未充填の領域をなくすのが難しいという問題があることがわかった。
本発明は、上記した課題に鑑みてなされたものであり、封止樹脂層の表面に段差が形成される高周波モジュールにおいて、シールド用の溝が封止樹脂層の段差を跨ぐ場合に、溝への導電性ペーストの充填性の向上を図ることを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層されるとともに、前記配線基板の前記主面側の面と対向する面に段差が設けられた、前記複数の部品を覆う封止樹脂層と、前記配線基板を平面視して前記段差と交差するように前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、前記溝内に配置され、導体で形成されたシールド壁とを備え、前記溝には、前記配線基板の前記主面と垂直な方向であって、当該溝と交差する方向の断面において、前記配線基板の前記主面側の第１部分と、該第１部分と連続する前記封止樹脂層の前記対向する面側の第２部分とがあり、前記断面において、前記段差の高所側に位置する前記溝の前記第２部分の面積は、前記段差の低所側に位置する前記溝の前記第２部分の面積よりも大きく形成されていることを特徴としている。
この構成によると、段差の高所側の溝における封止樹脂層の前記対向する面側の部分（第２部分）は、段差の低所側の溝のそれよりも導電性ペーストの充填容量が大きくなる。すなわち、導電性ペーストを充填しにくい、段差の高所側の溝において、ペースト充填開口部の面積、あるいは開口を低所側の溝よりも大きくすることができ、第２部分のペースト充填を容易にすることができ、配線基板の主面側の部分（第１部分）への充填性を向上させることができる。またシールド壁と配線基板の接続部の幅は一定であってもよく、この場合には、配線基板の部品実装面積の低下を招く事がない。
また、前記第２部分は、前記段差の高所側での前記溝の深さ方向の長さが、低所側での当該方向の長さよりも大きく形成されることにより、前記段差の高所側での前記第２部分の面積が、低所側での前記第２部分の面積よりも大きく形成されていてもよい。この場合、段差の高所側と低所側とで溝の第２部分の面積を変えるに当たり、溝の幅を変える必要がない。
また、前記第２部分は、前記段差の高所側での前記封止樹脂層の前記対向する面の高さ位置での幅が、低所側での当該高さ位置での幅よりも大きく形成されることにより、前記段差の高所側での前記第２部分の面積が、低所側での前記第２部分の面積よりも大きく形成されていてもよい。この構成によると、段差の高所側と低所側とで溝の第１部分の深さ方向の長さを変えずに、第２部分の面積を変えることができる。
また、前記段差は、高所側と低所側とを繋ぐ傾斜面を有し、前記傾斜面における前記第２部分の面積は、前記段差の高所側の面積と低所側の面積の間の大きさで形成されていてもよい。この構成によると、段差に傾斜面がある場合において、溝の全長にわたって導電性ペーストの充填性を向上させることができる。
また、前記傾斜面における前記第２部分の面積は、前記段差の高所側から低所側に向かうにつれて小さくなるように形成されていてもよい。この構成によると、溝の傾斜面に形成される部分での導電性ペーストの充填性をさらに向上させることができる。
また、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層されるとともに、前記配線基板の前記主面側の面と対向する面に段差が設けられた、前記複数の部品を覆う封止樹脂層と、前記配線基板を平面視して前記段差と交差するように前記封止樹脂層に配設され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、前記溝内に配置され、導体で形成されたシールド壁とを備え、前記溝は、前記封止樹脂層の前記配線基板の前記主面側の面から前記対向する面に向かう方向に拡開する断面形状を有し、前記段差の高所側に位置する前記溝の断面形状の拡開の度合は、前記段差の低所側に位置する前記溝の断面形状の拡開の度合よりも大きく形成されていてもよい。
このように、溝の断面形状を、封止樹脂層の前記対向する面に向かう方向に拡開させることでも、溝への導電性ペーストの充填性を向上させることができる。また、前記溝の断面形状の拡開の度合が、前記段差の高所側が低所側よりも大きく形成されるため、高所側の溝への導電性ペーストの充填性を向上させることができる。
本発明によれば、段差の高所側の溝における封止樹脂層の前記対向する面側の部分（第２部分）は、段差の低所側の溝のそれよりも導電性ペーストの充填容量が大きくなるため導電性ペーストを充填しにくい高所側の溝において、配線基板の主面側の部分（第１部分）への充填性を向上させることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールの平面図である。 溝の断面形状を説明するための図である。 本発明の第２実施形態にかかる高周波モジュールの斜視図である。 溝の断面形状を説明するための図である。 溝の変形例を示す図である。 溝の他の変形例を示す図である。 溝の他の変形例を示す図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュールについて、図１〜図３を参照して説明する。なお、図１は高周波モジュールの断面図、図２は高周波モジュールの平面図、図３は溝の断面形状を説明するための図である。なお、図１は、図２のＡ−Ａ矢視断面図を示し、図２は封止樹脂層の上面のシールド膜を図示省略している。また、図３（ａ）は段差の高所側（図１の矢印Ｈ１参照）の溝の断面を示し、図３（ｂ）は段差の低所側（図１の矢印Ｈ２参照）の溝の断面を示している。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の上面２０ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド壁５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ〜２ｄが積層されてなる。配線基板２の上面２０ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極７や、シールド壁５に接続される表層導体（図示省略）が形成されるとともに、下面２０ｃには、外部接続用の外部電極８が形成される。また、配線基板２の内部には、各種配線電極９ａ，９ｂやビア導体１０が形成されている。表層導体は、配線基板２の内部に形成されたグランド電極（配線電極９ａ）に電気的に接続される。なお、配線基板２は単層構造および多層構造のいずれであってもよい。
実装電極７、表層導体、外部電極８および配線電極９ａ，９ｂは、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、シールド壁５に接続される表層導体には、例えば、半田膜等の表層導体を保護する金属部材が積層されていてもよい。
各部品３ａ，３ｂは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
封止樹脂層４は、配線基板２の上面２０ａと各部品３ａ，３ｂとを被覆するように配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。また、この実施形態では、封止樹脂層４における配線基板２に接する面の反対面である上面４ａ（本発明の「対向する面」に相当）に高所と低所を形成する段差が形成されている。この段差は、略平行に配置された高所面４ａ１および低所面４ａ２と、これらの面４ａ１，４ａ２に垂直な方向であって、両面を繋ぐ段差面４ａ３とにより形成されている。
シールド壁５は、封止樹脂層４の上面４ａに形成された溝１１内の導体により形成される。具体的には、図１および２に示すように、封止樹脂層４の上面４ａには、配線基板２を平面視して、封止樹脂層４の段差と交差するとともに、所定の部品３ａ，３ｂ間を通る溝１１が形成され、該溝１１に導体が配設されることでシールド壁５が形成される。また、この実施形態の溝１１は、その全長に渡り、封止樹脂層４を厚み方向に貫通するように設けられており、配線基板２の上面２０ａの表層導体と、溝１１内のシールド壁５とが接続できるように構成されている。また、シールド壁５は、その上端部が後述するシールド膜６の天面と電気的に接続される。なお、シールド壁５は、例えば、Ａｇ、Ｃｕ、Ａｌのいずれかの金属フィラを含有する導電性ペーストを溝１１に充填することで形成することができる。
また、配線基板２の上面２０ａと垂直な方向であって、当該溝１１に交差する方向の溝１１の断面の形状が、段差の高所側と低所側とで異なる。具体的には、図３に示すように、溝１１の当該断面には、配線基板２の上面２０ａ側の第１部分１１ａと、該第１部分１１ａと連続する封止樹脂層４の上面４ａ側の第２部分１１ｂとがある。このとき、第１部分１１ａおよび第２部分１１ｂはいずれも封止樹脂層４の配線基板２との対向面から上面４ａに向かう方向に拡開する形状で形成される。また、高所側および低所側のいずれの断面も、第１部分１１ａの最大幅が第２部分１１ｂの最大幅よりも狭く形成される。また、この実施形態では、溝１１の第２部分１１ｂは、封止樹脂層４の上面４ａの高さ位置での幅Ｗ１は、段差の高所側と低所側とが略同じ大きさで形成されるのに対して、段差の高所側での溝１１の深さ方向の長さＬ１が、低所側での当該方向の長さＬ２よりも大きく形成されることにより、段差の高所側の面積が、低所側の面積よりも大きく形成される。
シールド膜６は、配線基板２内の各種配線電極や各部品３ａ，３ｂに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の上面４ａおよび周側面４ｂ、並びに配線基板２の側面２０ｂを被覆するように封止樹脂層４に積層される。なお、シールド膜６は、配線基板２の側面２０ｂに露出した配線電極９ａ（グランド電極）に接続されている。
また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌ、のうちのいずれかの金属、あるいは、Ｃ（カーボン）で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌなどの金属で形成することができる。
（高周波モジュールの製造方法）
次に、高周波モジュール１ａの製造方法について説明する。
まず、部品３ａ，３ｂを実装するための実装電極７、シールド壁５に接続される表層導体、各種配線電極９ａ，９ｂおよびビア導体１０が形成された配線基板２を周知の方法で準備する。
次に、配線基板２の上面２０ａに、半田実装などの周知の表面実装技術を用いて各部品３ａ，３ｂを実装する。
次に、各部品３ａ，３ｂを被覆するように、配線基板２の上面２０ａに封止樹脂層４を積層して部品封止体を形成する。このとき、封止樹脂層４の上面４ａに段差を形成する。このような封止樹脂層４は、例えば、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
次に、封止樹脂層４に、所定の部品３ａ，３ｂ間に配置された溝１１を、２段階のレーザ照射により形成する。具体的には、まず、第１段階として、封止樹脂層４の上面４ａ側からレーザ光を照射し、溝１１の第２部分１１ｂに相当する部分を形成する。このとき、配線基板２の上面２０ａが露出しない程度の浅い溝（第１溝）を形成するとともに、その溝の深さを、高所側（高所側の深さＬ１）が低所側（低所側の深さＬ２）より深くなるようにする。
次に、第２段階として、第１溝の底部にレーザ光を照射して、封止樹脂層４を貫通する第２溝を形成して溝１１が完成する。このとき、第２溝の幅を第１溝の幅（図３の幅Ｗ１参照）よりも狭く形成する。本実施形態においては、例えば、溝１１の第１部分１１ａの幅の最大値が、第２部分１１ｂの幅の最小値よりも小さい。このように、溝１１を２段階のレーザ照射で形成すると、第２溝の幅の形成精度を向上できる。また、第２溝の幅の形成精度が向上すると、当該溝の幅を狭めて、配線基板２の上面２０ａの実装面積を広げることができる。なお、図３において、溝１１の第１部分１１ａ、第２部分１１ｂは、深くなるにつれて幅が狭まるテーパ状に形成されているが、本実施形態において、溝の第１部分１１ａ、第２部分１１ｂの形状は、この形状に限られない。第１部分１１ａ、第２部分１１ｂの側面は、封止樹脂層４の上面に対して垂直であってもよいし、側面が曲面状であってもよい。
次に、溝１１にＡｇなどの金属フィラを含有する導電性ペーストを充填してシールド壁５を形成する。このとき、段差の高所側の溝１１の第２部分１１ｂの面積が、低所側の溝１１の第２部分１１ｂの面積よりも大きく形成されるため、高所側の溝１１の第２部分１１ｂに相当する部分において、導電性ペーストの溜まり量を多くすることができ、かつトレンチ高さが異なっていても充填が困難な第一部分の高さ、形状、溝幅は略同じとする事ができる。このようにすると、本来、充填が難しい、高所側の溝１１の第１部分１１ａに相当する部分への導電性ペーストの充填性が向上する。
次に、封止樹脂層４の上面４ａ、周側面４ｂおよび配線基板２の側面２０ｂを被覆するシールド膜６を、例えば、スパッタ法や蒸着法などの成膜技術を用いて形成して、高周波モジュール１ａが完成する。
したがって、上記した実施形態によれば、段差の高所側の溝１１の第２部分１１ｂの面積が、低所側の第２部分１１ｂの面積よりも大きく形成される。このようにすると、高所側の溝１１への導電性ペーストの充填容量が低所側の溝１１よりも増えるため、導電性ペーストを充填しにくい高所側の溝１１の第１部分１１ａへの充填性を向上させることができる。
また、封止樹脂層４の上面４ａに段差が設けられるため、例えば、複数の部品３ａ，３ｂのうち、厚みが厚い方の部品３ａ，３ｂを封止樹脂層４の段差の高所側に配置し、薄い方の部品３ａ，３ｂを封止樹脂層４の低所側に配置するなどして、封止樹脂層４の余分な部分を減らすことができる。また、シールド壁５が、封止樹脂層４の段差と交差するように配設されるため、配線基板２の上面２０ａに実装された部品３ａ，３ｂの配置自由度を向上することができる。
＜第２実施形態＞
次に、本発明の第２実施形態にかかる高周波モジュールについて、図４および図５を参照して説明する。なお、図４は高周波モジュールの斜視図、図５は溝１１の断面形状を説明するための図である。また、図４ではシールド膜６を図示省略している。また、図５（ａ）は図４の矢印Ｈ１の高さ位置での溝１１の断面図、図５（ｂ）は図４の矢印Ｈ３の高さ位置での溝１１の断面図、図５（ｃ）は図４の矢印Ｈ４の高さ位置での溝１１の断面図、図５（ｄ）は図４の矢印Ｈ２の高さ位置での溝１１の断面図を示す。
この実施形態にかかる高周波モジュール１ｂが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図４に示すように、封止樹脂層４の段差形状が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、封止樹脂層４の上面４ａの段差は、高所面４ａ１および低所面４ａ２と、高所（高所面４ａ１）から低所（低所面４ａ２）に向かって傾斜する段差面４ａ４とで形成されている。また、溝１１の第２部分１１ｂは、いずれの断面でも幅Ｗ１（上面４ａの高さ位置の幅）が同じで、溝１１の深さ方向の長さが高所側から低所側に向かうにつれて小さくなるように形成される（Ｌ１＞Ｌ３＞Ｌ４＞Ｌ２）。したがって、段差面４ａ４に形成される溝１１については、いずれの断面も第２部分１１ｂの面積が、高所側の溝１１の第２部分１１ｂの面積と低所側の溝の第２部分１１ｂの面積の間の大きさで形成される。また、段差面４ａ４の溝１１の第２部分１１ｂの面積は、図５（ｂ）および（ｃ）に示すように、段差の高所側から低所側に向かうにつれて小さくなるように形成される。
この構成によると、段差が傾斜面（段差面４ａ４）を有する場合であっても、溝１１の全長に渡って導電性ペーストの充填性の向上を図ることができる。また、例えば、封止樹脂層４の段差を金型で成形する場合は、封止樹脂層４の金型からの抜けが容易になる。
（溝の変形例）
次に、溝１１の変形例について、図６〜図８を参照して説明する。なお、図６〜図８は、溝１１の断面形状の変形例を示す図であり、図５に対応する図である。
溝１１の断面形状は、適宜、変更することができる。例えば、図６に示すように、溝１１の第１部分１１ａの上端位置での幅と、第２部分１１ｂの下端位置での幅とを同じ大きさで形成した上で、溝１１の第２部分の拡開の度合を第１部分の拡開の度合よりも大きくして溝１１を形成するようにしてもよい。
また、図７に示すように、高所側の溝１１の第２部分１１ｂの面積を、低所側の溝１１の第２部分の面積よりも大きくするに当たり、第２部分１１ｂの溝１１の深さ方向の長さＬ５の大きさを変えずに、第２部分１１ｂの封止樹脂層４の上面４ａの位置での幅を変えるようにしてもよい。この場合、高所側の溝１１の第２部分１１ｂの幅Ｗ１より低所側の溝１１の第２部分１１ｂの幅Ｗ２を小さくする。また、段差面４ａ４の溝１１については、いずれの断面も第２部分１１ｂの幅を、高所側の幅Ｗ１と低所側の幅Ｗ２の間の大きさで形成するとともに、高所側から低所側に向かうにつれて幅を小さくする（Ｗ１＞Ｗ３＞Ｗ４＞Ｗ２）。
また、図８に示すように、溝１１が第１部分１１ａと第２部分１１ｂの２部分構成から、１部分構成にしてもよい。この場合、溝１１を配線基板２の上面２０ａから封止樹脂層４の上面４ａに向かう方向に拡開する断面形状に形成する。また、このときの拡開の度合は、段差の高所側が低所側よりも大きく形成する。段差面４ａ４の溝１１の拡開の度合については、いずれの断面も高所側の拡開の度合と低所側の拡開の度合の間の度合で形成するとともに、高所側から低所側に向かうにつれて拡開の度合を小さくする。このようにすると、封止樹脂層４の上面４ａの高さ位置での溝１１の幅は、高所側の溝１１が低所側の溝１１よりも大きくなる（Ｗ１＞Ｗ３＞Ｗ４＞Ｗ２）。また、溝１１のうち配線基板２の上面２０ａに接する部分の幅を、溝の高さによらず一定にできることから、配線基板２において部品を実装できる領域を広く保つことができる。
このように、溝１１を、図６〜図８に示すような断面形状にしても、第２実施形態の高周波モジュール１ｂの効果と同様の効果を得ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、第１実施形態の溝１１の断面形状を、図６〜図８に示した断面形状で形成するようにしてもよい。
また、本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｂ 高周波モジュール
２ 配線基板
２０ａ 上面（主面）
３ａ，３ｂ 部品
４ 封止樹脂層
４ａ 上面（対向する面）
５ シールド壁
１１ 溝
１１ａ 第１部分
１１ｂ 第２部分

Claims (6)

  1. 配線基板と、
    前記配線基板の主面に実装された複数の部品と、
    前記配線基板の前記主面に積層されるとともに、前記配線基板の前記主面側の面と対向する面に段差が設けられた、前記複数の部品を覆う封止樹脂層と、
    前記配線基板を平面視して前記段差と交差するように前記封止樹脂層に形成され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、
    前記溝内に配置され、導体で形成されたシールド壁とを備え、
    前記溝には、前記配線基板の前記主面と垂直な方向であって、当該溝と交差する方向の断面において、前記配線基板の前記主面側の第１部分と、該第１部分と連続する前記封止樹脂層の前記対向する面側の第２部分とがあり、
    前記断面において、前記段差の高所側に位置する前記溝の前記第２部分の面積は、前記段差の低所側に位置する前記溝の前記第２部分の面積よりも大きく形成されていることを特徴とする高周波モジュール。
  2. 前記第２部分は、前記段差の高所側での前記溝の深さ方向の長さが、低所側での当該方向の長さよりも大きく形成されることにより、前記段差の高所側での前記第２部分の面積が、低所側での前記第２部分の面積よりも大きく形成されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記第２部分は、前記段差の高所側での前記封止樹脂層の前記対向する面の高さ位置での幅が、低所側での当該高さ位置での幅よりも大きく形成されることにより、前記段差の高所側での前記第２部分の面積が、低所側での前記第２部分の面積よりも大きく形成されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記段差は、高所側と低所側とを繋ぐ傾斜面を有し、
    前記傾斜面における前記第２部分の面積は、前記段差の高所側の面積と低所側の面積の間の大きさで形成されていることを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
  5. 前記傾斜面における前記第２部分の面積は、前記段差の高所側から低所側に向かうにつれて小さくなるように形成されていることを特徴とする請求項４に記載の高周波モジュール。
  6. 配線基板と、
    前記配線基板の主面に実装された複数の部品と、
    前記配線基板の前記主面に積層されるとともに、前記配線基板の前記主面側の面と対向する面に段差が設けられた、前記複数の部品を覆う封止樹脂層と、
    前記配線基板を平面視して前記段差と交差するように前記封止樹脂層に配設され、前記複数の部品のうち所定の部品と他の部品との間を通る溝と、
    前記溝内に配置され、導体で形成されたシールド壁とを備え、
    前記溝は、前記封止樹脂層の前記配線基板の前記主面側の面から前記対向する面に向かう方向に拡開する断面形状を有し、
    前記段差の高所側に位置する前記溝の断面形状の拡開の度合は、前記段差の低所側に位置する前記溝の断面形状の拡開の度合よりも大きく形成されていることを特徴とする高周波モジュール。
JP2017538536A 2015-09-11 2016-09-09 高周波モジュール Active JP6528850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179615 2015-09-11
JP2015179615 2015-09-11
PCT/JP2016/076586 WO2017043621A1 (ja) 2015-09-11 2016-09-09 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2017043621A1 JPWO2017043621A1 (ja) 2018-06-14
JP6528850B2 true JP6528850B2 (ja) 2019-06-12

Family

ID=58239993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017538536A Active JP6528850B2 (ja) 2015-09-11 2016-09-09 高周波モジュール

Country Status (4)

Country Link
US (1) US10342116B2 (ja)
JP (1) JP6528850B2 (ja)
CN (1) CN108029226B (ja)
WO (1) WO2017043621A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
CN110506457B (zh) 2017-03-31 2021-03-12 株式会社村田制作所 高频模块
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法
JP7067609B2 (ja) * 2018-02-28 2022-05-16 株式会社村田製作所 高周波モジュール
TW202135173A (zh) * 2020-03-13 2021-09-16 力成科技股份有限公司 具局部外金屬層的半導體封裝結構及其製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177520A (ja) * 2009-01-30 2010-08-12 Toshiba Corp 電子回路モジュールおよびその製造方法
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
JP5527785B1 (ja) * 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP2015072935A (ja) 2013-09-03 2015-04-16 太陽誘電株式会社 回路モジュール及びその製造方法

Also Published As

Publication number Publication date
US10342116B2 (en) 2019-07-02
WO2017043621A1 (ja) 2017-03-16
JPWO2017043621A1 (ja) 2018-06-14
US20180199428A1 (en) 2018-07-12
CN108029226A (zh) 2018-05-11
CN108029226B (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
JP6528850B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
JP7120295B2 (ja) 高周波モジュール
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
JP6806166B2 (ja) 高周波モジュール
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
JP6760397B2 (ja) モジュール
US9055682B2 (en) Circuit module
JP7028254B2 (ja) 高周波モジュール
JP7047904B2 (ja) 高周波モジュールの製造方法および高周波モジュール
US10312172B2 (en) High-frequency module
EP2787530A1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP5750528B1 (ja) 部品内蔵回路基板
JP6107941B2 (ja) 複合基板
WO2018101381A1 (ja) 高周波モジュール
CN110506457B (zh) 高频模块
JP6511947B2 (ja) 高周波モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP3185689U (ja) 電子回路モジュール
JP7131624B2 (ja) モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190429

R150 Certificate of patent or registration of utility model

Ref document number: 6528850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150