JP7047904B2 - 高周波モジュールの製造方法および高周波モジュール - Google Patents

高周波モジュールの製造方法および高周波モジュール Download PDF

Info

Publication number
JP7047904B2
JP7047904B2 JP2020518293A JP2020518293A JP7047904B2 JP 7047904 B2 JP7047904 B2 JP 7047904B2 JP 2020518293 A JP2020518293 A JP 2020518293A JP 2020518293 A JP2020518293 A JP 2020518293A JP 7047904 B2 JP7047904 B2 JP 7047904B2
Authority
JP
Japan
Prior art keywords
groove
wiring board
frequency module
sacrificial layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020518293A
Other languages
English (en)
Other versions
JPWO2019216299A1 (ja
Inventor
忠志 野村
了 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019216299A1 publication Critical patent/JPWO2019216299A1/ja
Application granted granted Critical
Publication of JP7047904B2 publication Critical patent/JP7047904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、封止樹脂層にシールド用の溝が形成された高周波モジュールおよびその製造方法に関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールの中には、配線基板上に実装された部品が樹脂層で被覆され、該樹脂層の表面を被覆するようにシールド層が設けられるものがある。
このようなシールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉することがある。そこで、従来では、外部からのノイズを遮蔽するためだけでなく、実装部品間におけるノイズの干渉を抑制するためにシールド壁が設けられる場合もある。例えば、図９に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１の上面１０１ａに複数の部品１０２ａ，１０２ｂが実装され、部品１０２ａ，１０２ｂが封止樹脂層１０３で封止される。また、封止樹脂層１０３には両部品１０２ａ，１０２ｂの間にトレンチ１０４が形成される。そして、封止樹脂層１０３の表面を導電性材料で被覆する際、当該トレンチ１０４にも導電性材料が充填されることにより、部品全体のシールドとして機能する外部シールド部１０５と、部品間のシールドとして機能する内部シールド部１０６が形成される。
なお、この高周波モジュール１００では、封止樹脂層１０３にレーザ加工を行うことによりトレンチ１０４を形成し、このトレンチ１０４に導電性樹脂を充填して内部シールド部１０６を形成する。そして、グランド電位に接続されている表層導体１０７に、シールドが当接している。
特許第５５７６５４２号公報（段落００２２～００６０、図４等参照）
特許文献１では、トレンチ１０４に相当する配線基板１０１の上面１０１ａにおいて、表層導体１０７が形成されている。表層導体１０７は、レーザ光を反射するため、当該表層導体が存在することで、トレンチ１０４が形成されるときの、レーザ光による配線基板１０１上へのダメージを軽減することができる。しかしながら、軽減されるとはいえ、従来の高周波モジュール１００では、レーザ加工時のレーザ光による、表層導体１０７へのダメージがなくなるわけではないため、表層導体１０７を信号用の配線電極として利用できない。そのため、信号用の配線電極は、トレンチ１０４に相当する部分以外の配線基板１０１の上面１０１ａの領域や、あるいは配線基板１０１の内層などに形成する必要があり、この場合、高周波モジュール１００のサイズが大きくなってしまう。また、信号用の配線電極上にトレンチ１０４を形成するときに、トレンチ１０４を当該配線電極に到達しない深さとすることもできるが、この場合、封止樹脂層が一部残ってしまうため、高周波モジュール１００の低背化の妨げとなる。また、部品１０２ａと部品１０２ｂとの間にトレンチ１０４を形成する場合も、レーザ光の影響を受けない程度に、トレンチ１０４と部品１０２ａ，１０２ｂとを離す必要があるため、高周波モジュール１００の小型化の妨げとなる。また、例えば、部品１０２ａ，１０２ｂの上にトレンチ１０４を形成するときにおいても、部品１０２ａ，１０２ｂが損傷するおそれがあるため、部品１０２ａ，１０２ｂから浮かしてトレンチ１０４を形成する必要があり、封止樹脂層が一部残ってしまうため、高周波モジュール１００の低背化の妨げとなる。
本発明は、上記した課題に鑑みてなされたものであり、封止樹脂層にシールド用の溝が形成された高周波モジュールにおいて、配線基板に形成される配線電極や、実装部品にダメージを与えることなく、小型化を図ることを目的とする。
上記した目的を達成するために、本発明の高周波モジュールの製造方法は、封止樹脂層を備える高周波モジュールの製造方法において、配線基板の主面に部品を実装する実装工程と、前記配線基板の前記主面に、前記封止樹脂層に溝を形成するための犠牲層を形成する犠牲層形成工程と、前記部品とともに前記犠牲層を封止する前記封止樹脂層を形成する封止樹脂層形成工程と、前記犠牲層を除去する除去工程と、前記封止樹脂層の表面を被覆するシールド膜を形成するシールド膜形成工程と、を備え、前記犠牲層は、前記封止樹脂層の樹脂とは異なる樹脂で形成され、前記除去工程では、前記犠牲層の樹脂を溶解して除去することにより前記溝を形成することを特徴としている。
また、前記犠牲層形成工程では、前記配線基板の前記主面に対して垂直な方向から見たときに、少なくとも一部が前記配線基板の前記主面に形成された信号用の配線電極に重なるように、前記犠牲層を形成することにより、前記信号用の配線電極上に前記溝を形成するようにしてもよい。
また、前記犠牲層形成工程の前に、少なくとも前記信号用の配線電極を被覆する被覆絶縁層を形成する工程をさらに備えていてもよい。
また、前記犠牲層形成工程では、前記配線基板の前記主面に対して垂直な方向から見たときに、少なくとも一部が前記部品に重なるように前記犠牲層を形成することにより、前記部品上に前記溝を形成するようにしてもよい。
また、前記犠牲層形成工程では、前記犠牲層における前記配線基板の前記主面と平行な方向の断面積が、前記配線基板の前記主面から離れるにつれて大きくなるように、前記犠牲層を形成するようにしてもよい。
また、前記犠牲層形成工程では、前記犠牲層における前記配線基板の前記主面と平行な方向の断面積が、前記配線基板の前記主面から離れるにつれて小さくなるように、前記犠牲層を形成するようにしてもよい。
また、本発明の高周波モジュールは、配線基板と、前記配線基板の一方主面に形成された部品と、前記部品を封止する封止樹脂層と、前記封止樹脂層に形成された溝と、少なくとも前記封止樹脂層の表面を被覆するシールド膜とを備え、前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、少なくとも一部が前記部品と重なり、当該重なる位置において前記溝の底から前記部品の一部が露出しており、前記溝の内壁面及び内部には、電極及び電極間を接続する半田を除く、導電部材が配置されていないことを特徴としている。
また、前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記一部が前記部品と重なり、残り部分は前記部品と重ならないとしてもよい。
また、前記溝は、一方の内壁面と、該一方の内壁面に対向する他方の内壁面とを有し、少なくとも前記一方の内壁面は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、下端縁が、上端縁よりも前記溝の内方向と反対側の方向に位置するように傾斜していてもよい。
また、本発明の他の高周波モジュールは、配線基板と、前記配線基板の一方主面に形成された部品と、前記部品を封止する封止樹脂層と、前記封止樹脂層に形成された溝と、少なくとも前記封止樹脂層の表面を被覆するシールド膜とを備え、前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記封止樹脂層を複数の領域に分割するように形成され、かつ、前記配線基板の前記一方主面に形成された信号用の配線電極の少なくとも一部に重なるように形成されており、前記信号用の配線電極が被覆絶縁層に被覆されることにより、前記信号用の配線電極の前記溝と重なる位置において、前記溝の底から前記被覆絶縁層が露出し、前記溝の壁面は、前記シールド膜で被覆されていないことを特徴としている。
また、前記配線基板の他方主面に前記部品とは異なる他の部品が実装されていてもよい。
本発明によれば、犠牲層を溶解して除去することによりシールド用の溝を形成するため、従来の高周波モジュールのように、溝と部品との距離を離す必要がない。また、例えば、部品上に溝を形成する場合であっても、レーザ光などにより部品にダメージを与えることもない。さらに、配線基板の一方主面の配線電極上に溝を形成する場合でも、当該配線電極がダメージを受けるおそれもない。したがって、封止樹脂層にシールド用の溝が形成される高周波モジュールにおいて、部品や配線電極にダメージを与えることなく、小型化を図ることができる。
本発明の第１実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 図１の断面図であって、（ａ）はＡ－Ａ矢視断面図、（ｂ）はＢ－Ｂ矢視断面図である。 図１の高周波モジュールの製造方法を説明するための図である。 図１のシールド構造の変形例を示す図である。 図１のシールド構造の他の変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールのシールド膜を除いた状態の平面図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 各実施形態の溝の形状を説明するための図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１および図２を参照して説明する。なお、図１は高周波モジュール１ａのシールド膜６を除いた状態の平面図、図２は高周波モジュール１ａの断面図であって、（ａ）は図１のＡ－Ａ矢視断面図、（ｂ）は図１のＢ－Ｂ矢視断面図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の上面２ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられた溝５ａとを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成されている。そして、配線基板２の上面２ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極７や信号伝送用の表層配線電極８などが形成される。また、配線基板２の下面２ｂには、外部接続用の複数の外部電極９が形成される。また、この実施形態では、配線基板２が、複数の絶縁層が積層されてなる多層構造を有し、隣接する絶縁層間それぞれに、各種内部配線電極１０が形成される。また、配線基板２の内部には、異なる絶縁層に形成された内部配線電極１０同士を接続するための複数のビア導体（図示省略）が形成される。また、内部配線電極１０のうち、グランド電極として機能するものの一部は、端部が配線基板２の側面２ｃから露出し、その露出した箇所でシールド膜６に接続される。これにより、シールド膜６が接地される。
また、配線基板２の上面２ａにおける、各実装電極７の形成領域を除く所定領域は、被覆絶縁層１１（図２（ｂ）参照）で被覆されている。この所定領域は、信号伝送用の表層配線電極８の形成領域を含む。すなわち、表層配線電極８は、被覆絶縁層１１で被覆されており、配線基板２の上面２ａに対して垂直な方向から見たときに、溝５ａと重なる箇所は、溝５ａの底から被覆絶縁層１１が露出する。なお、被覆絶縁層１１は、例えば、エポキシ樹脂、ソルダーレジスト、液晶ポリマ（ＬＣＰ）などの絶縁材料で形成することができる。また、溝５ａと重なる部分を有する表層配線電極８が、グランド用の配線電極の場合は、被覆絶縁層１１で被覆されていなくてもよい。この場合、溝５ａの内壁面５ａ１，５ａ２や当該配線電極が、シールド膜６で被覆されるようにして、シールド膜６と当該配線電極とが電気的に接続されるようにしてもよい。
実装電極７、表層配線電極８、外部電極９および内部配線電極１０は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極７、表層配線電極８、各外部電極９には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
各部品３ａ,３ｂは、半導体素子などの能動素子（部品３ａ）や、チップインダクタ、チップコンデンサ、チップ抵抗などの受動素子（部品３ｂ）で構成される。例えば、半導体素子は、直方体に形成されており、能動面に外部端子としての半田バンプがアレイ状に配列され、フリップチップ実装により配線基板２に実装される。また、チップ部品（受動素子：部品３ｂ）は、例えば、直方体に形成され、長手方向の両端部それぞれの表面が金属で被覆され、外部接続用の側面電極３ｂ１が形成される。これらの側面電極３ｂ１と、所定の実装電極７とが半田等を用いて接続される。なお、部品３ｂの側面電極３ｂ１は、例えば、最下層のＣｕ層と、中間層のＮｉ層と、最表層のＳｎ層との多層構造で形成することができる。
封止樹脂層４は、配線基板２の上面２ａと各部品３ａ，３ｂとを被覆して配線基板２の上面２ａ上に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
封止樹脂層４の上面４ａには、シールド用の溝５ａが形成される。図１に示すように、この溝５ａは、封止樹脂層４の上面４ａに対して垂直な方向（配線基板２の上面２ａに対して垂直な方向）から見たときに、封止樹脂層４の上面４ａの所領領域を囲む形状で形成される。したがって、封止樹脂層４の上面４ａは、溝５ａに囲まれた内側の領域と、それ以外の外側の領域とに区分けされる。
また、溝５ａは、配線基板２の上面２ａに対して垂直な方向から見たときに、一部の部品３ｂと、表層配線電極８とに重なる位置に形成される。また、溝５ａに重なる部品３ｂは、当該重なる位置において、溝５ａの底からその一部が露出している。また、表層配線電極８については、溝５ａと重なる位置において、溝５ａの底から、表層配線電極８を被覆する被覆絶縁層１１が露出している（図２（ｂ）参照）。
また、溝５ａと重なる部品３ｂの中には、溝５ａの底から側面電極３ｂ１が露出するものと、部品３ｂの上面における、対となる側面電極３ｂ１の間の領域が溝５ａの底から露出するものとがある（図２（ａ）参照）。側面電極３ｂ１が露出する箇所では、部品３ｂの側面電極３ｂ１のみならず、該側面電極３ｂ１が半田接続される実装電極７（側面電極３ｂ１と実装電極７との接続部）も露出している。また、この実施形態では、溝５ａの形状は、該溝５ａの深さ方向で溝幅が変化しないストレート形状で形成され、さらに、溝５ａの内壁面５ａ１，５ａ２がシールド膜６に被覆されていない。そのため、シールド膜６は、溝５ａを境界として、溝５ａの内側領域と、外側領域とで電気的に分離された状態となる。
発明者らの実験によれば、溝５ａの内壁面５ａ１，５ａ２がシールド膜６で被覆されていない場合であっても、溝５ａの内側領域と外側領域とで、部品間のシールド機能が確保されることが確認された。これは、溝５ａにより、前記内側領域と前記外側領域との間に封止樹脂層４の樹脂がない空間ができるため、および、シールド膜６が分離されることにより、前記内側領域と前記外側領域の一方から他方へのノイズがシールド膜６を伝って伝達するのが防止されるためと考えられる。
シールド膜６は、配線基板２内の各種内部配線電極１０や各部品３ａ，３ｂに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の上面４ａおよび側面４ｃ、並びに配線基板２の側面２ｃを被覆する。また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
（高周波モジュール１ａの製造方法）
次に、図３を参照して高周波モジュール１ａの製造方法について説明する。
まず、図３（ａ）に示すように、各実装電極７、表層配線電極８、外部電極９、内部配線電極１０などが形成された配線基板２を準備し、配線基板２の上面２ａに各部品３ａ，３ｂを実装する。部品３ａ，３ｂは、リフロー方式などを用いた半田接合など、一般的な表面実装技術を用いて実装する。
次に、図３（ｂ）に示すように、封止樹脂層４に溝５ａを形成するための犠牲層１２を形成する。犠牲層１２は、フォトリソグラフィ技術を用いて形成することができる。この場合、犠牲層１２はレジスト樹脂を用いることができる。他の形成方法としては、例えば、溝５ａを形成する位置に、インクジェットによりインクを塗布し、これを硬化させる。さらに、硬化させたインクの上にさらにインクジェットによりインクを積層し、これを硬化させる。このように、インクの塗布／硬化を繰り返し、インクを積層することにより、後に形成される溝５ａの内側領域を囲む犠牲層１２を形成する。インクジェットに用いるインクは、例えば、水溶性の樹脂などを用いることができる。なお、溝５ａが部品３ｂや表層配線電極８と重なる箇所については、部品３ｂまたは表層配線電極８を被覆する被覆絶縁層１１の上に犠牲層１２を形成する。
次に、図３（ｃ）に示すように、配線基板２の上面２ａに、各部品３ａ，３ｂおよび犠牲層１２を被覆する封止樹脂層４を形成する。封止樹脂層４は、例えば、エポキシ樹脂などの一般的な封止樹脂で形成することができる。封止樹脂層４の形成方法は、例えば、ディスペンス方式、印刷方式、コンプレッションモールド方式などを採用することができる。
なお、この実施形態のように、犠牲層１２が溝５ａの内側領域を囲む場合、該内側領域に封止樹脂層４の樹脂が流入しにくい構造となる。そのため、例えば、犠牲層１２の高さ（配線基板２の上面２ａからの高さ）が、内側領域に実装される部品３ａ，３ｂよりも低なるように形成し、封止樹脂層４の樹脂が内側領域に流入し易くなるようにしてもよい。この場合、封止樹脂層４を形成した後に、例えばレーザ加工で犠牲層１２の上端部を露出させるようにすればよい。また、犠牲層１２の一部を切り欠くなどにより、犠牲層１２に流入口を形成してもよい。この場合、流入口の形状や形成箇所は適宜選択することができ、封止樹脂層４の樹脂が流入可能な形状や、箇所であればどのようなものであってもよい。
なお、封止樹脂層４を形成したときに、該封止樹脂層４の上面４ａから犠牲層１２の上端部が露出していない場合は、露出させる。この場合、例えば、封止樹脂層４の上面４ａを研磨または研削して犠牲層１２の上端部を露出させるようにしてもよいし、レーザ加工により、犠牲層１２上の樹脂を除去し、犠牲層１２の上端部を露出させるようにしてもよい。
次に、図３（ｄ）に示すように、犠牲層１２を溶解などにより除去することにより、溝５ａを形成する。例えば、フォトリソグラフィで犠牲層１２が形成される場合は、封止樹脂層４の樹脂は溶けないが、犠牲層１２を形成するレジスト樹脂は溶かす溶解液に浸し、犠牲層１２を除去する。また、犠牲層１２が水溶性樹脂の場合は、純水に浸すなどして犠牲層１２を除去する。なお、インクジェットでインクを積層して犠牲層１２を形成する場合は、図８に示すように、内壁面５ａ１，５ａ２の、溝５ａの幅方向の断面（配線基板２の上面２ａに対して垂直な方向の断面）を波状に形成することもできる。
最後に、封止樹脂層４の上面４ａと側面４ｃおよび配線基板２の側面２ｃを被覆するシールド膜６を形成し、高周波モジュール１ａが完成する。シールド膜６は、スパッタ法や蒸着法で形成することができる。このとき、シールド膜６が、溝５ａの内壁面５ａ１，５ａ２を被覆しないようにする。このようにすると、シールド膜６の、溝５ａの内側領域を被覆する部分と、外側領域を被覆する部分とが電気的に分離し、溝５ａによるシールド特性が向上する。なお、溝５ａの幅を狭くすると、溝５ａの内壁面５ａ１，５ａ２にシールド膜６で被覆されにくくなるため、溝５ａの幅を調整して内壁面５ａ１，５ａ２がシールド膜６で被覆されないようにする。
したがって、上記した実施形態によれば、犠牲層１２を溶解して除去することによりシールド用の溝５ａを形成するため、レーザ加工やダイシングを行って溝を形成する従来の高周波モジュールのように、溝５ａと部品３ｂとの距離を離す必要がない。すなわち、溝５ａの底から部品３ｂが露出するまで溝５ａと部品３ｂを近接させても、部品３ｂにダメージを与えないため、高周波モジュール１ａの小型化および低背化を図ることができる。
また、配線基板２の表層配線電極８の直上に溝５ａを形成しても、表層配線電極８にダメージを与えないため、従来のように、表層配線電極８が溝５ａの直下を通らないように、表層配線電極８を引きまわす必要がない。この場合、配線基板２の主面（上面２ａ、下面２ｂ）の面積を小さくでき、高周波モジュール１ａの小型化を図ることができる。さらに、溝５ａを形成するのに、レーザ加工やダイシングを行わないため、配線基板２や、内部配線電極１０にダメージがなく、高周波モジュール１ａの信頼性が向上する。
（溝５ａによるシールド構造の変形例）
溝５ａによるシールド構造は適宜変更することができる。例えば、図４（ａ）に示すように、溝５ａの底から、部品３ｂの側面電極３ｂ１および該側面電極３ｂ１に半田接続される実装電極７の一部が露出するような場合、その溝５ａを導電性ペースト（例えば、ＣｕペーストやＡｇペースト）で充填することにより、導電部材１３を配置し、この導電部材１３とシールド膜６とを接続するようにしてもよい。この場合、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。
また、図４（ｂ）に示すように、部品３ｂの上面のうち、側面電極３ｂ１に被覆される部分の一部と、被覆されていない部分の一部とが溝５ａの底から露出するような場合、換言すれば、部品３ｂの上面のうち、一の側面電極３ｂ１で被覆される部分と、被覆されない部分の境界を含む特定領域が溝５ａの底から露出するような場合、その溝５ａを導電性ペースト（例えば、ＣｕペーストやＡｇペースト）からなる導電部材１３で充填してもよい。この場合、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。
また、図４（ｃ）に示すように、溝５ａの底から、部品３ｂの側面電極３ｂ１および該側面電極３ｂ１に半田接続される実装電極７の一部が露出するような場合、溝５ａの内壁面５ａ１，５ａ２と、溝５ａの底から露出する領域（部品３ｂの側面電極３ｂ１、該側面電極３ｂ１と実装電極７との接続部）とが、シールド膜６により被覆されていてもよい。この場合も、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。
なお、溝５ａの内壁面５ａ１，５ａ２をシールド膜６で被覆する場合、溝５ａの断面形状は、配線基板２の上面２ａから離れるにつれて拡開するテーパ形状とするのが好ましい。このようにすると、シールド膜６を形成する際に、封止樹脂層４の表面（上面４ａ、側面４ｃ）に加えて、溝５ａの内壁面５ａ１，５ａ２と、溝５ａの底から露出する領域とをシールド膜６で被覆することができる。なお、このような溝５ａの形状とするために、犠牲層１２は、配線基板２の上面２ａと平行な方向の断面積が、配線基板２の上面２ａから離れるに連れて大きくなるように形成する。
また、図４（ｄ）に示すように、図４（ｂ）と同様、部品３ｂの上面のうち、側面電極３ｂ１に被覆される部分の一部と、被覆されていない部分の一部とが溝５ａの底から露出するような場合、溝５ａの内壁面５ａ１，５ａ２と、部品３ｂの溝５ａの底から露出する領域とが、シールド膜６により被覆されていてもよい。この場合も、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。
なお、溝５ａの内壁面５ａ１，５ａ２をシールド膜６で被覆する場合、溝５ａの断面形状は、配線基板２の上面２ａから離れるにつれて拡開するテーパ形状とするのが好ましい。このような溝５ａの形状とするために、犠牲層１２は、配線基板２の上面２ａと平行な方向の断面積が、配線基板２の上面２ａから離れるに連れて大きくなるように形成する。
また、図４（ｅ）に示すように、溝５ａの底から、部品３ｂの上面のうち、両端部に形成された側面電極３ｂ１の間の領域が露出するような場合、その溝５ａを導電性ペースト（例えば、ＣｕペーストやＡｇペースト）からなる導電部材１３で充填し、この導電部材１３とシールド膜６とを接続するようにしてもよい。この場合、シールド膜６が配線基板２のグランド電極（内部配線電極１０）に接続されているため、これに接続される導電部材１３が接地される。
また、図４（ｆ）に示すように、溝５ａの底から、部品３ｂの上面のうち、両端部に形成された側面電極３ｂ１の間の領域が露出するような場合、溝５ａの内壁面５ａ１，５ａ２と、部品３ｂの溝５ａの底から露出する部分とが、シールド膜６により被覆されていてもよい。このように、溝５ａの内壁面５ａ１，５ａ２をシールド膜６で被覆する場合、溝５ａの断面形状は、配線基板２の上面２ａから離れるにつれて拡開するテーパ形状とするのが好ましい。このような溝５ａの形状とするために、犠牲層１２は、配線基板２の上面２ａと平行な方向の断面積が、配線基板２の上面２ａから離れるに連れて大きくなるように形成する。
なお、図４（ａ）、図４（ｂ）、図４（ｅ）のように、溝５ａに導電性ペーストを充填する構成においては、シールド膜６も導電性ペーストで形成することができる。この場合、溝５ａへの導電性ペーストの充填とシールド膜６の形成とを同時に行うことができる。また、これらの場合は、犠牲層１２を予め導電性ペーストで形成しておき、後に犠牲層１２を除去することなくシールド膜６を形成することにより、高周波モジュール１ａを製造することもできる。
また、図５（ａ）に示すように、溝５ａの底から、部品３ｂの側面電極３ｂ１および該側面電極３ｂ１に半田接続される実装電極７の一部（側面電極３ｂ１と実装電極７の接続部）が露出するような場合、溝５ａの断面形状を、配線基板２の上面２ａに近づくにつれて拡開するテーパ形状に形成する。そして、溝５ａの内壁面５ａ１，５ａ２、および、部品３ｂの溝５ａの底から露出する部分が、シールド膜６で被覆されないようにしてもよい。
溝５ａの対向する２つの内壁面５ａ１，５ａ２それぞれが、配線基板２の上面２ａに対して垂直な方向から見たときに、下端縁が上端縁よりも溝５ａの内方向と反対側の方向に位置するように傾斜している場合、すなわち、配線基板２の上面２ａに対して垂直な方向から見たときに、溝５ａの開口から内壁面５ａ１，５ａ２が視認できないように傾斜している場合、内壁面５ａ１，５ａ２は、シールド膜６で被覆されにくい。そこで、溝５ａの両内壁面５ａ１，５ａ２がシールド膜６で被覆しない場合は、溝５ａの断面形状を、配線基板２の上面２ａに近づくにつれて拡開するテーパ形状に形成するとよい。なお、このような溝５ａの形状とするために、犠牲層１２は、配線基板２の上面２ａと平行な方向の断面積が、配線基板２の上面２ａから離れるに連れて小さくなるように形成する。
また、図５（ｂ）に示すように、部品３ｂの上面のうち、側面電極３ｂ１に被覆される部分の一部と、被覆されていない部分の一部とが溝５ａの底から露出するような場合、溝５ａの断面形状を、配線基板２の上面２ａに近づくにつれて拡開するテーパ形状に形成する。そして、溝５ａの内壁面５ａ１，５ａ２、および、部品３ｂの溝５ａの底から露出する部分が、シールド膜６で被覆されないようにしてもよい。
また、図５（ｃ）に示すように、溝５ａの底から、部品３ｂの側面電極３ｂ１および該側面電極３ｂ１に半田接続される実装電極７の一部が露出するような場合、溝５ａの対向する２つの内壁面５ａ１，５ａ２のうちの一方（内壁面５ａ１）は、下端縁が上端縁よりも溝５ａの内方向と反対側の方向に位置するように傾斜させ、他方（内壁面５ａ２）は、下端縁が上端縁よりも溝５ａの内方向に位置するように傾斜させる。そして、溝５ａの他方の内壁面５ａ２、および、部品３ｂの溝５ａの底から露出する部分は、シールド膜６で被覆されるが、一方の内壁面５ａ１がシールド膜６で被覆されないようにしてもよい。このように、対向する２つの内壁面５ａ１，５ａ２のうち、一方をシールド膜６で被覆せず、他方をシールド膜６で被覆する場合、配線基板２の上面２ａに対して垂直な方向から見たときに、一方の内壁面５ａ１は溝５ａの開口から視認できないように傾斜させ、他方の内壁面５ａ２は溝の開口から視認できるように傾斜させる。
この場合、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を、配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。また、一方の内壁面５ａ１はシールド膜６に被覆されないことから、シールド膜６において、溝５ａの内側領域を被覆する部分と、溝５ａの外側領域を被覆する部分とを電気的に分離させることができる。そのため、溝５ａによるシールド特性が向上する。なお、このような溝５ａの断面形状は、犠牲層１２の形状を制御することにより実現可能である。
また、図５（ｄ）に示すように、部品３ｂの上面のうち、側面電極３ｂ１に被覆される部分の一部と、被覆されていない部分の一部とが溝５ａの底から露出するような場合、溝５ａの対向する２つの内壁面５ａ１，５ａ２のうちの一方（内壁面５ａ１）は、下端縁が上端縁よりも溝５ａの内方向と反対側の方向に位置するように傾斜させ、他方（内壁面５ａ２）は、下端縁が上端縁よりも溝５ａの内方向に位置するように傾斜させる。そして、溝５ａの他方の内壁面５ａ２、および、部品５の溝５ａの底から露出する部分は、シールド膜６で被覆されるが、一方の内壁面５ａ１がシールド膜６で被覆されないようにしてもよい。
この場合、部品３ｂの側面電極３ｂ１とシールド膜６とが導通することから、溝５ａの底から露出する側面電極３ｂ１は、部品３ｂのグランド電極である。また、シールド膜６の接地を部品３ｂの側面電極３ｂ１から行うことができるため、シールド膜６を、配線基板２の側面２ｃから露出した内部配線電極１０（グランド電極）に必ずしも接続させる必要はない。また、一方の内壁面５ａ１はシールド膜６に被覆されないため、シールド膜６において、溝５ａの内側領域を被覆する部分と、溝５ａの外側領域を被覆する部分とを電気的に分離させることができる。そのため、溝５ａによるシールド特性が向上する。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図６を参照して説明する。なお、図６は高周波モジュール１ｂのシールド膜６を除いた状態の平面図であって、図１に対応する図である。
この実施形態にかかる高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図６に示すように、シールド用の溝の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、溝５ｂは、封止樹脂層４を複数の領域に分けるように形成される（図６参照）。具体的には、溝５ｂは、配線基板２の上面２ａに対して垂直な方向から見たときに、一端部が横長矩形状の封止樹脂層４の一の長辺に到達し、他端部が当該一の長辺に対向するもう一つの長辺に到達する略直線状の第１溝５ｂ１と、第１溝５ｂ１の途中から分岐し、途中で屈折して端部が封止樹脂層４の一の短辺に到達する第２溝５ｂ２と、第１溝５ｂ１の途中から分岐して前記一の短辺に対向するもう一つの短辺に向けて延びる直線状の第３溝５ｂ３とで構成される。さらに、溝５ｂの幅は、形成箇所によって任意に変更される。
この実施形態の高周波モジュール１ｂも、第１実施形態と同様の方法で形成される。すなわち、上記した第１実施形態の高周波モジュール１ａの製造方法によれば、犠牲層１２の形状を任意に変更することで、溝５ｂの形状（溝幅、形成箇所など）を任意に変更することができる。また、溝５ｂの形成にレーザ加工やダイシングを使用しないため、溝５ｂがどのような形状であっても、部品３ａ，３ｂにダメージを与えることがない。そのため、第１実施形態と同様に、高周波モジュール１ｂの低背化による小型化、並びに配線基板２の主面を小さくすることによる小型化を図ることができる。さらに、溝５ｂを形成するのに、レーザ加工やダイシングを行わないため、配線基板２や、内部配線電極１０にダメージがなく、高周波モジュール１ｂの信頼性が向上する。なお、この実施形態において、配線基板２の上面２ａに対して垂直な方向から見たときに、溝幅が一定であってもよい。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｃについて、図７を参照して説明する。なお、図７は高周波モジュール１ｃの断面図であって、図２（ａ）に対応する図である。
この実施形態の高周波モジュール１ｃが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７に示すように、配線基板２の下面２ｂ側の構成である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、配線基板２の下面２ｂには、第１実施形態の外部電極９に代えて、複数の実装電極７０が形成される。また、各実装電極７０に部品３ｃや外部端子１４が実装され、これらが第２封止樹脂層４０により封止される。外部端子１４の下端部は、第２封止樹脂層４０の下面４０ｂから露出し、外部接続用の端子として機能する。また、シールド膜６は、封止樹脂層４の上面４ａ、側面４ｃ、配線基板２の側面２ｃに加えて、第２封止樹脂層４０の側面４０ｃも被覆する。なお、外部端子１４は、ビア導体、めっき処理などで形成されるポスト電極、金属ピンなどで形成することができる。
この構成によれば、第１実施形態の高周波モジュール１ａの効果に加えて、部品の高密度実装が可能になる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、溝５ａ、５ｂの形状は、深さ方向の途中位置で溝幅が変化する階段状の溝であってもよいし、溝５ａの内壁面５ａ１，５ａ２が曲面状に形成されていてもよい。
また、配線基板２の上面２ａに、Ｃｕなどで形成された金属ブロックを実装し、該金属ブロックと重なる位置に溝を形成してもよい。この場合、例えば、図４（ａ）や図４（ｂ）のように、溝に導電性ペーストを充填するなどして導電部材を配置し、シールド膜と接続するようにしてもよい。
また、上記した実施形態では、溝５ａ，５ｂの底から部品３ｂや表層配線電極８を被覆する被覆絶縁層１１の一部が露出する場合について説明したが、これらは必ずしも露出していなくてもよい。
また、本発明は、部品を封止する封止樹脂層にシールド用の溝が形成された種々の高周波モジュールおよびその製造方法に適用することができる。
１ａ～１ｃ 高周波モジュール
２ 配線基板
３ａ～３ｃ 部品
４ 封止樹脂層
５ａ，５ｂ 溝
６ シールド膜
８ 表層配線電極（配線電極）
１１ 被覆絶縁層
１２ 犠牲層

Claims (11)

  1. 封止樹脂層を備える高周波モジュールの製造方法において、
    配線基板の主面に部品を実装する実装工程と、
    前記配線基板の前記主面に、前記封止樹脂層に溝を形成するための犠牲層を形成する犠牲層形成工程と、
    前記部品とともに前記犠牲層を封止する前記封止樹脂層を形成する封止樹脂層形成工程と、
    前記犠牲層を除去する除去工程と、
    前記封止樹脂層の表面を被覆するシールド膜を形成するシールド膜形成工程と、
    を備え、
    前記犠牲層は、前記封止樹脂層の樹脂とは異なる樹脂で形成され、
    前記除去工程では、前記犠牲層の樹脂を溶解して除去することにより前記溝を形成する
    ことを特徴とする高周波モジュールの製造方法。
  2. 前記犠牲層形成工程では、
    前記配線基板の前記主面に対して垂直な方向から見たときに、少なくとも一部が前記配線基板の前記主面に形成された信号用の配線電極に重なるように、前記犠牲層を形成することにより、前記信号用の配線電極上に前記溝を形成することを特徴とする請求項１に記載の高周波モジュールの製造方法。
  3. 前記犠牲層形成工程の前に、少なくとも前記信号用の配線電極を被覆する被覆絶縁層を形成する工程をさらに備えることを特徴とする請求項２に記載の高周波モジュールの製造方法。
  4. 前記犠牲層形成工程では、
    前記配線基板の前記主面に対して垂直な方向から見たときに、少なくとも一部が前記部品に重なるように前記犠牲層を形成することにより、前記部品上に前記溝を形成することを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュールの製造方法。
  5. 前記犠牲層形成工程では、前記犠牲層における前記配線基板の前記主面と平行な方向の断面積が、前記配線基板の前記主面から離れるにつれて大きくなるように、前記犠牲層を形成することを特徴とする請求項１ないし４のいずれか１項に記載の高周波モジュールの製造方法。
  6. 前記犠牲層形成工程では、前記犠牲層における前記配線基板の前記主面と平行な方向の断面積が、前記配線基板の前記主面から離れるにつれて小さくなるように、前記犠牲層を形成することを特徴とする請求項１ないし４のいずれか１項に記載の高周波モジュールの製造方法。
  7. 配線基板と、
    前記配線基板の一方主面に形成された部品と、
    前記部品を封止する封止樹脂層と、
    前記封止樹脂層に形成された溝と、
    少なくとも前記封止樹脂層の表面を被覆するシールド膜とを備え、
    前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、少なくとも一部が前記部品と重なり、当該重なる位置において前記溝の底から前記部品の一部が露出しており、前記溝の内壁面及び内部には、電極及び電極間を接続する半田を除く、導電部材が配置されていないことを特徴とする高周波モジュール。
  8. 前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記一部が前記部品と重なり、残り部分は前記部品と重ならないことを特徴とする請求項７に記載の高周波モジュール。
  9. 前記溝は、一方の内壁面と、該一方の内壁面に対向する他方の内壁面とを有し、
    少なくとも前記一方の内壁面は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、下端縁が、上端縁よりも前記溝の内方向と反対側の方向に位置するように傾斜していることを特徴とする請求項７または８に記載の高周波モジュール。
  10. 配線基板と、
    前記配線基板の一方主面に形成された部品と、
    前記部品を封止する封止樹脂層と、
    前記封止樹脂層に形成された溝と、
    少なくとも前記封止樹脂層の表面を被覆するシールド膜とを備え、
    前記溝は、前記配線基板の前記一方主面に対して垂直な方向から見たときに、前記封止樹脂層を複数の領域に分割するように形成され、かつ、前記配線基板の前記一方主面に形成された信号用の配線電極の少なくとも一部に重なるように形成されており、
    前記信号用の配線電極が被覆絶縁層に被覆されることにより、前記信号用の配線電極の前記溝と重なる位置において、前記溝の底から前記被覆絶縁層が露出し、
    前記溝の壁面は、前記シールド膜で被覆されていないことを特徴とする高周波モジュール。
  11. 前記配線基板の他方主面に前記部品とは異なる他の部品が実装されていることを特徴とする請求項７ないし１０のいずれか１項に記載の高周波モジュール。
JP2020518293A 2018-05-08 2019-05-07 高周波モジュールの製造方法および高周波モジュール Active JP7047904B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018089684 2018-05-08
JP2018089684 2018-05-08
PCT/JP2019/018206 WO2019216299A1 (ja) 2018-05-08 2019-05-07 高周波モジュールの製造方法および高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019216299A1 JPWO2019216299A1 (ja) 2021-02-12
JP7047904B2 true JP7047904B2 (ja) 2022-04-05

Family

ID=68467432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518293A Active JP7047904B2 (ja) 2018-05-08 2019-05-07 高周波モジュールの製造方法および高周波モジュール

Country Status (4)

Country Link
US (1) US11282797B2 (ja)
JP (1) JP7047904B2 (ja)
CN (1) CN213638418U (ja)
WO (1) WO2019216299A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7050643B2 (ja) * 2018-10-10 2022-04-08 三菱電機株式会社 半導体装置
WO2022038887A1 (ja) * 2020-08-20 2022-02-24 株式会社村田製作所 モジュール
WO2022044515A1 (ja) * 2020-08-26 2022-03-03 株式会社村田製作所 高周波電子部品及びモジュール
CN219677248U (zh) * 2020-08-26 2023-09-12 株式会社村田制作所 高频电子部件和模块
WO2022065246A1 (ja) * 2020-09-24 2022-03-31 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2022102588A1 (ja) * 2020-11-12 2022-05-19 株式会社村田製作所 電子部品モジュール
WO2022102284A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュール及び通信装置
WO2023163069A1 (ja) * 2022-02-24 2023-08-31 株式会社村田製作所 電子回路モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP2015053298A (ja) 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール
JP2015057803A (ja) 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
JP2015111747A (ja) 2013-10-30 2015-06-18 太陽誘電株式会社 通信モジュール
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5576542B1 (ja) 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
US9160825B2 (en) 2013-10-30 2015-10-13 Taiyo Yuden Co., Ltd. Communication module
CN210897246U (zh) 2017-04-28 2020-06-30 株式会社村田制作所 电路模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP2015053298A (ja) 2013-08-07 2015-03-19 太陽誘電株式会社 回路モジュール
JP2015057803A (ja) 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
JP2015111747A (ja) 2013-10-30 2015-06-18 太陽誘電株式会社 通信モジュール
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US11282797B2 (en) 2022-03-22
JPWO2019216299A1 (ja) 2021-02-12
CN213638418U (zh) 2021-07-06
US20210043583A1 (en) 2021-02-11
WO2019216299A1 (ja) 2019-11-14

Similar Documents

Publication Publication Date Title
JP7047904B2 (ja) 高周波モジュールの製造方法および高周波モジュール
JP7120295B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
JP6806166B2 (ja) 高周波モジュール
JP6760397B2 (ja) モジュール
JP4512101B2 (ja) 半導体チップの製造方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US9055682B2 (en) Circuit module
JP6950757B2 (ja) 高周波モジュール
JP4186843B2 (ja) 立体的電子回路装置
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP7067609B2 (ja) 高周波モジュール
CN108029226B (zh) 高频模块
WO2018101381A1 (ja) 高周波モジュール
KR20020016517A (ko) 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판
KR20050096851A (ko) 회로 장치 및 그 제조 방법
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
JP2018201248A (ja) 無線モジュール
JP7167933B2 (ja) 電子部品内蔵構造体
JP6511947B2 (ja) 高周波モジュール
JP4898396B2 (ja) 弾性波デバイス
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP6356354B2 (ja) 高周波モジュール
WO2018052081A1 (ja) 高周波モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7047904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150