WO2022044515A1 - 高周波電子部品及びモジュール - Google Patents

高周波電子部品及びモジュール Download PDF

Info

Publication number
WO2022044515A1
WO2022044515A1 PCT/JP2021/023888 JP2021023888W WO2022044515A1 WO 2022044515 A1 WO2022044515 A1 WO 2022044515A1 JP 2021023888 W JP2021023888 W JP 2021023888W WO 2022044515 A1 WO2022044515 A1 WO 2022044515A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic multilayer
multilayer substrate
main surface
electronic component
frequency electronic
Prior art date
Application number
PCT/JP2021/023888
Other languages
English (en)
French (fr)
Inventor
裕史 大家
育男 出口
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000667.5U priority Critical patent/CN220086023U/zh
Publication of WO2022044515A1 publication Critical patent/WO2022044515A1/ja
Priority to US18/174,201 priority patent/US20230225045A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Definitions

  • the present invention relates to high frequency electronic components and modules.
  • High-frequency electronic components mounted on mobile terminal devices, etc. may be provided with a shield film for blocking electromagnetic waves.
  • Patent Document 1 covers a ceramic multilayer substrate, a die mounted on the upper surface of the ceramic multilayer substrate, an overmold for encapsulating the die, the upper surface and side surfaces of the overmold, and the side surface of the ceramic multilayer substrate.
  • Shielded packaging devices with a conformal conductive coating are disclosed.
  • a plurality of conductive layers are provided on the side surface of the ceramic multilayer substrate, and the conductive layer is electrically connected to the conformal conductive coating, so that the conformal conductive coating functions as a shielding film.
  • Examples of the method for forming the shield film on the side surface of the ceramic multilayer substrate include sputtering and the like.
  • the ceramic multilayer board is arranged with the surface opposite to the mounting surface facing the target so that the shield film is not formed on the mounting surface of the ceramic multilayer board.
  • a plurality of conductive layers are overlapped in the thickness direction as in the ceramic multilayer substrate described in Patent Document 1, it is far from the target due to a phenomenon such as a microloading effect in which the film formation rate changes due to the density of the pattern.
  • the thickness of the shield film formed on the surface of the conductive layer arranged at the position is not sufficient, and the electrical connectivity and reliability are deteriorated.
  • the present invention solves the above problems, and an object of the present invention is to provide high-frequency electronic components having high electrical connectivity and reliability.
  • the high-frequency electronic component of the present invention includes a ceramic multilayer substrate, a plurality of ground electrodes provided on different layers of the ceramic multilayer substrate, and a shield film covering at least a side surface of the surface of the ceramic multilayer substrate.
  • the ground electrode is exposed on the side surface of the ceramic multilayer substrate and is electrically connected to the shield film, and a plurality of ground electrodes are formed on the same side surface of the ceramic multilayer substrate.
  • the ceramic multilayer substrate is characterized in that it does not overlap with each other in the thickness direction.
  • the module of the present invention is characterized by comprising the high frequency electronic component of the present invention.
  • FIG. 1 is a perspective view schematically showing an example of a high frequency electronic component of the present invention.
  • FIG. 2 is a perspective view of a ceramic multilayer substrate constituting the high-frequency electronic component shown in FIG.
  • FIG. 3 is a schematic diagram showing another example of the high frequency electronic component of the present invention.
  • FIG. 4 is a schematic diagram showing an example of the module of the present invention.
  • the present invention is not limited to the following configuration, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual desirable configurations described below is also the present invention.
  • the high-frequency electronic component of the present invention includes a ceramic multilayer substrate, a plurality of ground electrodes provided on different layers of the ceramic multilayer substrate, and a shield film covering at least a side surface of the surface of the ceramic multilayer substrate.
  • the ground electrode is exposed on the side surface of the ceramic multilayer substrate and is electrically connected to the shield film, and a plurality of ground electrodes are formed on the same side surface of the ceramic multilayer substrate.
  • the ceramic multilayer substrate is characterized in that it does not overlap with each other in the thickness direction.
  • a plurality of ground electrodes do not overlap each other in the thickness direction of the ceramic multilayer board on the same side surface of the ceramic multilayer board. Therefore, when the shield film is formed by sputtering, the influence of the distance from the target due to the phenomenon such as the microloading effect does not occur, and the thickness of the shield film formed on the side surface of the ceramic multilayer substrate is insufficient and electricity is obtained. It is possible to suppress the problem of reduced connectivity.
  • the ceramic multilayer substrate is, for example, a laminated body in which an insulating layer containing a ceramic material and a wiring layer serving as wiring are laminated.
  • the ceramic material contained in the insulating layer examples include a high temperature sintered ceramic (HTCC) material and a low temperature sintered ceramic material (LTCC), but a low temperature sintered ceramic material is preferable.
  • the low-temperature sintered ceramic material means a ceramic material that can be sintered at a firing temperature of 1000 ° C. or lower and can be simultaneously fired with silver or copper, which is preferably used as a metal material for wiring. do.
  • the low-temperature sintered ceramic material preferably contains SiO 2 -CaO-Al 2 O 3 -B 2 O 3 system glass ceramic or SiO 2 -MgO-Al 2 O 3 -B 2 O 3 system glass ceramic. Further, alumina powder may be used as the ceramic material.
  • the wiring layer for example, constitutes a passive element such as a capacitor or an inductor, or constitutes a connection wiring that bears an electrical connection between the elements.
  • Examples of the material constituting the wiring layer include silver and copper.
  • the wiring layer may contain a ceramic material. The ceramic material contained in the wiring layer is preferably the same as the ceramic material contained in the insulating layer.
  • the shape of the ceramic multilayer substrate is not particularly limited, but the first main surface and the second main surface facing in the thickness direction, the first side surface and the second side surface facing in the length direction orthogonal to the thickness direction, and the thickness. It is preferably a substantially rectangular parallelepiped shape having a third side surface and a fourth side surface facing in the width direction orthogonal to the vertical direction and the length direction.
  • the thickness of the ceramic multilayer substrate is preferably 200 ⁇ m or more and 1400 ⁇ m or less, the length is preferably 600 ⁇ m or more and 4000 ⁇ m or less, and the width is 400 ⁇ m or more. It is preferably 2500 ⁇ m or less.
  • the ground electrode is a portion of the wiring layer provided inside the ceramic multilayer substrate that is exposed on the side surface of the ceramic multilayer substrate and is electrically connected to the shield film.
  • a plurality of ground electrodes are provided on different layers of the ceramic multilayer board on the same side surface of the ceramic multilayer board. Further, the plurality of ground electrodes are exposed at positions where they do not overlap each other in the thickness direction.
  • the thickness of the ground electrode is not particularly limited, but is preferably 5 ⁇ m or more and 20 ⁇ m or less.
  • the ground electrode may project from the side surface of the ceramic multilayer substrate.
  • the length of the ground electrode protruding from the side surface of the ceramic multilayer substrate is not particularly limited, but is preferably 2.5 ⁇ m or more and 10 ⁇ m or less.
  • ground electrodes When three or more ground electrodes are exposed on the same side surface of a ceramic multilayer board, a plurality of ground electrodes are provided on the same layer as long as the ground electrodes located in different layers do not overlap each other in the thickness direction. Alternatively, all the ground electrodes may be provided in different layers from each other. For example, when three ground electrodes are exposed on the same side surface of a ceramic multilayer board, two ground electrodes are located on the same layer of the ceramic multilayer board, and the other remaining ground electrode is different from the other two ground electrodes. When the three ground electrodes do not overlap each other in the thickness direction of the ceramic multilayer substrate and are located in different layers, it corresponds to the ceramic multilayer substrate constituting the high frequency electronic component of the present invention.
  • the length per ground electrode in the direction orthogonal to the thickness direction of the ceramic multilayer board is preferably 50 ⁇ m or more and 400 ⁇ m or less.
  • the ceramic multilayer substrate faces the first side surface and the second side surface which face each other in the length direction orthogonal to the thickness direction and the first side surface and the second side surface which face each other in the width direction orthogonal to the thickness direction and the length direction. It has three side surfaces and a fourth side surface, and a plurality of ground electrodes do not overlap each other in the thickness direction of the ceramic multilayer substrate on at least one side surface of the first side surface, the second side surface, the third side surface, and the fourth side surface. Is preferable.
  • the shield film covers at least the side surface of the ceramic multilayer substrate.
  • the shield film is a metal film formed by sputtering.
  • the forming method is not limited to the sputtering method.
  • a film may be formed by vapor deposition or a CVD method.
  • the average thickness of the shield film is not particularly limited, but is preferably 1 ⁇ m or more and 50 ⁇ m or less.
  • the shield film may have a single layer or a multilayer structure.
  • the shield film is composed of an adhesion layer, a conductive layer, and a corrosion-resistant layer in this order from the side closer to the ceramic multilayer substrate.
  • the material constituting the adhesion layer include metals such as SUS, Cu, Ti, Cr, Ni, and Ti—Al alloy.
  • the material constituting the conductive layer include metals such as Cu, Ni, Ag, and Al.
  • Examples of the material constituting the corrosion resistant layer include metals such as SUS, Ti, Cr and Ti—Al alloys, and metals having high magnetic permeability such as Ni and permalloy.
  • the shield film may include any one of the adhesion layer, the conductive layer and the corrosion resistant layer, but preferably includes at least a conductive layer, and more preferably includes all of the adhesion layer, the conductive layer and the corrosion resistant layer.
  • FIG. 1 is a perspective view schematically showing an example of a high-frequency electronic component of the present invention
  • FIG. 2 is a perspective view of a ceramic multilayer substrate constituting the high-frequency electronic component shown in FIG.
  • the high-frequency electronic component 1 shown in FIG. 1 includes a ceramic multilayer substrate 10 and a shield film 50 that covers at least a side surface of the surface of the ceramic multilayer substrate 10.
  • the high-frequency electronic component 1 has a length direction (in FIG. 1) orthogonal to the thickness direction of the first main surface 1a and the second main surface 1b facing in the thickness direction (direction indicated by the arrow T in FIG. 1).
  • the shield film 50 is provided on the first main surface 1a, the first side surface 1c, the second side surface 1d, the third side surface 1e, and the fourth side surface 1f of the high-frequency electronic component 1, but is provided on the second main surface 1b. Not done.
  • the second main surface 10b of the ceramic multilayer substrate 10 is exposed on the second main surface 1b.
  • the second main surface 1b which is the surface of the high-frequency electronic component 1 on which the shield film 50 is not provided, is the mounting surface.
  • the high frequency electronic component 1 is, for example, an LC chip filter.
  • the ceramic multilayer substrate 10 constituting the high-frequency electronic component 1 has a first main surface 10a and a second main surface 10b facing in a thickness direction (direction indicated by an arrow T in FIG. 2).
  • the first side surface 10c and the second side surface 10d facing the length direction (in FIG. 2, the direction indicated by the arrow L in FIG. 2) orthogonal to the thickness direction, and the width direction orthogonal to the thickness direction and the length direction (in FIG. 2).
  • the third side surface 10e and the fourth side surface 10f facing the direction indicated by the arrow W).
  • a plurality of ground electrodes provided on different layers of the ceramic multilayer substrate 10 are exposed on the first side surface 10c and the fourth side surface 10f.
  • the ground electrodes exposed on the first side surface 10c are the two first ground electrodes 30a located in the layer closest to the first main surface 10a and the layer provided with the ground electrodes among the layers provided with the ground electrodes. Among them, three second ground electrodes 30b located in the layer closest to the first main surface 10a next to the layer in which the first ground electrode 30a is located are provided.
  • the first ground electrode 30a and the second ground electrode 30b do not overlap each other in the thickness direction of the ceramic multilayer substrate 10. Since the first ground electrode 30a and the second ground electrode 30b do not overlap each other in the thickness direction of the ceramic multilayer substrate 10, the influence of the distance from the target due to a phenomenon such as a microloading effect does not occur, and the shielding film is formed by sputtering. When the ceramic multilayer substrate is formed, the problem that the thickness of the shield film formed on the side surface of the ceramic multilayer substrate is insufficient and the electrical connectivity is lowered can be suppressed.
  • the exposed length of the first ground electrode 30a located in the layer closest to the first main surface 10a among the layers provided with the ground electrode is the first ground among the layers provided with the ground electrode. It is preferably shorter than the exposed length of the second ground electrode 30b located in the layer closest to the first main surface 10a next to the layer in which the electrode 30a is located. In this case, the exposed length of the second ground electrode 30b is longer than the exposed length of the first ground electrode 30a.
  • the exposed length of the ground electrode means the total exposure length of all the ground electrodes located on the same side surface of the ceramic multilayer substrate in the direction orthogonal to the thickness direction.
  • the thickness of the shield film becomes thicker as it is closer to the surface opposite to the surface on the mounting surface side (second main surface 10b in FIGS. 1 and 2). Therefore, in the high-frequency electronic component 1 shown in FIGS. 1 and 2, the thickness of the shield film connected to the second ground electrode 30b tends to be thinner than the thickness of the shield film connected to the first ground electrode 30a. Therefore, as shown in FIG. 2, among the layers provided with the ground electrodes, the exposed length of the second ground electrode 30b located in the layer closest to the first main surface 10a next to the layer in which the first ground electrode 30a is located.
  • the total of the sums is longer than the total of the exposed lengths of the first ground electrode 30a located in the layer closest to the first main surface 10a side among the layers provided with the ground electrodes.
  • the contact area between the second ground electrode 30b and the shield film 50, which tends to be thin, can be increased, and the electrical connection between the second ground electrode 30b and the shield film 50 can be made more stably. It becomes.
  • the number of the first ground electrodes 30a located in the layer closest to the first main surface 10a among the layers provided with the ground electrodes is the number of the first ground electrodes 30a among the layers provided with the ground electrodes. It is preferable that the number is smaller than the number of the second ground electrodes 30b located in the layer closest to the first main surface 10a next to the layer in which the is located. In this case, the number of the second ground electrodes 30b is larger than the number of the first ground electrodes 30a.
  • the number of ground electrodes arranged in the same layer of the ceramic multilayer substrate is large, burrs are less likely to occur on the surface of the ground electrodes, and the connectivity with the shield film can be improved. Therefore, as shown in FIGS. 1 and 2, when the number of the first ground electrodes 30a is smaller than the number of the second ground electrodes 30b, the connectivity between the second ground electrodes 30b and the shield film can be improved. ..
  • the ground electrodes exposed on the fourth side surface 10f are the first ground electrode 31a located in the layer closest to the first main surface 10a among the layers provided with the ground electrodes, and the first of the layers provided with the ground electrodes.
  • the second ground electrode 31b is located in the layer closest to the first main surface 10a next to the layer in which the ground electrode 31a is located.
  • the first ground electrode 31a and the second ground electrode 31b are provided in different layers of the ceramic multilayer substrate 10, and do not overlap each other in the thickness direction.
  • the first ground electrode 30a exposed on the first side surface 10c and the first ground electrode 31a exposed on the fourth side surface 10f are arranged on the same layer in the thickness direction of the ceramic multilayer substrate 10.
  • the first ground electrode 30a and the first ground electrode 31a exposed on different side surfaces may be provided in different layers.
  • the ceramic multilayer substrate faces the first side surface and the second side surface facing in the length direction orthogonal to the thickness direction and the width direction orthogonal to the thickness direction and the length direction.
  • a plurality of ground electrodes are provided in the thickness direction of the ceramic multilayer substrate on at least one side surface of the first side surface, the second side surface, the third side surface, and the fourth side surface. It is preferable that they do not overlap with each other.
  • the ceramic multilayer substrate has a first main surface, a second main surface, a first side surface, a second side surface, a third side surface and a fourth side surface, the first side surface, the second side surface, the third side surface and the fourth side surface are ceramic.
  • the ceramic multilayer substrate in which a plurality of ground electrodes do not overlap each other in the thickness direction of the ceramic multilayer substrate on at least one of the first side surface, the second side surface, the third side surface, and the fourth side surface is the present invention. It can be said that it is a ceramic multilayer board that constitutes a high-frequency electronic component.
  • a plurality of ground electrodes are exposed on at least one of the four side surfaces, and the plurality of ground electrodes are provided in different layers. Moreover, it does not have to overlap each other in the thickness direction of the ceramic multilayer substrate. Therefore, for example, on the first side surface of the ceramic multilayer substrate, when the first ground electrode and the second ground electrode provided in different layers and not overlapping each other in the thickness direction are present, the other side surface of the ceramic multilayer substrate is present.
  • the ground electrode may not be provided, one ground electrode may be exposed, or a plurality of ground electrodes may be exposed.
  • the ground electrodes located in different layers need not overlap each other in the thickness direction.
  • the ceramic multilayer substrate 10 shown in FIG. 2 is an example in which two or more ground electrodes are exposed on the first side surface 10c and the fourth side surface 10f, respectively.
  • the electronic component may be mounted on the first main surface or the second main surface of the ceramic multilayer substrate.
  • the electronic component mounted on the first main surface or the second main surface is not the high frequency electronic component of the present invention.
  • FIG. 3 is a schematic diagram showing another example of the high frequency electronic component of the present invention.
  • FIG. 3 schematically shows the positions of the ground electrodes exposed on the side surfaces of the ceramic multilayer substrate, the electronic components arranged on the first main surface of the ceramic multilayer substrate, and the mold resin for encapsulating the electronic components.
  • the high frequency electronic component 2 has a ceramic multilayer substrate 11 and a shield film 50.
  • the electronic component 40 is mounted on the first main surface 11a of the ceramic multilayer board 11 via the wiring layer 20.
  • the first main surface 11a of the ceramic multilayer board 11 and the electronic component 40 are sealed by the mold resin 60, and the surface (upper surface and side surface) of the mold resin 60, the third side surface 11e and the fourth side surface 11f of the ceramic multilayer board 11
  • the shield film 50 is formed on the surface.
  • the first surface is a surface in which the third side surface 11e and the fourth side surface 11f are orthogonal to each other in the opposite direction and are opposed to each other in the direction orthogonal to the thickness direction of the ceramic multilayer substrate.
  • a shield film 50 is also formed on the side surface and the second side surface.
  • the thickness of the shield film 50 decreases from the first main surface 2a to the second main surface 2b. This is because the target is arranged on the first main surface 2a side during sputtering.
  • the high-frequency electronic component 2 has a first main surface 2a and a second main surface 2b facing each other in the thickness direction.
  • the second main surface 11b of the ceramic multilayer substrate 11 is exposed on the second main surface 2b of the high-frequency electronic component 2. Therefore, the second main surface 11b of the ceramic multilayer board 11 becomes the mounting surface.
  • a mounting terminal 70 is provided on the second main surface 11b of the ceramic multilayer board 11.
  • the ceramic multilayer substrate 11 shown in FIG. 3 has a first ground electrode 32a and a second ground electrode 32b exposed on the same side surface (first side surface (not shown)).
  • the first ground electrode 32a and the second ground electrode 32b are provided on different layers of the ceramic multilayer substrate 11 and do not overlap each other in the thickness direction of the ceramic multilayer substrate 11.
  • the types of electronic components mounted on the ceramic multilayer board are not particularly limited, and examples thereof include ICs, SAW filters, capacitors, inductors, resistors, and the like.
  • an LTCC green sheet constituting the ceramic layer is produced.
  • the conductive paste filled in the via holes becomes a via conductor by firing.
  • the conductive paste can be formed, for example, by mixing a metal powder such as Cu, a plasticizer, an organic solvent, or the like with a binder. A ceramic material may be further added to this conductive paste.
  • the conductive paste is printed on the main surface of the green sheet.
  • the printing position of the conductive paste of each green sheet is adjusted so that the plurality of ground electrodes exposed on the side surface of the individualized laminate do not overlap each other in the thickness direction on the same side surface.
  • screen printing, inkjet printing, gravure printing and the like can be used for printing the conductive paste.
  • the printed conductive paste becomes a wiring layer by firing.
  • a plurality of green sheets to which a wiring layer and a conductive paste to be a via conductor are applied are laminated, and this laminated body is placed in a mold and crimped.
  • the pressure and temperature at this time can be set arbitrarily.
  • the crimped laminate is individualized. Dicing, guillotine cutting, laser cutting and the like can be used for individualization. If necessary, barrel polishing may be performed on the individualized laminate. The wiring layer exposed on the side surface of the laminated body by the individualization becomes the ground electrode.
  • the individualized laminate is fired.
  • a Cu-based conductive paste When used, it may be fired in a reducing atmosphere (for example, N 2 atmosphere).
  • a reducing atmosphere for example, N 2 atmosphere.
  • Electronic components and the like may be mounted on the first main surface and / or the second main surface of the ceramic multilayer substrate, or may be sealed with a mold resin, if necessary.
  • a mold resin for example, a general sealing resin such as a glass epoxy resin can be used.
  • the surface of the ground electrode exposed on the side surface of the ceramic multilayer substrate may be plated.
  • a protrusion can be formed on the ground electrode and the connectivity between the ground electrode and the shield film can be improved.
  • the ceramic multilayer boards are arranged on the tray for sputtering.
  • the paste or tape may be attached in advance to the surface to be the mounting surface of the ceramic multilayer substrate.
  • dry etching may be performed before sputtering.
  • dry etching for example, an Ar ion gun can be used.
  • dry etching can improve the adhesion strength of the shield film by roughening the surface of the ceramic multilayer substrate.
  • a tray for sputtering is arranged inside the chamber of the sputtering apparatus to form an adhesion layer.
  • a voltage is applied to the SUS target for a predetermined time to form an adhesion layer.
  • the film thickness at this time is preferably, for example, 0.01 ⁇ m or more and 0.5 ⁇ m or less.
  • a conductive layer is formed on the adhesion layer by sputtering.
  • a voltage is applied to the Cu target for a predetermined time to form a conductive layer.
  • the film thickness at this time is preferably adjusted so that, for example, the film thickness of the portion covering the side surface of the ceramic multilayer substrate is about 0.9 ⁇ m or more and 3.0 ⁇ m or less.
  • the high-frequency electronic component of the present invention can be obtained by forming a corrosion-resistant layer on the conductive layer by sputtering.
  • a voltage is applied to the SUS target for a predetermined time to form a corrosion-resistant layer.
  • the film thickness at this time is preferably, for example, 0.03 ⁇ m or more and 1.5 ⁇ m or less.
  • the high frequency electronic component of the present invention may be a chip component or a substrate. Further including a passive element built in a ceramic multilayer substrate is an example of a high frequency electronic component of the present invention used as a chip component. Examples of the passive element include a capacitor, an inductor, an LC filter and the like.
  • a ceramic multilayer substrate Further including other electronic components mounted on a ceramic multilayer substrate is an example of the high frequency electronic components of the present invention used as a substrate.
  • Other electronic components are preferably mounted on the first or second main surface of the ceramic multilayer board. Examples of other electronic components include capacitors, inductors, resistors, filters, ICs and the like.
  • the module of the present invention is characterized by comprising the high frequency electronic component of the present invention.
  • the module of the present invention includes, for example, a substrate, a module including the high-frequency electronic component of the present invention mounted on the substrate, and the first main surface and the second main surface of a ceramic multilayer substrate constituting the high-frequency electronic component, respectively.
  • Examples include a module in which electronic components are mounted and sealed with a mold resin.
  • Examples of modules include RF modules and the like.
  • FIG. 4 is a schematic diagram showing an example of the module of the present invention.
  • FIG. 4 schematically shows the positions of the ground electrodes exposed on the side surfaces of the ceramic multilayer board, the electronic components arranged on the first and second main surfaces of the ceramic multilayer board, and the mold resin for encapsulating the electronic components.
  • the module 5 is a high-frequency electronic component 3 having a ceramic multilayer board 12 and a shield film 50, and an electronic component 40 mounted on the first main surface 12a and the second main surface 12b of the ceramic multilayer board 12 via a wiring layer 20, respectively.
  • the electronic components 40 mounted on the first main surface 12a and the second main surface 12b of the ceramic multilayer substrate 12 are sealed with the mold resins 60 and 61, respectively.
  • a shield film 50 is formed on the third side surface 12e and the fourth side surface 12f of the ceramic multilayer substrate 12. Further, the side surface and the upper surface of the mold resin 60 and the side surface of the mold resin 61 are also covered with the shield film 50.
  • a mounting terminal 71 is provided on the second main surface 12b of the ceramic multilayer substrate 12 so as to penetrate the mold resin 61, and the mounting terminal 71 is exposed on the second main surface 5b of the module 5. Therefore, of the first main surface 5a and the second main surface 5b facing each other in the thickness direction of the module 5, the second main surface 5b is the mounting surface.
  • the module 5 is also referred to as a double-sided mounting module because the electronic component 40 is mounted on the first main surface 12a and the second main surface 12b of the ceramic multilayer board 12 constituting the high-frequency electronic component 3.
  • the ceramic multilayer substrate 12 shown in FIG. 4 has a first ground electrode 33a and a second ground electrode 33b exposed on the same side surface.
  • the first ground electrode 33a and the second ground electrode 33b are provided in different layers of the ceramic multilayer substrate 12, and do not overlap each other in the thickness direction of the ceramic multilayer substrate 12.
  • the electronic components mounted on the first main surface and the second main surface of the ceramic multilayer substrate constituting the high frequency electronic component are the first main surface or the first main surface of the ceramic multilayer substrate in the high frequency electronic component of the present invention. 2 It is the same as an electronic component which may be mounted on the main surface.
  • Example 1 A through hole was formed in the green sheet by punching, and the through hole was filled with a conductive paste containing copper to form a via conductor.
  • the conductive paste containing copper contains glass powder, which is a low-temperature sintered ceramic material contained in the green sheet.
  • the weight ratio of the low temperature sintered ceramic material to the total weight of the metal and the low temperature sintered ceramic material in the conductive paste was 10%.
  • the conductive paste was printed with a pattern to be a wiring layer including the ground electrode.
  • the green sheets were laminated to prepare a laminated body, which was pressed in the thickness direction.
  • the laminated body after the press was cut and made into individual pieces. Then, the individualized laminate after cutting was fired to obtain a ceramic multilayer substrate.
  • the low temperature sintered ceramic material and the conductive paste were simultaneously fired to form an insulating layer, a wiring layer and a ground electrode.
  • the thickness of the insulating layer formed after firing when the thickness was 4 ⁇ m in the state of the green sheet, the thickness was 2 ⁇ m in the state of the insulating layer. Further, the thickness of the ground electrode was 5 ⁇ m.
  • two ground electrodes are exposed in different layers of the ceramic multilayer board, and the two ground electrodes do not overlap each other in the thickness direction of the ceramic multilayer board.
  • the distance between the layers provided with the ground electrodes in the thickness direction of the ceramic multilayer substrate was 6 ⁇ m.
  • Comparative Example 1 The ceramic multilayer board and high-frequency electronic components according to Comparative Example 1 were produced by the same procedure as in Example 1 except that the printing pattern of the conductive paste was changed.
  • the thickness of the insulating layer and the thickness of the ground electrode are equal, and two ground electrodes are exposed on different layers of the ceramic multilayer substrate on the side surface of one of the ceramic multilayer substrates. ..
  • the two ground electrodes overlap each other in the thickness direction of the ceramic multilayer substrate.
  • the distance between the layers provided with the ground electrodes in the thickness direction of the ceramic multilayer substrate was 6 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

高周波電子部品（１）は、セラミック多層基板（１０）と、上記セラミック多層基板（１０）の異なる層に設けられた複数のグランド電極（３０ａ，３０ｂ，３１ａ，３１ｂ）と、上記セラミック多層基板（１０）の表面のうち、少なくとも側面（１０ｃ，１０ｆ）を被覆するシールド膜（５０）と、を備える高周波電子部品（１）であって、上記グランド電極（３０ａ，３０ｂ，３１ａ，３１ｂ）は上記セラミック多層基板（１０）の側面（１０ｃ，１０ｆ）に露出し、かつ、上記シールド膜（５０）と電気的に接続されており、上記セラミック多層基板（１０）の同一側面において、複数の上記グランド電極（３０ａ，３０ｂ，３１ａ，３１ｂ）が、上記セラミック多層基板（１０）の厚さ方向に互いに重ならない。

Description

高周波電子部品及びモジュール
　本発明は、高周波電子部品及びモジュールに関する。
　携帯端末装置等に搭載される高周波電子部品には、電磁波を遮断するためのシールド膜が設けられる場合がある。
　例えば、特許文献１には、セラミック多層基板と、該セラミック多層基板の上面に実装されたダイと、ダイを封入するオーバーモールドと、オーバーモールドの上面及び側面、ならびにセラミック多層基板の側面を被覆するコンフォーマル導電性コーティングとを備える遮蔽されたパッケージ化デバイスが開示されている。セラミック多層基板の側面には複数の導電層が設けられており、該導電層がコンフォーマル導電性コーティングと電気的に接続されることにより、コンフォーマル導電性コーティングがシールド膜として機能する。
特開２０１５－９１１３５号公報
　セラミック多層基板の側面にシールド膜を形成する方法としては、たとえばスパッタリング等が挙げられる。スパッタリングを行う際は、セラミック多層基板の実装面にシールド膜が形成されないように、セラミック多層基板は、実装面と反対側の面をターゲットに向けて配置される。
　特許文献１に記載されたセラミック多層基板のように、厚さ方向に複数の導電層が重なっている場合、パターンの疎密によって成膜レートが変化するマイクロローディング効果のような現象によって、ターゲットから遠い位置に配置される導電層の表面に形成されるシールド膜の厚さが充分ではなく、電気接続性及び信頼性が低下してしまうという課題があった。
　本発明は、上記課題を解決するものであり、電気接続性と信頼性の高い高周波電子部品を提供することを目的とする。
　本発明の高周波電子部品は、セラミック多層基板と、上記セラミック多層基板の異なる層に設けられた複数のグランド電極と、上記セラミック多層基板の表面のうち、少なくとも側面を被覆するシールド膜と、を備える高周波電子部品であって、上記グランド電極は上記セラミック多層基板の側面に露出し、かつ、上記シールド膜と電気的に接続されており、上記セラミック多層基板の同一側面において、複数の上記グランド電極が、上記セラミック多層基板の厚さ方向に互いに重ならないことを特徴とする。
　本発明のモジュールは、本発明の高周波電子部品を備えることを特徴とする。
　本発明によれば、電気接続性と信頼性の高い高周波電子部品を提供することができる。
図１は、本発明の高周波電子部品の一例を模式的に示す斜視図である。 図２は、図１に示す高周波電子部品を構成するセラミック多層基板の斜視図である。 図３は、本発明の高周波電子部品の別の一例を示す模式図である。 図４は、本発明のモジュールの一例を示す模式図である。
　以下、本発明の高周波電子部品について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［高周波電子部品］
　本発明の高周波電子部品は、セラミック多層基板と、上記セラミック多層基板の異なる層に設けられた複数のグランド電極と、上記セラミック多層基板の表面のうち、少なくとも側面を被覆するシールド膜と、を備える高周波電子部品であって、上記グランド電極は上記セラミック多層基板の側面に露出し、かつ、上記シールド膜と電気的に接続されており、上記セラミック多層基板の同一側面において、複数の上記グランド電極が、上記セラミック多層基板の厚さ方向に互いに重ならないことを特徴とする。
　本発明の高周波電子部品は、セラミック多層基板の同一側面において、複数のグランド電極が、セラミック多層基板の厚さ方向に互いに重ならない。そのため、スパッタリングによりシールド膜を形成させる際に、マイクロローディング効果のような現象による、ターゲットからの距離の影響が生じず、セラミック多層基板の側面に形成されるシールド膜の厚さが不足して電気接続性が低下するという問題を抑制することができる。
［セラミック多層基板］
　セラミック多層基板は、例えば、セラミック材料を含む絶縁層と、配線となる配線層とが積層された積層体である。
　絶縁層に含まれるセラミック材料としては、高温焼結セラミック（ＨＴＣＣ）材料や低温焼結セラミック材料（ＬＴＣＣ）等が挙げられるが、低温焼結セラミック材料が好ましい。
　低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、配線となる金属材料として好ましく使用される銀や銅との同時焼成が可能である材料を意味する。
　低温焼結セラミック材料としては、ＳｉＯ２－ＣａＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミック又はＳｉＯ２－ＭｇＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミックを含むことが好ましい。
　また、セラミック材料として、アルミナ粉末を用いてもよい。
　配線層は、例えば、コンデンサ、インダクタ等の受動素子を構成したり、素子間の電気的接続を担う接続配線を構成したりする。
　配線層を構成する材料としては、銀や銅等が挙げられる。
　配線層はセラミック材料を含んでいてもよい。
　配線層に含まれるセラミック材料は、絶縁層に含まれるセラミック材料と同一であることが好ましい。
　セラミック多層基板の形状は特に限定されないが、厚さ方向に対向する第１主面及び第２主面と、厚さ方向に直交する長さ方向に対向する第１側面及び第２側面と、厚さ方向及び長さ方向に直交する幅方向に対向する第３側面及び第４側面を有する略直方体形状であることが好ましい。
　セラミック多層基板の形状が略直方体形状である場合、セラミック多層基板の厚さは２００μｍ以上、１４００μｍ以下であることが好ましく、長さは６００μｍ以上、４０００μｍ以下であることが好ましく、幅は４００μｍ以上、２５００μｍ以下であることが好ましい。
［グランド電極］
　グランド電極は、セラミック多層基板の内部に設けられた配線層のうち、セラミック多層基板の側面に露出して、シールド膜と電気的に接続される部分である。
　セラミック多層基板の同一側面において、複数のグランド電極が、セラミック多層基板の異なる層に設けられている。
　さらに、複数のグランド電極が、厚さ方向において互いに重ならない位置に露出している。
　グランド電極の厚さは特に限定されないが、５μｍ以上、２０μｍ以下であることが好ましい。
　グランド電極は、セラミック多層基板の側面から突出していてもよい。
　グランド電極のセラミック多層基板の側面からの突出長さは特に限定されないが、２．５μｍ以上、１０μｍ以下であることが好ましい。
　セラミック多層基板の側面にグランド電極を突出させる方法としては、セラミック多層基板の側面から突出していないグランド電極の表面にめっき処理を施す方法が挙げられる。
　セラミック多層基板の同一側面に３つ以上のグランド電極が露出している場合、異なる層に位置するグランド電極同士が厚さ方向に互いに重ならない限りは、複数のグランド電極が同じ層に設けられていてもよいし、すべてのグランド電極が互いに異なる層に設けられていてもよい。
　例えば、セラミック多層基板の同一側面に３つのグランド電極が露出している場合、２つのグランド電極がセラミック多層基板の同じ層に位置し、残ったもう１つのグランド電極が他２つのグランド電極とは異なる層に位置し、かつ、セラミック多層基板の厚さ方向において３つのグランド電極が互いに重ならない場合は、本発明の高周波電子部品を構成するセラミック多層基板に該当する。
　セラミック多層基板を側面視した際に、セラミック多層基板の厚さ方向に直交する方向におけるグランド電極の１つあたりの長さは、５０μｍ以上、４００μｍ以下であることが好ましい。
　本発明の高周波電子部品において、セラミック多層基板は、厚さ方向に直交する長さ方向に対向する第１側面及び第２側面と、厚さ方向及び長さ方向に直交する幅方向に対向する第３側面及び第４側面を有し、第１側面、第２側面、第３側面及び第４側面のうち少なくとも１つの側面において、複数のグランド電極が、セラミック多層基板の厚さ方向に互いに重ならないことが好ましい。
［シールド膜］
　シールド膜は、セラミック多層基板の表面のうち、少なくとも側面を被覆する。
　シールド膜は、スパッタリングにより形成される金属膜である。形成方法はスパッタリング法に限られない。たとえば、蒸着やＣＶＤ法により成膜してもよい。
　シールド膜の平均厚みは特に限定されないが、１μｍ以上、５０μｍ以下であることが好ましい。
　シールド膜は、１層であってもよいが、多層構造であってもよい。
　シールド膜が多層構造である場合、セラミック多層基板に近い側から、密着層、導電層、耐食層の順で構成されていることが好ましい。
　密着層を構成する材料としては、例えば、ＳＵＳ、Ｃｕ、Ｔｉ、Ｃｒ、Ｎｉ、Ｔｉ－Ａｌ合金等の金属が挙げられる。
　導電層を構成する材料としては、Ｃｕ、Ｎｉ、Ａｇ、Ａｌ等の金属が挙げられる。
　耐食層を構成する材料としては、ＳＵＳ、Ｔｉ、Ｃｒ、Ｔｉ－Ａｌ合金等の金属、又は、Ｎｉやパーマロイ等の透磁率の高い金属が挙げられる。
　密着層、導電層、耐食層はいずれも、スパッタリングにより形成されることが好ましい。
　シールド膜は、密着層、導電層及び耐食層のいずれか１層を含んでいればよいが、少なくとも導電層を含むことが好ましく、密着層、導電層及び耐食層すべてを含むことがより好ましい。
　本発明の高周波電子部品の構成の一例を、図１及び図２を参照しながら説明する。
　図１は、本発明の高周波電子部品の一例を模式的に示す斜視図であり、図２は、図１に示す高周波電子部品を構成するセラミック多層基板の斜視図である。
　図１に示す高周波電子部品１は、セラミック多層基板１０と、セラミック多層基板１０の表面のうち、少なくとも側面を被覆するシールド膜５０とを備える。
　高周波電子部品１は、厚さ方向（図１中、矢印Ｔで示す方向）に対向する第１主面１ａ及び第２主面１ｂと、厚さ方向に直交する長さ方向（図１中、矢印Ｌで示す方向）に対向する第１側面１ｃ及び第２側面１ｄと、厚さ方向及び長さ方向に直交する幅方向（図１中、矢印Ｗで示す方向）に対向する第３側面１ｅ及び第４側面１ｆとを有する形状である。
　シールド膜５０は、高周波電子部品１の第１主面１ａ、第１側面１ｃ、第２側面１ｄ、第３側面１ｅ及び第４側面１ｆに設けられているが、第２主面１ｂには設けられていない。
　第２主面１ｂには、セラミック多層基板１０の第２主面１０ｂが露出している。
　高周波電子部品１のシールド膜５０が設けられていない面である第２主面１ｂが、実装面となる。ここで、高周波電子部品１はたとえば、ＬＣチップフィルタである。
　図２に示すように、高周波電子部品１を構成するセラミック多層基板１０は、厚さ方向（図２中、矢印Ｔで示す方向）に対向する第１主面１０ａ及び第２主面１０ｂと、厚さ方向に直交する長さ方向（図２中、矢印Ｌで示す方向）に対向する第１側面１０ｃ及び第２側面１０ｄと、厚さ方向及び長さ方向に直交する幅方向（図２中、矢印Ｗで示す方向）に対向する第３側面１０ｅ及び第４側面１０ｆとを有している。
　第１側面１０ｃ及び第４側面１０ｆには、セラミック多層基板１０の異なる層に設けられた複数のグランド電極が露出している。
　第１側面１０ｃに露出するグランド電極は、グランド電極が設けられた層のうち、第１主面１０ａに最も近い層に位置する２つの第１グランド電極３０ａと、グランド電極が設けられた層のうち、第１グランド電極３０ａが位置する層の次に第１主面１０ａに近い層に位置する３つの第２グランド電極３０ｂとを備える。
　第１側面１０ｃにおいて、第１グランド電極３０ａ及び第２グランド電極３０ｂは、セラミック多層基板１０の厚さ方向に互いに重ならない。
　セラミック多層基板１０の厚さ方向において、第１グランド電極３０ａと第２グランド電極３０ｂが互いに重ならないため、マイクロローディング効果のような現象による、ターゲットからの距離の影響が生じず、スパッタリングによりシールド膜が形成される際に、セラミック多層基板の側面に形成されるシールド膜の厚さが不足して電気接続性が低下するという問題を抑制することができる。
　第１側面１０ｃにおいて、グランド電極が設けられた層のうち第１主面１０ａに最も近い層に位置する第１グランド電極３０ａの露出長さは、グランド電極が設けられた層のうち第１グランド電極３０ａが位置する層の次に第１主面１０ａに近い層に位置する第２グランド電極３０ｂの露出長さよりも短いことが好ましい。この場合、第２グランド電極３０ｂの露出長さが、第１グランド電極３０ａの露出長さよりも長くなる。
　なお、グランド電極の露出長さとは、セラミック多層基板の同一側面において、同じ層に位置しているすべてのグランド電極の、厚さ方向に直交する方向における露出長さの合計を意味する。
　スパッタリングによりシールド膜を形成する場合、実装面側となる面（図１及び図２では第２主面１０ｂ）と反対側の面に近いほど、シールド膜の厚さが厚くなる。従って、図１及び図２に示す高周波電子部品１において、第２グランド電極３０ｂに接続されるシールド膜の厚さは、第１グランド電極３０ａに接続されるシールド膜の厚さよりも薄くなりやすい。そのため、図２に示すように、グランド電極が設けられた層のうち、第１グランド電極３０ａが位置する層の次に第１主面１０ａに近い層に位置する第２グランド電極３０ｂの露出長さの合計が、グランド電極が設けられた層のうち、第１主面１０ａ側に最も近い層に位置する第１グランド電極３０ａの露出長さの合計よりも長いことが望まれる。この場合、薄くなりがちな第２グランド電極３０ｂとシールド膜５０との接触面積を増やすことができ、第２グランド電極３０ｂとシールド膜５０との電気的接続を、より安定して行うことが可能となる。
　第１側面１０ｃにおいて、グランド電極が設けられた層のうち第１主面１０ａに最も近い層に位置する第１グランド電極３０ａの数は、グランド電極が設けられた層のうち第１グランド電極３０ａが位置する層の次に第１主面１０ａに近い層に位置する第２グランド電極３０ｂの数よりも少ないことが好ましい。この場合、第２グランド電極３０ｂの数が、第１グランド電極３０ａの数よりも多くなる。
　セラミック多層基板の同じ層に配置されたグランド電極の数が多いと、グランド電極の表面にバリが生じにくくなり、シールド膜との接続性を向上させることができる。
　従って、図１及び図２に示すように、第１グランド電極３０ａの数が第２グランド電極３０ｂの数よりも少ないと、第２グランド電極３０ｂとシールド膜との接続性を向上させることができる。
　第４側面１０ｆに露出するグランド電極は、グランド電極が設けられた層のうち第１主面１０ａに最も近い層に位置する第１グランド電極３１ａと、グランド電極が設けられた層のうち第１グランド電極３１ａが位置する層の次に第１主面１０ａに近い層に位置する第２グランド電極３１ｂである。
　第４側面１０ｆにおいて、第１グランド電極３１ａ及び第２グランド電極３１ｂは、セラミック多層基板１０の異なる層に設けられており、かつ、厚さ方向に互いに重なっていない。
　なお、図２において、第１側面１０ｃに露出する第１グランド電極３０ａと、第４側面１０ｆに露出する第１グランド電極３１ａがセラミック多層基板１０の厚さ方向の同じ層に配置されているが、互いに異なる側面に露出する第１グランド電極３０ａと第１グランド電極３１ａは、異なる層に設けられていてもよい。
　第１側面１０ｃに露出する第２グランド電極３０ｂと第４側面１０ｆに露出する第２グランド電極３１ｂについても同様で、セラミック多層基板１０の異なる層に設けられていてもよい。
　本発明の高周波電子部品においては、セラミック多層基板は、厚さ方向に直交する長さ方向に対向する第１側面及び第２側面と、厚さ方向及び前記長さ方向に直交する幅方向に対向する第３側面及び第４側面を有し、第１側面、第２側面、第３側面及び第４側面のうち少なくとも１つの側面において、複数のグランド電極が、上記セラミック多層基板の厚さ方向に互いに重ならないことが好ましい。
　セラミック多層基板が第１主面、第２主面、第１側面、第２側面、第３側面及び第４側面を有する場合、第１側面、第２側面、第３側面及び第４側面がセラミック多層基板の側面に相当する。すなわち、第１側面、第２側面、第３側面及び第４側面のうち少なくとも１つの側面において、複数のグランド電極がセラミック多層基板の厚さ方向に互いに重なっていないセラミック多層基板は、本発明の高周波電子部品を構成するセラミック多層基板であるといえる。
　本発明の高周波電子部品を構成するセラミック多層基板においては、４つある側面のうち、少なくとも１つの側面において複数のグランド電極が露出し、該複数のグランド電極が、異なる層に設けられており、かつ、セラミック多層基板の厚さ方向に互いに重ならなければよい。
　従って、例えば、セラミック多層基板の第１側面において、異なる層に設けられ、かつ、厚さ方向に互いに重なっていない第１グランド電極及び第２グランド電極が存在する場合、セラミック多層基板の他の側面にはグランド電極が設けられていなくてもよいし、１つのグランド電極が露出していてもよいし、複数のグランド電極が露出していてもよい。ただし、複数のグランド電極が露出している側面においては、互いに異なる層に位置するグランド電極が、厚さ方向に互いに重ならない必要がある。
　例えば、図２に示したセラミック多層基板１０は、第１側面１０ｃと第４側面１０ｆに、それぞれ２つ以上のグランド電極が露出している例である。
　本発明の高周波電子部品においては、セラミック多層基板の第１主面又は第２主面に電子部品が実装されていてもよい。
　なお、第１主面又は第２主面に実装される電子部品は、本発明の高周波電子部品ではない。
　図３は、本発明の高周波電子部品の別の一例を示す模式図である。
　図３には、セラミック多層基板の側面に露出するグランド電極の位置、セラミック多層基板の第１主面に配置される電子部品及び電子部品を封止するモールド樹脂を模式的に示している。
　高周波電子部品２は、セラミック多層基板１１とシールド膜５０を有する。
セラミック多層基板１１の第１主面１１ａには、配線層２０を介して電子部品４０が実装されている。
　セラミック多層基板１１の第１主面１１ａと電子部品４０はモールド樹脂６０により封止されており、モールド樹脂６０の表面（上面及び側面）、セラミック多層基板１１の第３側面１１ｅ及び第４側面１１ｆにシールド膜５０が形成されている。
　なお、図３には図示していないが、第３側面１１ｅ及び第４側面１１ｆが対向する方向に直交し、かつ、セラミック多層基板の厚さ方向に直交する方向に対向する面である第１側面及び第２側面にも、シールド膜５０が形成されている。
　図３に示すように、シールド膜５０の厚さは、第１主面２ａから第２主面２ｂに向かって薄くなっている。これは、スパッタリングの際に、第１主面２ａ側にターゲットが配置されることによる。
　高周波電子部品２は、厚さ方向に対向する第１主面２ａ及び第２主面２ｂを有している。
　高周波電子部品２の第２主面２ｂにはセラミック多層基板１１の第２主面１１ｂが露出している。従って、セラミック多層基板１１の第２主面１１ｂが実装面となる。
　セラミック多層基板１１の第２主面１１ｂには実装用端子７０が設けられている。
　図３に示すセラミック多層基板１１は、同一側面（図示しない第１側面）に露出する第１グランド電極３２ａ及び第２グランド電極３２ｂを有している。第１グランド電極３２ａ及び第２グランド電極３２ｂは、セラミック多層基板１１の異なる層に設けられており、セラミック多層基板の厚さ方向に互いに重ならない。
　セラミック多層基板に実装される電子部品の種類は特に限定されず、例えば、ＩＣ、ＳＡＷフィルタ、コンデンサ、インダクタ、抵抗等が挙げられる。
［高周波電子部品の製造方法］
　続いて、本発明の高周波電子部品を製造する方法の一例を説明する。
　以下では、セラミック材料としてＬＴＣＣ材料を用いた場合について説明する。
　まず、セラミック層を構成するＬＴＣＣのグリーンシートを作製する。
　次に、グリーンシートの必要箇所にビア孔を形成して、ビア孔に導電性ペーストを充填する。ビア孔に充填された導電性ペーストは、焼成によりビア導体となる。
　導電性ペーストとしては、例えば、Ｃｕ等の金属粉、可塑剤、有機溶剤等をバインダーと混合して形成することができる。この導電性ペーストにさらにセラミック材料を添加してもよい。
　次にグリーンシートの主面に、導電性ペーストを印刷する。
　このとき、個片化した積層体とした際の側面に露出する複数のグランド電極が、同一側面において厚さ方向に互いに重ならないように、各グリーンシートの導電性ペーストの印刷位置を調整する。
　導電性ペーストの印刷は、スクリーン印刷、インクジェット印刷、グラビア印刷等を使用することができる。
　印刷された導電性ペーストは、焼成により配線層となる。
　次に、配線層及びビア導体となる導電性ペーストが付与された複数のグリーンシートを積層し、この積層体を金型に入れて圧着する。このときの圧力と温度は任意に設定することができる。
　次に、圧着した積層体を個片化する。
　個片化には、ダイシングやギロチンカット、レーザーカット等を用いることができる。
　必要に応じて、個片化した積層体にバレル研磨を行ってもよい。
　個片化によって積層体の側面に露出する配線層が、グランド電極となる。
　続いて、個片化された積層体を焼成する。
　Ｃｕ系の導電性ペーストを用いる場合は還元性雰囲気（例えば、Ｎ２雰囲気）で焼成するとよい。
　以上の工程により、セラミック多層基板が得られる。
　セラミック多層基板の第１主面及び／又は第２主面には、必要に応じて、電子部品等を実装してもよいし、モールド樹脂で封止してもよい。
　モールド樹脂としては、例えば、ガラスエポキシ樹脂等の一般的な封止樹脂を使用することができる。
　セラミック多層基板の側面に露出しているグランド電極の表面に、必要に応じてめっき処理を施してもよい。
　グランド電極の表面にめっき処理を施すと、グランド電極に突出部を形成するとともに、グランド電極とシールド膜との接続性を向上させることができる。
　続いて、セラミック多層基板をスパッタ用のトレイに並べる。
　このとき、スパッタ膜（シールド膜）の回り込みを防止するために、セラミック多層基板の実装面となる面にペーストやテープを前もって貼り付けるようにしてもよい。
　各セラミック多層基板をトレイに並べる際の、隣接するセラミック多層基板同士の間隔は特に限定されない。
　必要に応じて、スパッタ前にドライエッチングを行ってもよい。
　ドライエッチングは、例えばＡｒイオンガンを用いることができる。
　ドライエッチングは、セラミック多層基板の洗浄を行うことができることに加えて、セラミック多層基板の表面の粗面化によりシールド膜の密着強度を向上させることができる。
　次に、スパッタ用のトレイをスパッタ装置のチャンバ内部に配置して、密着層を成膜する。
　この場合、ＳＵＳターゲットに所定時間、電圧を印加して密着層を成膜する。このときの膜厚は、例えば０．０１μｍ以上、０．５μｍ以下程度であることが好ましい。
　次に、スパッタにより密着層の上に導電層を成膜する。
　この場合、Ｃｕターゲットに所定時間、電圧を印加して導電層を成膜する。
　このときの膜厚は、例えばセラミック多層基板の側面を被覆する部分の膜厚が０．９μｍ以上３．０μｍ以下程度となるように調整することが好ましい。
　次に、スパッタにより導電層の上に耐食層を成膜することにより、本発明の高周波電子部品を得ることができる。
　この場合、ＳＵＳターゲットに所定時間、電圧を印加して耐食層を成膜する。
　このときの膜厚は、例えば０．０３μｍ以上、１．５μｍ以下程度であることが好ましい。
　本発明の高周波電子部品は、チップ部品又は基板であってもよい。
　セラミック多層基板に内蔵される受動素子をさらに備えるものは、チップ部品として用いられる本発明の高周波電子部品の一例である。
　受動素子としては、例えば、コンデンサ、インダクタ、ＬＣフィルタ等が挙げられる。
　セラミック多層基板に実装される他の電子部品をさらに備えるものは、基板として用いられる本発明の高周波電子部品の一例である。
　他の電子部品は、セラミック多層基板の第１主面又は第２主面に実装されていることが好ましい。
　他の電子部品としては、例えば、コンデンサ、インダクタ、抵抗、フィルタ、ＩＣ等が挙げられる。
［モジュール］
　本発明のモジュールは、本発明の高周波電子部品を備えることを特徴とする。
　本発明のモジュールとしては、例えば、基板と、該基板に実装される本発明の高周波電子部品を備えるモジュールや、高周波電子部品を構成するセラミック多層基板の第１主面及び第２主面にそれぞれ電子部品を実装してモールド樹脂で封止したモジュール等が挙げられる。
　モジュールの例としては、例えば、ＲＦモジュール等が挙げられる。
　図４は、本発明のモジュールの一例を示す模式図である。
　図４には、セラミック多層基板の側面に露出するグランド電極の位置、セラミック多層基板の第１主面及び第２主面に配置される電子部品並びに電子部品を封止するモールド樹脂を模式的に示している。
　モジュール５は、セラミック多層基板１２とシールド膜５０を有する高周波電子部品３と、セラミック多層基板１２の第１主面１２ａ及び第２主面１２ｂにそれぞれ配線層２０を介して実装される電子部品４０とを備える。セラミック多層基板１２の第１主面１２ａ及び第２主面１２ｂに実装された電子部品４０はそれぞれモールド樹脂６０、６１により封止されている。
　セラミック多層基板１２の第３側面１２ｅ及び第４側面１２ｆにはシールド膜５０が形成されている。さらに、モールド樹脂６０の側面及び上面と、モールド樹脂６１の側面も、シールド膜５０で覆われている。
　セラミック多層基板１２の第２主面１２ｂには、モールド樹脂６１を貫通するように実装用端子７１が設けられており、実装用端子７１はモジュール５の第２主面５ｂに露出している。従って、モジュール５の厚さ方向に対向する第１主面５ａ及び第２主面５ｂのうち、第２主面５ｂが実装面である。
　モジュール５は、高周波電子部品３を構成するセラミック多層基板１２の第１主面１２ａ及び第２主面１２ｂに電子部品４０が実装されているため、両面実装モジュールともいう。
　図４に示すセラミック多層基板１２は、同一側面に露出する第１グランド電極３３ａ及び第２グランド電極３３ｂを有している。第１グランド電極３３ａ及び第２グランド電極３３ｂは、セラミック多層基板１２の異なる層に設けられており、セラミック多層基板１２の厚さ方向に互いに重ならない。
　本発明のモジュールにおいて、高周波電子部品を構成するセラミック多層基板の第１主面及び第２主面に実装される電子部品は、本発明の高周波電子部品においてセラミック多層基板の第１主面又は第２主面に実装されていてもよい電子部品と同様である。
　以下、本発明の高周波電子部品をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
（実施例１）
　グリーンシートに、パンチングを用いて貫通孔を形成し、貫通孔に銅を含む導電性ペーストを充填してビア導体を形成した。
　銅を含む導電性ペーストには、グリーンシートに含まれる低温焼結セラミック材料であるガラス粉末が含まれている。導電性ペーストにおける、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合は１０％であった。
　さらに、グランド電極を含む配線層となるパターンで導電性ペーストを印刷した。
　続いて、グリーンシートを積層して積層体を作製し、厚さ方向にプレスした。
　次に、上記プレス後の積層体をカットして個片化した。
　そして、カット後の個片化された積層体を焼成し、セラミック多層基板を得た。
　低温焼結セラミック材料と導電性ペーストが同時焼成され、絶縁層、配線層及びグランド電極が形成された。
　焼成後に形成された絶縁層の１層あたりの厚さについて、グリーンシートの状態で厚さ４μｍであった場合、絶縁層の状態で厚さ２μｍになっていた。
　また、グランド電極の厚さは５μｍになっていた。
　得られたセラミック多層基板の１の側面には、セラミック多層基板の異なる層に２つのグランド電極が露出し、２つのグランド電極同士はセラミック多層基板の厚さ方向に互いに重なっていない。なお、セラミック多層基板の厚さ方向における、グランド電極が設けられた層同士の距離は６μｍであった。
［シールド膜の形成］
　セラミック多層基板をスパッタ装置のチャンバ内部に配置して、以下の順でシールド膜を形成した。ただし、ターゲットに最も近い位置のグランド電極の表面に形成されるシールド膜の厚みが以下の厚みとなるように調整した。
　１）密着層：ＳＵＳターゲットで膜厚０．３μｍ
　２）導電層：Ｃｕターゲットで膜厚１．０μｍ
　３）耐食層：ＳＵＳターゲットで膜厚０．７μｍ
　上記手順によりセラミック多層基板にシールド膜を形成することにより、高周波電子部品を作製した。
（比較例１）
　導電性ペーストの印刷パターンを変更したほかは、実施例１と同様の手順により、比較例１に係るセラミック多層基板及び高周波電子部品を作製した。
　比較例１に係るセラミック多層基板では、絶縁層の厚さ及びグランド電極の厚さは等しく、セラミック多層基板の１の側面には、セラミック多層基板の異なる層に２つのグランド電極が露出している。２つのグランド電極はセラミック多層基板の厚さ方向に互いに重なっている。セラミック多層基板の厚さ方向における、グランド電極が設けられた層同士の距離は６μｍであった。
［シールド膜の剥離強度の測定］
　実施例１及び比較例１に係る高周波電子部品のシールド膜の表面にセロテープ（登録商標）（ニチバン製）を貼り付けて、剥がし試験を行った。
　実施例１に係る高周波電子部品ではシールド膜の剥離が見られなかったが、比較例１に係る高周波電子部品では、ターゲットから遠いグランド電極の表面に形成されたシールド膜に剥離が見られた。
　この結果より、本発明の高周波電子部品は、シールド膜の密着性が高く、電気接続性に優れることがわかる。
［高温放置試験］
　実施例１及び比較例１に係る高周波電子部品を１５０℃で２０００時間保温し、前後における抵抗値の変動を測定した。
　実施例１に係る高周波電子部品の抵抗値の変動は３％未満であったが、比較例１に係る高周波電子部品の抵抗値の変動は３％を超えて５％以下であった。
　この結果より、本発明の高周波電子部品は、高温条件下における抵抗変動が抑制されており、信頼性に優れることがわかる。
１、２、３　高周波電子部品
１ａ、２ａ　高周波電子部品の第１主面
１ｂ、２ｂ　高周波電子部品の第２主面
１ｃ　高周波電子部品の第１側面
１ｄ　高周波電子部品の第２側面
１ｅ　高周波電子部品の第３側面
１ｆ　高周波電子部品の第４側面
５　モジュール
５ａ　モジュールの第１主面
５ｂ　モジュールの第２主面
１０、１１、１２　セラミック多層基板
１０ａ、１１ａ、１２ａ　セラミック多層基板の第１主面
１０ｂ、１１ｂ、１２ｂ　セラミック多層基板の第２主面
１０ｃ　セラミック多層基板の第１側面
１０ｄ　セラミック多層基板の第２側面
１０ｅ、１１ｅ、１２ｅ　セラミック多層基板の第３側面
１０ｆ、１１ｆ、１２ｆ　セラミック多層基板の第４側面
２０　配線層
３０ａ、３１ａ、３２ａ、３３ａ　第１グランド電極
３０ｂ、３１ｂ、３２ｂ、３３ｂ　第２グランド電極
４０　電子部品
５０　シールド膜
６０、６１　モールド樹脂
７０、７１　実装用端子

Claims (8)

  1. 　セラミック多層基板と、
    　前記セラミック多層基板の異なる層に設けられた複数のグランド電極と、
    　前記セラミック多層基板の表面のうち、少なくとも側面を被覆するシールド膜と、を備える高周波電子部品であって、
    　前記グランド電極は前記セラミック多層基板の側面に露出し、かつ、前記シールド膜と電気的に接続されており、
    　前記セラミック多層基板の同一側面において、複数の前記グランド電極が、前記セラミック多層基板の厚さ方向に互いに重ならないことを特徴とする高周波電子部品。
  2. 　前記グランド電極は、前記セラミック多層基板の前記側面から突出している、請求項１に記載の高周波電子部品。
  3. 　前記セラミック多層基板は、前記厚さ方向に対向する第１主面及び第２主面を有し、前記第２主面は実装面側に配置される主面であり、
    　前記セラミック多層基板の同一側面において、前記グランド電極が設けられた層のうち前記第１主面に最も近い層に位置する第１グランド電極が位置する層の次に前記第１主面に近い層に位置する第２グランド電極の露出長さが、前記グランド電極が設けられた層のうち前記第１主面に最も近い層に位置する前記第１グランド電極の露出長さよりも長い、請求項１又は２に記載の高周波電子部品。
  4. 　前記セラミック多層基板は、前記厚さ方向に対向する第１主面及び第２主面を有し、前記第２主面は実装面側に配置される主面であり、
    　前記セラミック多層基板の同一側面において、前記グランド電極が設けられた層のうち前記第１主面に最も近い層に位置する第１グランド電極の数が、前記グランド電極が設けられた層のうち前記第１グランド電極が位置する層の次に前記第１主面に近い層に位置する第２グランド電極の数よりも少ない、請求項１～３のいずれか１項に記載の高周波電子部品。
  5. 　前記セラミック多層基板は、前記厚さ方向に直交する長さ方向に対向する第１側面及び第２側面と、前記厚さ方向及び前記長さ方向に直交する幅方向に対向する第３側面及び第４側面を有し、
    　前記第１側面、前記第２側面、前記第３側面及び前記第４側面のうち少なくとも１つの側面において、複数の前記グランド電極が、前記セラミック多層基板の前記厚さ方向に互いに重ならない、請求項１～４のいずれか１項に記載の高周波電子部品。
  6. 　チップ部品又は基板である請求項１～５のいずれか１項に記載の高周波電子部品。
  7. 　請求項１～６のいずれか１項に記載の高周波電子部品を備えることを特徴とするモジュール。
  8. 　前記セラミック多層基板は、前記厚さ方向に対向する第１主面及び第２主面を有しており、
    　前記セラミック多層基板の前記第１主面及び前記第２主面には、それぞれ、電子部品が実装されており、
    　前記第１主面に実装された前記電子部品及び前記第２主面に実装された前記電子部品は、それぞれ、モールド樹脂により封止されており、
    　前記シールド膜は、前記セラミック多層基板の前記側面に加えて、前記モールド樹脂の側面を覆っている、請求項７に記載のモジュール。
PCT/JP2021/023888 2020-08-26 2021-06-24 高周波電子部品及びモジュール WO2022044515A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202190000667.5U CN220086023U (zh) 2020-08-26 2021-06-24 高频电子部件和模块
US18/174,201 US20230225045A1 (en) 2020-08-26 2023-02-24 High-frequency electronic component and module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020142402 2020-08-26
JP2020-142402 2020-08-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/174,201 Continuation US20230225045A1 (en) 2020-08-26 2023-02-24 High-frequency electronic component and module

Publications (1)

Publication Number Publication Date
WO2022044515A1 true WO2022044515A1 (ja) 2022-03-03

Family

ID=80354898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/023888 WO2022044515A1 (ja) 2020-08-26 2021-06-24 高周波電子部品及びモジュール

Country Status (3)

Country Link
US (1) US20230225045A1 (ja)
CN (1) CN220086023U (ja)
WO (1) WO2022044515A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
WO2017170535A1 (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 回路モジュール
JP2019114669A (ja) * 2017-12-25 2019-07-11 Tdk株式会社 電子部品
WO2019216299A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
WO2017170535A1 (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 回路モジュール
JP2019114669A (ja) * 2017-12-25 2019-07-11 Tdk株式会社 電子部品
WO2019216299A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール

Also Published As

Publication number Publication date
US20230225045A1 (en) 2023-07-13
CN220086023U (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
Jillek et al. Embedded components in printed circuit boards: a processing technology review
KR101630043B1 (ko) 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10121596B2 (en) Multilayer ceramic capacitor
US20050104218A1 (en) High frequency circuit chip and method of producing the same
EP0982742B1 (en) Module and method of manufacture
US7616427B2 (en) Monolithic ceramic capacitor
JP2011029522A (ja) 多層配線基板
KR20200132687A (ko) 전자부품의 실장 구조체 및 그 제조 방법
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11361901B2 (en) Multilayer ceramic electronic component with glass component, plating layer, and semiconductor layer
US11398352B2 (en) Capacitor component
JP2019114669A (ja) 電子部品
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR20120000529A (ko) 세라믹 전자 부품 및 그 제조 방법
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
WO2022044515A1 (ja) 高周波電子部品及びモジュール
US11996243B2 (en) Ceramic electronic component and substrate arrangement
WO2022044516A1 (ja) 高周波電子部品
US11404211B2 (en) Mounting structure of multilayer ceramic capacitor
WO2021261270A1 (ja) 電子部品
WO2021261273A1 (ja) 電子部品
WO2018139048A1 (ja) インターポーザおよび電子機器
JP2006041320A (ja) 積層型インダクタ
JP2022083968A (ja) 積層型電子部品及びその実装基板
JP2013089614A (ja) 積層構造体及びコンデンサ内蔵基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21860945

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21860945

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP