JP2019114669A - 電子部品 - Google Patents

Abstract

【課題】素体の内部にめっき液が浸入することを抑制可能な電子部品を提供する。【解決手段】電子部品１は、素体２と、素体２の主面に設けられた端子電極と、端子電極から離間して、素体の側面２ｅに設けられた金属シールド膜３、素体２内部に配置され、端子電極に接続された端面と、金属シールド膜３に接続された第２端面４ｂと、を有する接続導体４と、第２端面４ｂに設けられ、第２端面４ｂと金属シールド膜３とを接続しているめっき膜１２と、を備える。素体２は、第２端面４ｂの縁部４ｃを覆う被覆部２ｍを有している。【選択図】図３

Description

本発明の一側面は、電子部品に関する。

例えば、特許文献１には、基板と、封入部と、電磁保護層と、を備える電子デバイスが記載されている。この電子デバイスでは、電磁保護層が基板及び封入部の側面を被覆している。これにより、外部からの電磁波の影響を抑制することができる。電磁保護層は、基板の側面に設けられた接点に電気的に接続されることにより、アース（接地）されている。

特表２０１３−５３４３６６号公報

ところで、素体と、素体の表面に設けられた端子電極と、を備える電子部品において、端子電極から離間して素体の表面に金属シールド膜を設けると共に、金属シールド膜と端子電極とを内部導体により接続することが考えられる。この場合において、端子電極の表面にめっき膜を形成する要求があるが、金属シールド膜の形成前にめっき処理を行うと、素体の表面に露出した端子電極の端部と素体との間の隙間を通って、素体の内部にめっき液が浸入するおそれがある。

本発明の一側面は、素体の内部にめっき液が浸入することを抑制可能な電子部品を提供する。

本発明の一側面に係る電子部品は、素体と、素体の表面に設けられた端子電極と、端子電極から離間して、素体の表面に設けられた金属シールド膜と、素体の内部に配置され、端子電極に接続された第１端面と、金属シールド膜に接続された第２端面と、を有する接続導体と、第２端面に設けられ、第２端面と金属シールド膜とを接続しているめっき膜と、を備え、素体は、第２端面の縁部を覆う被覆部を有している。

この電子部品では、素体が、第２端面の縁部を覆う被覆部を有している。したがって、金属シールド膜の形成前にめっき処理が行われた場合でも、第２端面の縁部が素体の被覆部により覆われているので、素体の内部にめっき液が浸入することを抑制できる。

第２端面は、素体の表面よりも素体の内側に配置されていてもよい。この場合、第２端面に設けられためっき膜の表面と、素体の表面との間に段差が形成されることを抑制できる。

めっき膜は、被覆部の表面にも設けられていてもよい。この場合、めっき膜と金属シールド膜との接触面積が増える。これにより、めっき膜と金属シールド膜とが、熱膨張又は熱収縮により互いの界面で剥離する界面剥離を抑制することができる。

金属シールド膜は、めっき膜よりも厚くてもよい。この場合、仮にめっき膜が素体の表面から突出するように形成されていても、金属シールド膜の表面に段差が形成されることを抑制できる。

素体は、直方体形状を呈しており、その表面として、実装面とされる第１面と、第１面と互いに対向している第２面と、第１面と第２面との間を連結するように延びている第３面と、を含み、端子電極は、第１面に設けられており、金属シールド膜は、第２面及び第３面に設けられていてもよい。この場合、金属シールド膜が第１面以外の表面を覆っているので、外部からの影響を効果的に抑制することができる。

本発明の一側面は、素体の内部にめっき液が浸入することを抑制可能な電子部品を提供する。

図１は、一実施形態に係る電子部品を示す斜視図である。 図２は、図１のII-II線に沿っての金属シールド膜、接続導体、端子電極及びめっき膜の断面図である。 図３は、第２端面の周辺部分を拡大して示す断面図である。 図４は、素体の分解斜視図である。 図５は、素体内の構成を示す斜視図である。 図６は、電子部品の等価回路を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

図１は、一実施形態に係る電子部品を示す斜視図である。図２は、図１のII-II線に沿っての金属シールド膜、接続導体、端子電極及びめっき膜の断面構成を示す図である。
図１及び図２に示されるように、電子部品１は、素体２と、金属シールド膜３と、一対の接続導体４と、端子電極５と、端子電極６と、端子電極７と、マーク８と、を備えている。電子部品１は、例えば、複数の絶縁体層が積層されてなる積層型電子部品である。本実施形態では、積層型のハイパスフィルタを例とし、電子部品１について説明を行う。なお、図２では、素体２が一点鎖線で示されている。

素体２は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体２は、その外表面として、互いに対向している一対の主面２ａ，２ｂと、一対の主面２ａ，２ｂの間を連結するように延びており且つ互いに対向している一対の側面２ｃ，２ｄと、一対の主面２ａ，２ｂの間を連結するように延びており且つ互いに対向している一対の側面２ｅ，２ｆと、を有している。主面２ａは、例えば電子部品１を図示しない他の電子機器（例えば、回路基板、又は、電子部品等）に実装する際、他の電子機器と対向する面（実装面）として規定される。

一対の主面２ａ，２ｂが互いに対向している方向Ｄ１と、一対の側面２ｃ，２ｄが互いに対向している方向Ｄ２と、一対の側面２ｅ，２ｆが互いに対向している方向Ｄ３とは、互いに略直交している。素体２の方向Ｄ１の長さは、例えば、０．８ｍｍであり、素体２の方向Ｄ２の長さは、例えば、２ｍｍであり、素体２の方向Ｄ３の長さは、例えば１．２５ｍｍである。

素体２は、複数の絶縁体層１０（図４参照）が積層されることによって構成されている。各絶縁体層１０は、方向Ｄ１において積層されている。すなわち、各絶縁体層１０の積層方向は、方向Ｄ１と一致している。各絶縁体層１０は、平面視で略矩形状を呈している。実際の素体２では、各絶縁体層１０は、その層間の境界が視認できない程度に一体化されている。各絶縁体層１０は、例えば、誘電体材料（ＢａＴｉＯ_３系材料、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系材料、（Ｂａ，Ｃａ）ＴｉＯ_３系材料、ガラス材料、又はアルミナ材料など）を含むセラミックグリーンシートの焼結体により構成される。

金属シールド膜３は、主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆに設けられている。金属シールド膜３は、各端子電極５〜７と、各端子電極５〜７が設けられた主面２ａとから離間して設けられている。各端子電極５〜７及び主面２ａは、金属シールド膜３に覆われておらず、金属シールド膜３から露出している。金属シールド膜３は、実装面である主面２ａ以外の主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆを隙間なく覆っている。このため、電子部品１では、外部からの電磁波等の影響を効果的に抑制することができる。

金属シールド膜３は、金属（例えば、Ｃｕ又はＡｇ）からなる金属膜である。本実施形態では、金属シールド膜３は、下地層として機能するＳＵＳ（ステンレス鋼）層と、金属シールド膜３の本体として機能するＣｕ層と、保護層として機能するＳＵＳ層とからなる層構造を有している。主面２ｂにおけるＣｕ層の厚さは、例えば４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおけるＣｕ層の厚さは、例えば２μｍである。主面２ｂにおける下地層（ＳＵＳ層）の厚さは、例えば０．４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおける下地層（ＳＵＳ層）の厚さは、例えば０．２μｍである。主面２ｂにおける保護層（ＳＵＳ層）の厚さは、例えば０．４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおける保護層（ＳＵＳ層）の厚さは、例えば０．２μｍである。

接続導体４は、素体２の内部に配置されている。接続導体４は、第１端面４ａ及び第２端面４ｂを有している。第１端面４ａは、主面２ａから露出し、端子電極６に接続されている。第２端面４ｂは、側面２ｅ又は側面２ｆから露出し、金属シールド膜３のうち、側面２ｅ又は側面２ｆに設けられた部分に接続されている。

図３は、第２端面の周辺部分を拡大して示す断面図である。図１〜図３に示されるように、第２端面４ｂは、側面２ｅ，２ｆよりも素体２の内側に配置されている。第２端面４ｂは、縁部４ｃと、中央部４ｄと、を有している。縁部４ｃは、枠状を呈し、中央部４ｄを取り囲んでいる。中央部４ｄは、縁部４ｃの内側に位置している。中央部４ｄは、側面２ｅ，２ｆから露出している。第２端面４ｂは、例えば、長辺が１００μｍ、短辺が１０μｍである長方形状を呈している。縁部４ｃの幅（縁部４ｃが延在する方向に直交する方向の長さ）は、例えば、１μｍ以上３μｍ以下である。

素体２は、縁部４ｃを覆う被覆部２ｍを有している。側面２ｅ，２ｆに直交する方向（方向Ｄ３）から見て、被覆部２ｍは、縁部４ｃと同形状を呈し、縁部４ｃと重なっている。素体２が被覆部２ｍを有していることにより、第２端面４ｂの縁は、素体２により塞がれた状態となっている。

各端子電極５〜７は、素体２の主面２ａに設けられている。各端子電極５〜７は、方向Ｄ２において、互いに離間している。主面２ａにおいて、端子電極６は、方向Ｄ２の中央部に位置し、端子電極５は、端子電極６よりも側面２ｃ側に位置し、端子電極７は、端子電極６よりも側面２ｄ側に位置している。各端子電極５〜７は、主面２ａに直交する方向（方向Ｄ１）から見て、矩形状を呈している。各端子電極５〜７の方向Ｄ３の長さは、互いに同等である。端子電極５の方向Ｄ２の長さは、端子電極７の方向Ｄ２の長さと同等である。端子電極６の方向Ｄ２の長さは、端子電極５及び端子電極７の方向Ｄ２の長さよりも長い。端子電極６の方向Ｄ２の長さは、端子電極５及び端子電極７の方向Ｄ２の長さの約２倍である。各端子電極５〜７は、主面２ａの外縁から離間している。このため、例えば電子部品１をはんだ実装する際に、はんだが主面２ａから側面２ｃ，２ｄ，２ｅ，２ｆに回り込むことを抑制することができる。

各端子電極５〜７は、導電材（例えばＡｇ又はＰｄ）を含んでいる。各端子電極５〜７は、導電性材料（例えばＡｇ粉末又はＰｄ粉末）を含む導電性ペーストの焼結体により構成されている。導電性ペーストは、例えば、スクリーン印刷により主面２ａに付与される。

マーク８は、電子部品１の実装方向を識別するために設けられている。マーク８は、主面２ｂに設けられている。マーク８は、主面２ｂの方向Ｄ２の中央部よりも側面２ｃ側に設けられている。マーク８は、例えば、素体２とは異なる材質により構成され、素体２とは異なる表面粗さを有している。金属シールド膜３は、素体２及びマーク８の表面粗さに追従して形成される。このため、金属シールド膜３のうち、素体２の表面に形成された部分と、マーク８の表面に形成された部分とでは、光の反射状態が異なっている。これにより、金属シールド膜３の外側からでもマーク８を識別することができる。マーク８の厚さは、例えば、後述するバレル研磨によって除去されない厚さに設定されている。

図３に示されるように、電子部品１は、めっき膜１１及びめっき膜１２を備えている。めっき膜１１は、各端子電極５〜７の表面に設けられている。めっき膜１２は、第２端面４ｂの中央部４ｄに設けられている。めっき膜１２は、素体２の被覆部２ｍの表面にも設けられている。めっき膜１２は、中央部４ｄ及び被覆部２ｍに一体的に設けられ、これらを覆っている。めっき膜１２は、中央部４ｄ及び被覆部２ｍと、金属シールド膜３とにそれぞれ当接している。めっき膜１２は、中央部４ｄと金属シールド膜３とを接続している。めっき膜１２は、例えば、金属シールド膜３よりも薄い。

めっき膜１１，１２は、例えば、同じ材料により構成されている。めっき膜１１，１２は、例えば、Ｎｉめっき層及びＡｕめっき層からなる層構造、Ｎｉめっき層及びＳｎめっき層からなる層構造、又はＣｕめっき層、Ｎｉめっき層、及びＳｎめっき層からなる層構造を有している。めっき膜１１，１２は、例えば、電解めっき又は無電解めっきにより形成される。めっき膜１１，１２は、異なる材料により構成されていてもよい。

図４は、素体の分解斜視図である。図５は、素体内の構成を示す斜視図である。図４及び図５に示されるように、電子部品１は、複数のコイル導体２１〜２８と、接続導体２９と、を有している。コイル導体２１，２２，２３，２４は、方向Ｄ１において互いに異なる位置（層）に配置されている。コイル導体２１，２２，２３，２４は、スルーホール導体を通じて互いに接続され、インダクタＬ１を構成している。コイル導体２５，２６，２７，２８は、方向Ｄ１において互いに異なる位置（層）に配置されている。コイル導体２５，２６，２７，２８は、スルーホール導体を通じて互いに接続され、インダクタＬ２を構成している。

接続導体２９は、コイル導体２４とコイル導体２８とを接続することにより、インダクタＬ１とインダクタＬ２とを接続している。方向Ｄ１から見て、接続導体２９は、方向Ｄ２の中央部に配置され、インダクタＬ１は接続導体２９よりも側面２ｃ側に配置され、インダクタＬ２は接続導体２９よりも側面２ｄ側に配置されている。接続導体２９は、スルーホール導体を通じて端子電極６に接続されている。

コイル導体２１，２５は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２２，２６は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２３，２７は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２４，２８及び接続導体２９は、方向Ｄ１において互いに同じ位置（層）に配置されている。

電子部品１は、内部電極３１〜４７と、接続導体４８〜５０と、を有している。内部電極３５，３７，３９，４１，４３は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ１を構成している。内部電極３６，３８，４０，４２，４４，４６，４７は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ２を構成している。内部電極３１，３３，３５，４３，４５は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ３を構成している。内部電極３２，３４，３６は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ４を構成している。

内部電極３１，３２は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３３，３４は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３５，３６は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３７，３８及び接続導体４８は、方向Ｄ１において互いに同じ位置（層）に配置されている。

内部電極３９，４０及び接続導体４９，５０は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４１，４２は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４３，４４は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４５，４６は、方向Ｄ１において互いに同じ位置（層）に配置されている。

内部電極３１，３２と、内部電極３３，３４と、内部電極３５，３６と、内部電極３７，３８と、内部電極３９，４０と、内部電極４１，４２と、内部電極４３，４４と、内部電極４５，４６と、内部電極４７とは、方向Ｄ１において互いに異なる位置（層）に配置されている。

内部電極３１，３５，３９，４３は、スルーホール導体を通じて端子電極５に接続されている。内部電極３２，３６，４０，４４，４７は、スルーホール導体を通じて端子電極７に接続されている。内部電極３７，４１は、スルーホール導体を通じて互いに接続されている。内部電極３８，４２，４６は、スルーホール導体を通じて互いに接続されている。

接続導体４８は、内部電極３７と内部電極３８とを接続することにより、キャパシタＣ１とキャパシタＣ２とを接続している。接続導体４９は側面２ｅに露出し、金属シールド膜３に接続された一端部と、スルーホール導体を通じて端子電極６とに接続された他端部と、を有している。接続導体５０は側面２ｆに露出し、金属シールド膜３に接続された一端部と、スルーホール導体を通じて端子電極６とに接続された他端部と、を有している。金属シールド膜３と端子電極６とは、接続導体４９，５０及びスルーホール導体を通じて互いに接続されている。

上述の接続導体４（図２参照）は、接続導体４９，５０及びスルーホール導体により構成されている。接続導体４の第１端面４ａ（図２参照）は、スルーホール導体の端面により構成されている。接続導体４の第２端面４ｂ（図２参照）は、接続導体４９，５０の一端部の端面により構成されている。

内部電極３３，４５とコイル導体２１の端部とは、スルーホール導体を通じて互いに接続されている。内部電極３４とコイル導体２５の端部とは、スルーホール導体を通じて互いに接続されている。

コイル導体２１〜２８と、接続導体２９と、内部電極３１〜４７と、接続導体４８〜５０と、スルーホール導体とは、導電材（例えばＡｇ又はＰｄ）を含んでいる。コイル導体２１〜２８と、接続導体２９と、内部電極３１〜４７と、接続導体４８〜５０と、スルーホール導体とは、導電性材料（例えばＡｇ粉末又はＰｄ粉末）を含む導電性ペーストの焼結体により構成されている。

図６は、電子部品の等価回路を示す図である。図６に示されるように、電子部品１では、端子電極５は、信号が入力される入力端子Ｔ_ＩＮを構成し、端子電極６は、グラウンド端子Ｇを構成し、端子電極７は、信号が出力される出力端子Ｔ_ＯＵＴを構成している。キャパシタＣ１及びキャパシタＣ２は、入力端子Ｔ_ＩＮと出力端子Ｔ_ＯＵＴとの間に直列に接続されている。キャパシタＣ１の一端は、入力端子Ｔ_ＩＮに接続されている。キャパシタＣ１の他端は、キャパシタＣ２の一端に接続されている。キャパシタＣ２の他端は、出力端子Ｔ_ＯＵＴに接続されている。

キャパシタＣ３、インダクタＬ１、インダクタＬ２、及びキャパシタＣ４は、直列にこの順に接続されている。キャパシタＣ３、インダクタＬ１、インダクタＬ２、及びキャパシタＣ４は、キャパシタＣ１及びキャパシタＣ２と並列に接続されている。キャパシタＣ３の一端は、入力端子Ｔ_ＩＮに接続されている。キャパシタＣ３の他端は、インダクタＬ１の一端に接続されている。インダクタＬ１の他端は、インダクタＬ２の一端に接続されている。インダクタＬ２の他端は、キャパシタＣ４の一端に接続されている。キャパシタＣ４の他端は、出力端子Ｔ_ＯＵＴに接続されている。インダクタＬ１の他端と、インダクタＬ２の一端とは、グラウンド端子Ｇに接続されている。

続いて、電子部品１の製造方法の一例について説明する。

まず、グリーンシートを作成し、脱バインダ処理を行う。次に、導電性材料（例えばＡｇ粉末又はＰｄ粉末）と、共材として素体２の構成材料とを含む導電性ペーストをグリーンシート上に付与（塗布）し、端子電極５〜７と、コイル導体２１〜２８と、接続導体２９と、内部電極３１〜４７と、接続導体４８〜５０と、スルーホール導体とに対応する導体パターンを形成する。一方、マーク８の構成材料を含むペーストをグリーンシート上に付与（塗布）し、マーク８に対応するパターンを形成する。続いて、グリーンシートを積層し、積層体グリーンを作製する。次に、積層体グリーンを所定の温度で加熱しながら、積層方向に所定の圧力でプレスし、積層体基板とする。続いて、積層体基板をチップ単位に切断する。これにより、複数のグリーンチップが得られる。得られたグリーンチップにおいて、接続導体４の第１端面４ａ及び第２端面４ｂとなる導体パターンの端面は、例えば、グリーンチップの表面と同一平面をなしている。

次に、グリーンチップを研磨することにより、グリーンチップの面取りを行う。続いて、グリーンチップを所定の条件で焼成する。これにより、表面に端子電極５〜７及びマーク８が配置されると共に、内部に接続導体４等が配置された状態の素体２が得られる。導電性ペーストの熱収縮率が、グリーンチップの熱収縮率よりも大きい場合、接続導体４の第１端面４ａ及び第２端面４ｂは、素体２の表面よりも素体２の内側に引っ込む。上述のように、導電性ペーストには、共材として素体２の構成材料が含まれている。素体２の構成材料は、焼成時に素体２に向かって移動する。これにより、縁部４ｃ上に被覆部２ｍが形成される。

続いて、電解めっき又は無電解めっきにより、めっき膜１１，１２を形成する。次に、例えば、スパッタリングにより、主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆに金属シールド膜３を形成する。これにより、電子部品１が形成される。

以上説明したように、素体２は、第２端面４ｂの縁部４ｃを覆う被覆部２ｍを有している。したがって、金属シールド膜３の形成前にめっき処理が行われた場合でも、めっき液は、縁部４ｃと被覆部２ｍとの間の隙間を通過しなければ、素体２の内部に浸入することができない。このため、電子部品１によれば、素体２の内部にめっき液が浸入することを抑制できる。金属シールド膜３は、素体２の内部に配置された接続導体４により端子電極６に接続されている。接続導体４を用いず、金属シールド膜３を素体２の表面で端子電極６と接続させることも考えられるが、その場合、電子部品１をはんだ実装する際に、金属シールド膜３と端子電極６との接続部分を通じて、はんだが主面２ａから側面２ｃ，２ｄ，２ｅ，２ｆに回り込むおそれがある。電子部品１では、接続導体４を用いることにより、素体２の表面において金属シールド膜３を端子電極６から離間して設けることができるので、電子部品１をはんだ実装する際のはんだの回り込みを抑制可能となる。

第２端面４ｂは、側面２ｅ，２ｆよりも素体２の内側に配置されている。このため、第２端面４ｂに設けられためっき膜１２の表面と、側面２ｅ，２ｆとの間に段差が形成されることを抑制できる。例えば、スパッタリングにより金属シールド膜３を形成する場合、めっき膜１２の表面と、側面２ｅ，２ｆとの間に段差が存在すると、段差部分に金属シールド膜３を形成できないおそれがある。電子部品１では、段差が抑制されるので、金属シールド膜３を隙間なく形成することができる。

めっき膜１２は、被覆部２ｍの表面にも設けられているので、めっき膜１２と金属シールド膜３との接触面積が増える。このため、熱膨張又は熱収縮により、めっき膜１２と金属シールド膜３とが互いの界面で剥離する界面剥離を抑制することができる。

金属シールド膜３は、めっき膜１２よりも厚い。このため、仮にめっき膜１２が側面２ｅ，２ｆから突出するように形成されていたとしても、金属シールド膜３の表面に段差が形成されることを抑制できる。

素体２は、直方体形状を呈しており、その表面として、主面２ａ，２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆを有している。端子電極５〜７は、主面２ａに設けられており、金属シールド膜３は、主面２ａ以外の主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆに設けられている。このように、電子部品１では、実装面である主面２ａ以外の主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆを金属シールド膜３が隙間なく覆っているので、外部からの電磁波等の影響を効果的に抑制することができる。

本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

上記実施形態では、ハイパスフィルタを例に説明したが、電子部品１は、ダイプレクサ、トリプレクサ等の高周波ＬＣモジュールであってもよく、端子電極の数は３つに限られない。また、本発明は、コンデンサ、インダクタ、バリスタ、又はサーミスタ等の電子部品に適用されてもよい。

上記実施形態では、端子電極５〜７の焼結金属層に対応するパターン及びマーク８に対応するパターンは、グリーンシートの積層前に形成されるが、グリーンシートの積層後に形成されてもよいし、面取り工程後に形成されてもよいし、素体２を焼成する工程後に形成されてもよい。端子電極５〜７の焼結金属層及びマーク８は、素体２を焼成する工程後において、主面２ａ，２ｂに導電性ペースト及びマーク８の構成材料を含むペーストを付与し、焼き付けることにより形成されてもよい。

上記実施形態では、共材として素体２の構成材料を加えた導電性ペーストを焼成することにより、接続導体４と共に、素体２の被覆部２ｍを形成しているが、被覆部２ｍの形成方法は、これに限られない。例えば、グリーンチップの状態で、焼成により被覆部２ｍとなる部分を、焼成により接続導体４となる導体パターンの端面に形成してもよい。

電子部品１は、少なくとも１つの接続導体４を備えていればよい。接続導体４は、側面２ｅ，２ｆに限られず、主面２ｂ又は側面２ｃ，２ｄに露出し、金属シールド膜３のうち、主面２ｂ又は側面２ｃ，２ｄに設けられた部分に接続されていてもよい。金属シールド膜３は、主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆの五面に設けられているが、主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆのうち少なくとも一面以上に設けられていればよい。

１…電子部品、２…素体、２ａ…主面（第１面），２ｂ…主面（第２面）、２ｃ，２ｄ，２ｅ，２ｆ…側面（第３面）、２ｍ…被覆部、３…金属シールド膜、４…接続導体、４ａ…第１端面、４ｂ…第２端面、５，６，７…端子電極、１１，１２…めっき膜。

Claims (5)

1. 素体と、
   前記素体の表面に設けられた端子電極と、
   前記端子電極から離間して、前記素体の表面に設けられた金属シールド膜と、
   前記素体の内部に配置され、前記端子電極に接続された第１端面と、前記金属シールド膜に接続された第２端面と、を有する接続導体と、
   前記第２端面に設けられ、前記第２端面と前記金属シールド膜とを接続しているめっき膜と、を備え、
   前記素体は、前記第２端面の縁部を覆う被覆部を有している、電子部品。
2. 前記第２端面は、前記素体の表面よりも前記素体の内側に配置されている、請求項１に記載の電子部品。
3. 前記めっき膜は、前記被覆部の表面にも設けられている、請求項１又は２に記載の電子部品。
4. 前記金属シールド膜は、前記めっき膜よりも厚い、請求項１〜３のいずれか一項に記載の電子部品。
5. 前記素体は、直方体形状を呈しており、その表面として、実装面とされる第１面と、前記第１面と互いに対向している第２面と、前記第１面と前記第２面との間を連結するように延びている第３面と、を含み、
   前記端子電極は、前記第１面に設けられており、
   前記金属シールド膜は、前記第２面及び前記第３面に設けられている、請求項１〜４のいずれか一項に記載の電子部品。