JP6451655B2

JP6451655B2 - 複合電子部品

Info

Publication number: JP6451655B2
Application number: JP2016006259A
Authority: JP
Inventors: 光樹渋谷; 寛和 ▲高▼島; 晃生増成; 中村　友幸; 友幸中村
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-01-15
Filing date: 2016-01-15
Publication date: 2019-01-16
Anticipated expiration: 2036-01-15
Also published as: JP2017126711A; US20170207029A1; US10297391B2

Description

この発明は、複合電子部品に関し、特にたとえば、携帯電話やデジタルカメラなどに実装される複合電子部品に関する。

従来の複合電子部品としてたとえば複合機能電子部品の一例が特開２００１−３３８８３８号公報に開示されている（特許文献１参照）。特許文献１に開示されている複合機能電子部品は、対向する２面に実装用導体電極が設けられたチップ型コンデンサにおいて、実装用導体電極の設けられた面以外の絶縁層表面に、抵抗体を設けることによって、実装用導体電極間に抵抗とコンデンサが並列に接続されるように構成された複合機能電子部品である。

特許文献１に開示されている複合機能電子部品は、複数の異なる電気機能の実装部品を１つの電子部品として構成された複合機能電子部品を提供することを目的として考え出されたものである。

特開２００１−３３８８３８号公報

ところが、特許文献１に開示されている複合機能電子部品などの従来の複合電子部品では、たとえば、携帯電話やデジタルカメラにおいて、夫々異なる電器機能を有する複数の実装部品を限られた実装スペースに有効に実装することができることが要請されている。

それゆえに、この発明の主たる目的は、限られた実装スペースに有効に実装することができる複合電子部品を提供することである。

請求項１に係る発明は、主面および側端面を有する基板と、複数の外部電極を備え、基板の一方主面に実装される第１の電子部品と、複数の外部電極を備え、基板の一方主面に実装される第１の電子部品と異なる電気機能を有した第２の電子部品と、基板の一方主面に形成され、第１の電子部品と第２の電子部品とを電気的に接続し、その一端が基板の一側端側に至る導電パターンとを含む、複合電子部品であって、第１の電子部品の１つの外部電極および第２の電子部品の１つの外部電極は基板の一側端側に配置され、第１の電子部品の他の１つの外部電極および第２の電子部品の他の１つの外部電極は導電パターンに接続され、複合電子部品は、前記基板の前記一側端側の面を実装基板の一方主面と対向させるようにして実装されることを特徴とする、複合電子部品である。
請求項１に係る発明の複合電子部品によれば、第１の電子部品の１つの外部電極と第２の電子部品の１つの外部電極と導電パターンの一端とが、基板の一側端側に位置するように配置されているので、例えば、携帯電話やデジタルカメラ等の電子装置にこの複合電子部品を搭載する場合、基板の一側端側の面を、電子装置内のマザー基板（以下、「実装基板」という。）の一方主面に対向させるように実装することが可能となっている。
そのため、この複合電子部品では、基板の一方主面側を電子装置の実装基板の一方主面側に対向させて実装する場合よりも、第１の電子部品および第２の電子部品の実装面積を小さくすることができる。この複合電子部品では、第１の電子部品および第２の電子部品が配設された基板の一方主面の面積よりも、基板の一側端側の面（基板の一側端面）の面積が小さく形成されているため、当該基板の一側端面を実装基板の一方主面に対向させて起立状態に実装することによって、実装基板の一方主面に対する複合電子部品の実装面積を小さくすることができる。すなわち、第１の電子部品の１つの外部電極、第２の電子部品の１つの外部電極および導電パターンの一端を、実装基板の一方主面に形成された例えば実装用ランドに接続する面積を含めた複合電子部品の実装スペースを小さくすることができる。したがって、この複合電子部品によれば、限られた実装スペースに有効に実装することができ、延いては、この複合電子部品を、例えば、携帯電話やデジタルカメラ等の電子装置のマザー基板に搭載した場合、電子装置自体の小型化に貢献できるものとなる。
請求項２に係る発明は、請求項１に係る発明に従属する発明であって、方形の基板と、２つの外部電極を備え、基板の一方主面に実装される第１の電子部品と、２つの外部電極を備え、基板の一方主面に実装される第１の電子部品と異なる電器機能を有した第２の電子部品と、基板の一方主面に形成され、第１の電子部品と第２の電子部品とを電気的に接続し、その一端が基板の一側端側に至る導電パターンとを含む、複合電子部品であって、第１の電子部品の一方の外部電極および第２の電子部品の一方の外部電極は基板の一側端側に配置され、第１の電子部品の他方の外部電極および第２の電子部品の他方の外部電極は導電パターンに接続され、複合電子部品は、前記基板の前記一側端側の面を実装基板の一方主面と対向させるようにして実装されることを特徴とする、複合電子部品である。
請求項２に係る発明の複合電子部品によれば、第１の電子部品の一方の外部電極と第２の電子部品の一方の外部電極と導電パターンの一端とが、基板の一側端側に位置するように配置されているので、例えば、携帯電話やデジタルカメラ等の電子装置にこの複合電子部品を搭載する場合、基板の一側端側の面を、電子装置内のマザー基板（以下、「実装基板」という。）の一方主面に対向させるように実装することが可能となっている。
そのため、この複合電子部品では、基板の一方主面側を電子装置の実装基板の一方主面側に対向させて実装する場合よりも、第１の電子部品および第２の電子部品の実装面積を小さくすることができる。この複合電子部品では、第１の電子部品および第２の電子部品が配設された基板の一方主面の面積よりも、基板の一側端側の面（所謂、基板の一側端面）の面積が小さく形成されているため、当該基板の一側端面を実装基板の一方主面に対向させて起立状態に実装することによって、実装基板の一方主面に対する複合電子部品の実装面積を小さくすることができる。すなわち、第１の電子部品の一方の外部電極、第２の電子部品の一方の外部電極および導電パターンの一端を、実装基板の一方主面に形成された例えば実装用ランドに接続する面積を含めた複合電子部品の実装スペースを小さくすることができる。したがって、この複合電子部品によれば、限られた実装スペースに有効に実装することができる。
請求項３に係る発明は、請求項１または請求項２に係る発明に従属する発明であって、基板の一側端側に至る導電パターンは、基板の一側端側の面に引き回される引き回し部を含むことを特徴とする、複合電子部品である。
請求項３に係る発明の複合電子部品によれば、導電パターンの一端側が引き回し部を介して実装基板の一方主面に形成された実装用ランドに接続することが可能となり、接続面積をより大きくすることができるため、第１の電子部品および第２の電子部品を含む複合電子部品を実装基板に実装するときの接続信頼性をより向上させることができ、延いては、この複合電子部品の電気特性の信頼性を高めることができる。

この発明によれば、限られた実装スペースに有効に実装することができる複合電子部品が得られる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明に係る複合電子部品の一例としてのたとえばＬＣフィルタの一例を示す斜視図である。図１に示すＬＣフィルタの底面図である。図１および図２に示す複合電子部品に含まれる第１の電子部品の一例としてのたとえば積層セラミックインダクタの一例を示す斜視図である。図３に示す積層セラミックインダクタの内部構造を示す断面図解図である。図１および図２に示す複合電子部品に含まれる第２の電子部品としてのたとえば積層セラミックコンデンサの一例を示す斜視図である。図５に示す積層セラミックコンデンサの内部構造を示す断面図解図である。図１に示すＬＣフィルタの電気等価回路図である。図１に示すＬＣフィルタの変形例を示す底面図である。

図１は、この発明に係る複合電子部品の一例としてのたとえばＬＣフィルタの一例を示す斜視図である。図２は、図１に示すＬＣフィルタの底面図である。
ＬＣフィルタ１０は、たとえば矩形の基板１２を含む。基板１２は、たとえば樹脂基板やセラミック基板、リードフレームにより形成することができる。この実施形態では、基板１２がたとえばインターポーザ基板で形成されている。基板１２の一方主面１２Ａには、第１の電子部品の一例としてのたとえば積層セラミックインダクタ１４と、第２の電子部品の一例としてのたとえば積層セラミックコンデンサ１６とが、基板１２の長手方向に間隔を隔てて実装されている。積層セラミックインダクタ１４および積層セラミックコンデンサ１６の大きさは、同じ大きさでなくてもよい。

この場合、積層セラミックインダクタ１４の一方の外部電極２２ａは、このＬＣフィルタ１０が実装される実装基板（図示せず）の実装面に形成された入力電極（図示せず）と接続される。また、積層セラミックコンデンサ１６の一方の外部電極３６ａは、このＬＣフィルタ１０が実装される実装基板（図示せず）の実装面に形成されたグランド電極（図示せず）と接続される。さらに、積層セラミックインダクタ１４の他方の外部電極２２ｂおよび積層セラミックコンデンサ１６の他方の外部電極３６ａは、基板１２の一方主面に形成された導電パターン１８に接続され、当該導電パターン１８を介して、積層セラミックインダンタ１４と積層セラミックコンデンサ１６とが、電気的に接続される。さらに、導電パターン１８は、その一端１８Ａが、基板１２の一側端側の面１２Ｃ、つまり、図１および図２に示すように、基板１２の底面１２Ｃの幅方向の一端と基板１２の一方主面１２Ａの幅方向の一方端との境界端縁１３に至るように、形成されている。図７は、このＬＣフィルタ１０の電気等価回路図である。

図３は、図１および図２に示す複合電子部品に含まれる第１の電子部品の一例としてのたとえば積層セラミックインダクタの一例を示す斜視図である。図４は、図３に示す積層セラミックインダクタの内部構造を示す断面図解図である。
積層セラミックインダクタ１４は、図３に示すように、略直方体のセラミック素子２０と、セラミック素子２０の左右の端部に形成された外部電極２２ａ，２２ｂと、を備えている。セラミック素子２０は、図４に示すように、厚み方向において、複数のセラミック層２４と、複数の内部電極２６ａ，２６ｂ，２６ｃと、を積み重ねた積層体である。
複数のセラミック層２４は、それぞれ、Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライトなどの磁性セラミック材料で形成されている。

内部電極２６ａは、例えば、平面的に見てＪ字状に形成され（図示せず）、その端部がセラミック素子２０の左端面に引き出され、外部電極２２ａに電気的に接続されている。内部電極２６ｂは、例えば、平面的に見てＪ字状に形成され（図示せず）、その端部がセラミック素子２０の右端面に引き出され、外部電極２２ｂに電気的に接続されている。複数の内部電極２６ｃは、内部電極２６ａ，２６ｂ間において各セラミック層２４間に、たとえば平面的に見てＣ字状に形成されている（図示せず）。また、内部電極２６ａと、複数の内部電極２６ｃと、内部電極２６ｂとは、各セラミック層２４を貫通する各スルーホール電極（図示せず）によってコイル状にかつ直列に接続されている。そして、外部電極２２ａ，２２ｂ間において、コイル機能が発揮される。内部電極２６ａ，２６ｂ，２６ｃおよびスルーホール電極は、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、または、これら金属の合金などで形成されている。

外部電極２２ａ，２２ｂは、それぞれ、その表面にめっき皮膜２８ａ，２８ｂが形成されている。めっき皮膜２８ａ，２８ｂは、外部電極２２ａ，２２ｂを保護し、かつ、外部電極２２ａ，２２ｂのはんだ付け性を良好にしている。

図５は、図１および図２に示す複合電子部品に含まれる第２の電子部品の一例としてのたとえば積層セラミックコンデンサの一例を示す斜視図である。図６は、図５に示す積層セラミックコンデンサの内部構造を示す断面図解図である。
積層セラミックコンデンサ１６は、略直方体状のセラミック素子３０を含む。セラミック素子３０は、長手方向に沿って、互いに対向する第１の主面と第２の主面、および互いに対向する第１の側面と第２の側面が形成され、長手方向の両端に、互いに対向する第１の端面と第２の端面が形成されている。セラミック素子２２のコーナー部および稜線部には、丸みが形成されていることが好ましい。

セラミック素子３０は、複数のセラミック層３２と複数の内部電極３４とが交互に積層されて形成される。これらの内部電極３４は、セラミック素子３０の第１の主面および第２の主面に対向する主面を有し、セラミック素子３０内において、隣接する内部電極３４の主面が互いに対向するように配置される。内部電極３４は、交互にセラミック素子３０の第１の端面および第２の端面に引き出される。

セラミック層３２を構成するセラミック材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などを主成分とする誘電体セラミック材料を用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。

そのほか、電子部品の種類によって、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いることができる。また、内部電極３４の材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。

セラミック素子３０の第１の端面および第２の端面には、引き出された内部電極３４に接続されるようにして、外部電極３６ａ，３６ｂが形成される。外部電極３６ａ，３６ｂは、セラミック素子３０の第１の端面および第２の端面から２つの主面および２つの側面に回り込むように形成される。外部電極３６ａ，３６ｂは、下地層とめっき層とで構成されることが好ましい。下地層の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。下地層は、焼成前のセラミック素子３０の端面に導電性ペーストを塗布して焼成することにより、内部電極３４を有するセラミック素子３０の形成と同時に外部電極３６ａ，３６ｂの下地層を形成するコファイアにより形成することができる。また、焼成後のセラミック素子３０の端面に導電性ペーストを塗布して焼き付けるポストファイアによっても外部電極３６ａ，３６ｂの下地層を形成することができる。

下地層の上には、めっき層（図示せず）が形成される。めっき層の材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。また、めっき層は複数の層で形成されてもよく、好ましくは、Ｎｉめっき層とＳｎめっき層の２層構造である。さらに、下地層とめっき層と間に、応力緩和用の導電性樹脂層が形成されてもよい。このように、交互に引き出された内部電極３４に外部電極３６ａ，３６ｂが接続されることにより、これらの外部電極３６ａ，３６ｂ間に静電容量が形成される。

図１および図２に示すＬＣフィルタ１０では、積層セラミックインダクタ１４および積層セラミックコンデンサ１６が基板１２の一方主面１２Ａに実装される。さらに、積層セラミックインダクタ１４および積層セラミックコンデンサ１６が実装されたＬＣフィルタ１０は、基板１２の底面１２Ｃ、すなわち、基板１２の一方主面１２Ａの幅方向の一端側に位置する側端面１２Ｃ側が、このＬＣフィルタ１０を実装基板（図示せず）に実装するための実装面側として形成されている。この場合、基板１２の底面（一側端面）１２Ｃの面積は、基板１２の一方主面１２Ａの面積よりも小さいため、このＬＣフィルタ１０は、基板１２の他方主面１２Ｂ側を実装基板の実装面（図示せず）に実装する場合に比べて、実装スペースを小さくすることができる。

この発明の実施の形態に係るＬＣフィルタ１０では、特に、積層セラミックインダクタ１４の一方の外部電極２２ａと積層セラミックコンデンサ１６の一方の外部電極３６ａと導電パターン１８の一端１８Ａとが、図１および図２に示すように、基板１２の一側端側に位置するように配置されている。この場合、外部電極２２ａ，外部電極３６ａおよび導電パターン１８の一端１８Ａは、基板１２の一側端側の面１２Ｃ、図１で見て、基板１２の底面１２Ｃの幅方向の一端と基板１２の一方主面１２Ａの幅方向の一端との境界端縁１３側に配置されている。

そのため、このＬＣフィルタ１０をたとえば携帯電話やデジタルカメラ等の電子装置（図示せず）に搭載する場合、基板１２の一側端側の面（底面）１２Ｃを、電子装置内のマザー基板（以下の説明では、「実装基板」という。）の一方主面に対向させるように実装することができる。
すなわち、このＬＣフィルタ１０では、基板１２の一方主面１２Ａ側を電子装置の実装基板の一方主面側に対向させて実装する場合よりも、積層セラミックインダクタ１４および積層セラミックコンデンサ１６の実装面積を小さくすることができる。

このＬＣフィルタ１０では、積層セラミックインダクタ１４および積層セラミックコンデンサ１６が実装された基板１２の一方主面１２Ａの面積よりも、基板１２の一側端側の面（所謂、基板１２の一側端面）１２Ｃの面積が小さく形成されているので、この基板１２の一側端面１２Ｃを実装基板の一方主面に対向させて起立状態に実装することによって、実装基板の一方主面に対するＬＣフィルタ１０の実装面積を小さくすることができる。

また、このＬＣフィルタ１０では、図１および図８に示すように、基板１２の幅方向の一側端面が底面１２Ｃとなるように、実装基板の一方主面に起立状態に実装されるため、たとえば基板１２の長さ方向の一方の側端面１２Ｅまたは基板１２の長さ方向の他方の側端面１２Ｆが底面となるように、当該基板１２を実装基板の一方主面に起立状態に実装した場合に比べて、低背化が可能となっている。

そのため、積層セラミックインダクタ１４の一方の外部電極２２ａと、積層セラミックコンデンサ１６の一方の外部電極３６ａと、導電パターン１８の一端１８Ａとを、実装基板の一方主面に形成された例えば実装用ランドに接続する面積を含めたＬＣフィルタ１０の実装スペースを小さくすることができる。すなわち、このＬＣフィルタ１０では、図２に示すように、実装基板側のランドに接続される、外部電極２２ａの接続面２３、外部電極３６ａの接続面３７および導電パターン１８の一端１８Ａの接続面１８ａの面積を含むＬＣフィルタ１０の実装スペースを小さくすることができる。
したがって、このＬＣフィルタ１０によれば、当該ＬＣフィルタ１０を限られた実装スペースに有効に実装することができる。

図８は、図１に示すＬＣフィルタの変形例を示す底面図である。図８に示すＬＣフィルタ１０では、導電パターン１８の一端１８Ａが、基板１２の一方主面１２Ａの長手方向の一方側で且つ当該基板１２の幅方向の一端に亘って形成されているのに対して、図８に示すＬＣフィルタ１０において、導電パターン１８は、特に、基板１２の底面１２Ｃ側（基板１２の１つの側端面側）に引き回されて、引き回し部１９が形成されている。この引き回し部１９は、基材１２の底面１２Ｃ（基板１２の１つの側端面）の幅方向の一端から他端に亘って形成されている。

このＬＣフィルタ１０を実装基板（図示せず）の実装面に実装する場合、当該実装面に形成されたランド面（図示せず）に対して、導電パターン１８の引き回し部１９の全面を接続することが可能となる。そのため、実装面のランド面と引き回し部１９との接続面積を大きくすることができ、ＬＣフィルタ１０を実装基板（図示せず）に対する接続信頼性を高めることができる。すなわち、図８に示す変形例では、導電パターン１８の一端１８Ａ側が引き回し部１９を介して実装基板の一方主面に形成された実装用ランドに接続させることができ、当該実装用ランドとの接続面積をより大きくすることができる。
したがって、積層セラミックインダクタ１４および積層セラミックコンデンサ１６を含むＬＣフィルタ１０を実装基板に実装するときの接続信頼性をより向上させることができ、延いては、このＬＣフィルタ１０の電気特性の信頼性を高めることができる。

上述した発明に係る実施形態では、複合電子部品の一例として、例えば、第１の電子部品としての積層セラミックインダクタ１４および第２の電子部品としての積層セラミックコンデンサ１６を備えたＬＣフィルタ１０について説明したが、ＬＣフィルタ１０に限定されるものではなく、たとえばインダクタ、コンデンサ、抵抗および半導体の内の少なくとも２つ以上を含む場合や、ＬＣフィルタにさらに積層セラミックコンデンサを追加したり、π型ＬＣフィルタ、Ｔ型ＬＣフィルタとなる複合電子部品にも適宜適用され得るものである。

なお、基板１２は、たとえば平面視で、長方形、正方形、円形、楕円形等の任意の平面視形状のものが適宜採用され得る。また、第１の電子部品および第２の電子部品は、上述した実施形態の例では、直方体状の形状に形成されていたが、それに限定されるものではなく、たとえば立方体状、円筒状、円板状等の任意の形状のものが適宜採用され得る。

１０ＬＣフィルタ（複合電子部品）
１２基板
１３境界端縁
１４積層セラミックインダクタ（第１の電子部品）
１６積層セラミックコンデンサ（第２の電子部品）
１８導電パターン
１８Ａ導電パターンの一端
１９引き回し部
２０セラミック素子
２２ａ，２２ｂ外部電極
２３接続面
２４セラミック層
２６ａ，２６ｂ，２６ｃ内部電極
２８ａ，２８ｂめっき皮膜
３０セラミック素子
３２セラミック層
３４内部電極
３６ａ，３６ｂ外部電極
３７接続面

Claims

主面および側端面を有する基板、
複数の外部電極を備え、前記基板の一方主面に実装される第１の電子部品、
複数の外部電極を備え、前記基板の一方主面に実装される前記第１の電子部品と異なる電気機能を有した第２の電子部品、および
前記基板の一方主面に形成され、前記第１の電子部品と前記第２の電子部品とを電気的に接続し、その一端が前記基板の一側端側に至る導電パターンを含む、複合電子部品であって、
前記第１の電子部品の１つの外部電極および前記第２の電子部品の１つの外部電極は前記基板の前記一側端側に配置され、前記第１の電子部品の他の１つの外部電極および前記第２の電子部品の他の１つの外部電極は前記導電パターンに接続され、
前記複合電子部品は、前記基板の前記一側端側の面を実装基板の一方主面と対向させるようにして実装されることを特徴とする、複合電子部品。
方形の基板、
２つの外部電極を備え、前記基板の一方主面に実装される第１の電子部品、
２つの外部電極を備え、前記基板の一方主面に実装される前記第１の電子部品と異なる電器機能を有した第２の電子部品、および
前記基板の一方主面に形成され、前記第１の電子部品と前記第２の電子部品とを電気的に接続し、その一端が前記基板の一側端側に至る導電パターンを含む、複合電子部品であって、
前記第１の電子部品の一方の外部電極および前記第２の電子部品の一方の外部電極は前記基板の前記一側端側に配置され、前記第１の電子部品の他方の外部電極および前記第２の電子部品の他方の外部電極は前記導電パターンに接続され、
前記複合電子部品は、前記基板の前記一側端側の面を実装基板の一方主面と対向させるようにして実装されることを特徴とする、請求項１に記載の複合電子部品。
前記基板の前記一側端側に至る導電パターンは、前記基板の前記一側端側の面に引き回される引き回し部を含むことを特徴とする、請求項１または請求項２に記載の複合電子部品。