JP2001338838A - 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 - Google Patents
複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器Info
- Publication number
- JP2001338838A JP2001338838A JP2000155584A JP2000155584A JP2001338838A JP 2001338838 A JP2001338838 A JP 2001338838A JP 2000155584 A JP2000155584 A JP 2000155584A JP 2000155584 A JP2000155584 A JP 2000155584A JP 2001338838 A JP2001338838 A JP 2001338838A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- mounting conductor
- insulating layer
- conductor
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】本発明は、複数の異なる電気機能の実装部品を
１つの電子部品として構成された複合機能電子部品と、
この複合機能電子部品が搭載されることによって、その
基板面積を小さくすることができる電圧制御発振器とを
提供することを目的とする。 【解決手段】対向する２面に実装用導体電極２２，２３
が設けられたチップ型コンデンサ２１において、実装用
導体電極２２，２３の設けられた面以外の絶縁層表面
に、抵抗体２４を設けることによって、実装用導体電極
２２，２３間に抵抗とコンデンサが並列に接続された複
合機能電子部品を構成することができる。このような複
合機能電子部品を、例えば、電圧制御発振器の発振用の
トランジスタのエミッタ電極に接続することで、従来に
比べて、電圧制御発振器を構成するための部品点数を１
点削除することができる。
１つの電子部品として構成された複合機能電子部品と、
この複合機能電子部品が搭載されることによって、その
基板面積を小さくすることができる電圧制御発振器とを
提供することを目的とする。 【解決手段】対向する２面に実装用導体電極２２，２３
が設けられたチップ型コンデンサ２１において、実装用
導体電極２２，２３の設けられた面以外の絶縁層表面
に、抵抗体２４を設けることによって、実装用導体電極
２２，２３間に抵抗とコンデンサが並列に接続された複
合機能電子部品を構成することができる。このような複
合機能電子部品を、例えば、電圧制御発振器の発振用の
トランジスタのエミッタ電極に接続することで、従来に
比べて、電圧制御発振器を構成するための部品点数を１
点削除することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、異なる電気的機能
を有する電子素子が形成された複合機能電子部品、その
製造方法及びそれを備えた電圧制御発振器に関するもの
である。
を有する電子素子が形成された複合機能電子部品、その
製造方法及びそれを備えた電圧制御発振器に関するもの
である。
【０００２】
【従来の技術】従来より使用されている電圧制御発振器
の回路構成を、図１に示す。尚、この図１に示す電圧制
御発振器の回路構成については、本発明における電圧制
御発振器の回路構成と同様なので、その構成の詳細な説
明については後述するものとし、以下に簡単に説明す
る。図１に示す電圧制御発振器は、可変容量ダイオード
Ｄと、インダクタンス素子Ｌ１，Ｌ２と、コンデンサＣ
１，Ｃ２，Ｃ３，Ｃ４とで、共振回路Ａが構成される。
又、ｎｐｎ型トランジスタＴ１と、コンデンサＣ５，Ｃ
６，Ｃ７と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４で負性抵抗回
路Ｂが構成される。更に、ｎｐｎ型トランジスタＴ２
と、インダクタンス素子Ｌ３と、コンデンサＣ８，Ｃ
９，Ｃ１０，Ｃ１１と、抵抗Ｒ１，Ｒ２，Ｒ４とで増幅
回路Ｃが構成される。
の回路構成を、図１に示す。尚、この図１に示す電圧制
御発振器の回路構成については、本発明における電圧制
御発振器の回路構成と同様なので、その構成の詳細な説
明については後述するものとし、以下に簡単に説明す
る。図１に示す電圧制御発振器は、可変容量ダイオード
Ｄと、インダクタンス素子Ｌ１，Ｌ２と、コンデンサＣ
１，Ｃ２，Ｃ３，Ｃ４とで、共振回路Ａが構成される。
又、ｎｐｎ型トランジスタＴ１と、コンデンサＣ５，Ｃ
６，Ｃ７と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４で負性抵抗回
路Ｂが構成される。更に、ｎｐｎ型トランジスタＴ２
と、インダクタンス素子Ｌ３と、コンデンサＣ８，Ｃ
９，Ｃ１０，Ｃ１１と、抵抗Ｒ１，Ｒ２，Ｒ４とで増幅
回路Ｃが構成される。
【０００３】この図１の示される電圧制御発振器は、図
９のように基板上に各素子を構成する電子部品が実装さ
れる。即ち、実装基板４上に、トランジスタＴ１，Ｔ２
を１つの電子部品として構成する２トランジスタ１パッ
ケージ型トランジスタ１と、バリキャップダイオード２
と、抵抗やコンデンサを構成するチップ型電子部品３と
が実装されている。この実装基板４上に実装されている
電子部品は、それぞれ、２トランジスタ１パッケージ型
トランジスタが１点、バリキャップダイオード２が１
点、その他のチップ型電子部品３が１５点となり、全体
で１７点の電子部品が実装されていることとなる。尚、
不図示であるが、インダクタンス素子は、実装基板４上
に導電性ペーストを印刷、焼き付けすることで、導体パ
ターンとして形成される。
９のように基板上に各素子を構成する電子部品が実装さ
れる。即ち、実装基板４上に、トランジスタＴ１，Ｔ２
を１つの電子部品として構成する２トランジスタ１パッ
ケージ型トランジスタ１と、バリキャップダイオード２
と、抵抗やコンデンサを構成するチップ型電子部品３と
が実装されている。この実装基板４上に実装されている
電子部品は、それぞれ、２トランジスタ１パッケージ型
トランジスタが１点、バリキャップダイオード２が１
点、その他のチップ型電子部品３が１５点となり、全体
で１７点の電子部品が実装されていることとなる。尚、
不図示であるが、インダクタンス素子は、実装基板４上
に導電性ペーストを印刷、焼き付けすることで、導体パ
ターンとして形成される。
【０００４】このように、多数の素子より構成される電
圧制御発振器において、近年求められ続けている装置の
小型化について、この多数の素子を高密度で実装するこ
とによって対応している。又、この装置の小型化につい
ては、電圧制御発振器以外の分野において、実装する部
品に複数の機能を持った複合機能部品とすることによっ
て、その部品点数を減少させることで対応しているもの
が、特開平９−２８３７０４号公報において提案されて
いる。
圧制御発振器において、近年求められ続けている装置の
小型化について、この多数の素子を高密度で実装するこ
とによって対応している。又、この装置の小型化につい
ては、電圧制御発振器以外の分野において、実装する部
品に複数の機能を持った複合機能部品とすることによっ
て、その部品点数を減少させることで対応しているもの
が、特開平９−２８３７０４号公報において提案されて
いる。
【０００５】
【発明が解決しようとする課題】現在の小型電子部品の
高密度実装技術は限界に近づいており、図９のように、
１７点の各電子部品を実装する基板４の面積は、５．０
ｍｍ×４．０ｍｍが必要となる。そこで、実装する電子
部品の大きさ自体を小さくすることも考えられるが、こ
の電子部品の小型化には製造の困難さが伴う。又、実装
部品の部品数の削減も、その性能を保持するには限界と
なっている。
高密度実装技術は限界に近づいており、図９のように、
１７点の各電子部品を実装する基板４の面積は、５．０
ｍｍ×４．０ｍｍが必要となる。そこで、実装する電子
部品の大きさ自体を小さくすることも考えられるが、こ
の電子部品の小型化には製造の困難さが伴う。又、実装
部品の部品数の削減も、その性能を保持するには限界と
なっている。
【０００６】又、特開平９−２８３７０４号公報のよう
な、抵抗成分と容量成分を持つ複合機能電子部品が提供
されているが、抵抗部分とコンデンサ部分が直列に接続
されるように構成されたものであり、図１の回路構成に
あるように抵抗部分とコンデンサ部分が並列に接続され
たものへの適用が不可能である。更に、コンデンサ部分
について、その容量値を大きくするには、コンデンサ部
分を形成する誘電体膜や電極の面積を広くする必要があ
り、半導体基板上に形成される面積が大きくなる。
な、抵抗成分と容量成分を持つ複合機能電子部品が提供
されているが、抵抗部分とコンデンサ部分が直列に接続
されるように構成されたものであり、図１の回路構成に
あるように抵抗部分とコンデンサ部分が並列に接続され
たものへの適用が不可能である。更に、コンデンサ部分
について、その容量値を大きくするには、コンデンサ部
分を形成する誘電体膜や電極の面積を広くする必要があ
り、半導体基板上に形成される面積が大きくなる。
【０００７】更に、電圧制御発振器は、その発振周波数
を調整するために、基板に内装されている導体パターン
をレーザーなどで焼きとるトリミングという工程を行
い、その主たる原因となるインダクタンス素子の値のバ
ラツキを調整する必要があった。
を調整するために、基板に内装されている導体パターン
をレーザーなどで焼きとるトリミングという工程を行
い、その主たる原因となるインダクタンス素子の値のバ
ラツキを調整する必要があった。
【０００８】このような問題を鑑みて、本発明は、複数
の異なる電気機能の実装部品を１つの電子部品として構
成された複合機能電子部品及びその製造方法と、この複
合機能電子部品が搭載されることによって、その基板面
積を小さくすることができる電圧制御発振器とを提供す
ることを目的とする。
の異なる電気機能の実装部品を１つの電子部品として構
成された複合機能電子部品及びその製造方法と、この複
合機能電子部品が搭載されることによって、その基板面
積を小さくすることができる電圧制御発振器とを提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の複合機能電子部品は、外部と電気
的に接続するための第１実装用導体電極及び第２実装用
導体電極と、前記第１実装用導体電極のみと電気的及び
物理的に接続された複数の第１導電体層と、前記第２実
装用導体電極のみと電気的及び物理的に接続された複数
の第２導電体層と、前記第１及び第２導電体層間及びそ
の周囲を覆う絶縁層とで構成されるとともに、前記第１
導電体層と前記第２導電体層が前記絶縁層を挟んで交互
に形成された積層セラミックコンデンサと、該積層セラ
ミックコンデンサにおける前記第１及び第２実装用導体
電極の形成されていない前記絶縁層の表面に形成される
ととともに、前記第１及び第２実装用導体電極と電気的
及び物理的に接続された抵抗体と、を有することを特徴
とする。
に、請求項１に記載の複合機能電子部品は、外部と電気
的に接続するための第１実装用導体電極及び第２実装用
導体電極と、前記第１実装用導体電極のみと電気的及び
物理的に接続された複数の第１導電体層と、前記第２実
装用導体電極のみと電気的及び物理的に接続された複数
の第２導電体層と、前記第１及び第２導電体層間及びそ
の周囲を覆う絶縁層とで構成されるとともに、前記第１
導電体層と前記第２導電体層が前記絶縁層を挟んで交互
に形成された積層セラミックコンデンサと、該積層セラ
ミックコンデンサにおける前記第１及び第２実装用導体
電極の形成されていない前記絶縁層の表面に形成される
ととともに、前記第１及び第２実装用導体電極と電気的
及び物理的に接続された抵抗体と、を有することを特徴
とする。
【００１０】このような複合機能電子部品において、銀
や銀パラジウムなどの導電体材料によって形成される第
１及び第２導電体層を、その間に酸化チタンや酸化バリ
ウム及び酸化鉛などの絶縁材料を混合したガラスセラミ
ック材料で形成された絶縁層を挟んで形成することで、
容量部分を形成する。この容量部分の両側に、第１導電
体層と電気的及び物理的に接続された第１実装用導体電
極と、第２導電体層と電気的及び物理的に接続された第
２実装用導体電極とを設ける。又、この容量部分は、第
１及び第２実装用導体電極が接続される面以外の面が、
絶縁層で覆われており、この絶縁層の表面に、第１及び
第２実装用導体電極と電気的及び物理的に接続するよう
に、酸化ルテニウムなどの抵抗体材料によって抵抗体が
形成される。このようにして、第１及び第２実装用導体
電極間に、並列に接続された抵抗部分及び容量部分を有
する複合機能電子部品となる。
や銀パラジウムなどの導電体材料によって形成される第
１及び第２導電体層を、その間に酸化チタンや酸化バリ
ウム及び酸化鉛などの絶縁材料を混合したガラスセラミ
ック材料で形成された絶縁層を挟んで形成することで、
容量部分を形成する。この容量部分の両側に、第１導電
体層と電気的及び物理的に接続された第１実装用導体電
極と、第２導電体層と電気的及び物理的に接続された第
２実装用導体電極とを設ける。又、この容量部分は、第
１及び第２実装用導体電極が接続される面以外の面が、
絶縁層で覆われており、この絶縁層の表面に、第１及び
第２実装用導体電極と電気的及び物理的に接続するよう
に、酸化ルテニウムなどの抵抗体材料によって抵抗体が
形成される。このようにして、第１及び第２実装用導体
電極間に、並列に接続された抵抗部分及び容量部分を有
する複合機能電子部品となる。
【００１１】又、このような複合機能電子部品におい
て、請求項２に記載するように、前記複合機能電子部品
の形状を、直方体形状とし、対向する２面に前記第１及
び第２実装用導体電極が形成され、該第１及び第２実装
用導体電極が形成された２面以外の４面のうちの少なく
とも１面の前記絶縁層の表面に、前記抵抗体が形成され
るようにしても構わない。
て、請求項２に記載するように、前記複合機能電子部品
の形状を、直方体形状とし、対向する２面に前記第１及
び第２実装用導体電極が形成され、該第１及び第２実装
用導体電極が形成された２面以外の４面のうちの少なく
とも１面の前記絶縁層の表面に、前記抵抗体が形成され
るようにしても構わない。
【００１２】請求項３に記載の複合機能電子部品の製造
方法は、抵抗機能と容量機能を有する複合機能電子部品
の製造方法において、第１導電体層と第２導電体層の間
及びその周囲に絶縁層が形成されるように、前記第１及
び第２導電体層及び前記絶縁層が順に積層された後、周
囲に形成された前記絶縁層の表面上に抵抗体が形成さ
れ、前記第１導電体層及び前記抵抗体に電気的及び物理
的に接続されるように、外部と電気的に接続するための
第１実装用導体電極が形成されるとともに、前記第２導
電体層及び前記抵抗体に電気的及び物理的に接続される
ように、外部と電気的に接続するための第２実装用導体
電極が形成されることを特徴とする。
方法は、抵抗機能と容量機能を有する複合機能電子部品
の製造方法において、第１導電体層と第２導電体層の間
及びその周囲に絶縁層が形成されるように、前記第１及
び第２導電体層及び前記絶縁層が順に積層された後、周
囲に形成された前記絶縁層の表面上に抵抗体が形成さ
れ、前記第１導電体層及び前記抵抗体に電気的及び物理
的に接続されるように、外部と電気的に接続するための
第１実装用導体電極が形成されるとともに、前記第２導
電体層及び前記抵抗体に電気的及び物理的に接続される
ように、外部と電気的に接続するための第２実装用導体
電極が形成されることを特徴とする。
【００１３】このようにすることで、従来のように、絶
縁層と導電体層とを交互に形成して容量部を形成した
後、表面の絶縁層に抵抗体材料をスクリーン印刷法など
でパターン形成して抵抗体を形成する。そして、このよ
うに抵抗部となる抵抗体が形成された容量部の側面の対
向する２面に実装用導体電極を銀ペーストに半田メッキ
を施して接続することで、第１導電体層及び抵抗体を第
１実装用導体電極に電気的及び物理的に接続するととも
に、第２導電体層及び抵抗体を電気的及び物理的に第２
実装用導体電極に接続する。
縁層と導電体層とを交互に形成して容量部を形成した
後、表面の絶縁層に抵抗体材料をスクリーン印刷法など
でパターン形成して抵抗体を形成する。そして、このよ
うに抵抗部となる抵抗体が形成された容量部の側面の対
向する２面に実装用導体電極を銀ペーストに半田メッキ
を施して接続することで、第１導電体層及び抵抗体を第
１実装用導体電極に電気的及び物理的に接続するととも
に、第２導電体層及び抵抗体を電気的及び物理的に第２
実装用導体電極に接続する。
【００１４】又、請求項４に記載するように、前記複合
機能電子部品が形成された後、前記複合機能電子部品の
アドミッタンスが測定され、測定したアドミッタンスの
実数値より抵抗部分の抵抗値が検出されるとともに、測
定したアドミッタンスの虚数値より容量部分の容量値が
検出されるようにしても構わない。
機能電子部品が形成された後、前記複合機能電子部品の
アドミッタンスが測定され、測定したアドミッタンスの
実数値より抵抗部分の抵抗値が検出されるとともに、測
定したアドミッタンスの虚数値より容量部分の容量値が
検出されるようにしても構わない。
【００１５】請求項５に記載の複合機能電子部品は、外
部と電気的に接続するための第１実装用導体電極及び第
２実装用導体電極と、前記第１実装用導体電極のみと電
気的及び物理的に接続された複数の第１導電体層と、前
記第２実装用導体電極のみと電気的及び物理的に接続さ
れた複数の第２導電体層と、前記第１及び第２導電体層
間及びその周囲を覆う絶縁層とで構成されるとともに、
前記第１導電体層と前記第２導電体層が前記絶縁層を挟
んで交互に形成された積層セラミックコンデンサと、該
積層セラミックコンデンサにおける前記第１及び第２実
装用導体電極の形成されていない前記絶縁層の表面に、
抵抗値の低い導体材料で形成されるととともに、前記第
１及び第２実装用導体電極と電気的及び物理的に接続さ
れたインダクタンスパターンと、を有することを特徴と
する。
部と電気的に接続するための第１実装用導体電極及び第
２実装用導体電極と、前記第１実装用導体電極のみと電
気的及び物理的に接続された複数の第１導電体層と、前
記第２実装用導体電極のみと電気的及び物理的に接続さ
れた複数の第２導電体層と、前記第１及び第２導電体層
間及びその周囲を覆う絶縁層とで構成されるとともに、
前記第１導電体層と前記第２導電体層が前記絶縁層を挟
んで交互に形成された積層セラミックコンデンサと、該
積層セラミックコンデンサにおける前記第１及び第２実
装用導体電極の形成されていない前記絶縁層の表面に、
抵抗値の低い導体材料で形成されるととともに、前記第
１及び第２実装用導体電極と電気的及び物理的に接続さ
れたインダクタンスパターンと、を有することを特徴と
する。
【００１６】このような複合機能電子部品において、銀
や銀パラジウムなどの導電体材料によって形成される第
１及び第２導電体層を、その間に酸化チタンや酸化バリ
ウム及び酸化鉛などの絶縁材料を混合したガラスセラミ
ック材料で形成された絶縁層を挟んで形成することで、
容量部分を形成する。この容量部分の両側に、第１導電
体層と電気的及び物理的に接続された第１実装用導体電
極と、第２導電体層と電気的及び物理的に接続された第
２実装用導体電極とを設ける。又、この容量部分は、第
１及び第２実装用導体電極が接続される面以外の面が、
絶縁層で覆われており、この絶縁層の表面に、第１及び
第２実装用導体電極と電気的及び物理的に接続するよう
に、銀や銀パラジウムなどの導電体材料によってインダ
クタンスパターンが形成される。このようにして、第１
及び第２実装用導体電極間に、並列に接続されたインダ
クタンス部分及び容量部分を有する複合機能電子部品と
なる。
や銀パラジウムなどの導電体材料によって形成される第
１及び第２導電体層を、その間に酸化チタンや酸化バリ
ウム及び酸化鉛などの絶縁材料を混合したガラスセラミ
ック材料で形成された絶縁層を挟んで形成することで、
容量部分を形成する。この容量部分の両側に、第１導電
体層と電気的及び物理的に接続された第１実装用導体電
極と、第２導電体層と電気的及び物理的に接続された第
２実装用導体電極とを設ける。又、この容量部分は、第
１及び第２実装用導体電極が接続される面以外の面が、
絶縁層で覆われており、この絶縁層の表面に、第１及び
第２実装用導体電極と電気的及び物理的に接続するよう
に、銀や銀パラジウムなどの導電体材料によってインダ
クタンスパターンが形成される。このようにして、第１
及び第２実装用導体電極間に、並列に接続されたインダ
クタンス部分及び容量部分を有する複合機能電子部品と
なる。
【００１７】又、このような複合機能電子部品におい
て、請求項６に記載するように、前記複合機能電子部品
の形状を、直方体形状とし、対向する２面に前記第１及
び第２実装用導体電極が形成され、該第１及び第２実装
用導体電極が形成された２面以外の４面のうちの少なく
とも１面の前記絶縁層の表面に、前記インダクタンスパ
ターンが形成されるようにしても構わない。
て、請求項６に記載するように、前記複合機能電子部品
の形状を、直方体形状とし、対向する２面に前記第１及
び第２実装用導体電極が形成され、該第１及び第２実装
用導体電極が形成された２面以外の４面のうちの少なく
とも１面の前記絶縁層の表面に、前記インダクタンスパ
ターンが形成されるようにしても構わない。
【００１８】請求項７に記載の複合機能電子部品の製造
方法は、抵抗機能と容量機能を有する複合機能電子部品
の製造方法において、第１導電体層と第２導電体層の間
及びその周囲に絶縁層が形成されるように、前記第１及
び第２導電体層及び前記絶縁層が順に積層された後、抵
抗率の低い導体材料によって、周囲に形成された前記絶
縁層の表面上に、インダクタンスパターンが形成され、
前記第１導電体層及び前記インダクタンスパターンに電
気的及び物理的に接続されるように、外部と電気的に接
続するための第１実装用導体電極が形成されるととも
に、前記第２導電体層及び前記インダクタンスパターン
に電気的及び物理的に接続されるように、外部と電気的
に接続するための第２実装用導体電極が形成されること
を特徴とする。
方法は、抵抗機能と容量機能を有する複合機能電子部品
の製造方法において、第１導電体層と第２導電体層の間
及びその周囲に絶縁層が形成されるように、前記第１及
び第２導電体層及び前記絶縁層が順に積層された後、抵
抗率の低い導体材料によって、周囲に形成された前記絶
縁層の表面上に、インダクタンスパターンが形成され、
前記第１導電体層及び前記インダクタンスパターンに電
気的及び物理的に接続されるように、外部と電気的に接
続するための第１実装用導体電極が形成されるととも
に、前記第２導電体層及び前記インダクタンスパターン
に電気的及び物理的に接続されるように、外部と電気的
に接続するための第２実装用導体電極が形成されること
を特徴とする。
【００１９】このようにすることで、従来のように、絶
縁層と導電体層とを交互に形成して容量部を形成した
後、表面の絶縁層に銀ペーストなどをスクリーン印刷法
などでパターン形成してインダクタンスパターンを形成
する。そして、このようにインダクタンス素子部となる
インダクタンスパターンが形成された容量部の側面の対
向する２面に実装用導体電極を銀ペーストに半田メッキ
を施して接続することで、第１導電体層及びインダクタ
ンスパターンを第１実装用導体電極に電気的及び物理的
に接続するとともに、第２導電体層及びインダクタンス
パターンを電気的及び物理的に第２実装用導体電極に接
続する。
縁層と導電体層とを交互に形成して容量部を形成した
後、表面の絶縁層に銀ペーストなどをスクリーン印刷法
などでパターン形成してインダクタンスパターンを形成
する。そして、このようにインダクタンス素子部となる
インダクタンスパターンが形成された容量部の側面の対
向する２面に実装用導体電極を銀ペーストに半田メッキ
を施して接続することで、第１導電体層及びインダクタ
ンスパターンを第１実装用導体電極に電気的及び物理的
に接続するとともに、第２導電体層及びインダクタンス
パターンを電気的及び物理的に第２実装用導体電極に接
続する。
【００２０】又、請求項８に記載するように、前記複合
機能電子部品が形成された後、前記複合機能電子部品の
共振周波数が測定されるようにしても構わない。
機能電子部品が形成された後、前記複合機能電子部品の
共振周波数が測定されるようにしても構わない。
【００２１】請求項９に記載の電圧制御発振器は、制御
電圧によって発振周波数を変化させる電圧制御発振器に
おいて、外部と電気的に接続するための第１実装用導体
電極及び第２実装用導体電極と、前記第１実装用導体電
極のみと電気的及び物理的に接続された複数の第１導電
体層と、前記第２実装用導体電極のみと電気的及び物理
的に接続された複数の第２導電体層と、前記第１及び第
２導電体層間及びその周囲を覆う絶縁層とで構成される
とともに、前記第１導電体層と前記第２導電体層が前記
絶縁層を挟んで交互に形成された積層セラミックコンデ
ンサと、該積層セラミックコンデンサにおける前記第１
及び第２実装用導体電極の形成されていない前記絶縁層
の表面に形成されるととともに、前記第１及び第２実装
用導体電極と電気的及び物理的に接続された抵抗体と、
から成る複合機能電子部品を、有することを特徴とす
る。
電圧によって発振周波数を変化させる電圧制御発振器に
おいて、外部と電気的に接続するための第１実装用導体
電極及び第２実装用導体電極と、前記第１実装用導体電
極のみと電気的及び物理的に接続された複数の第１導電
体層と、前記第２実装用導体電極のみと電気的及び物理
的に接続された複数の第２導電体層と、前記第１及び第
２導電体層間及びその周囲を覆う絶縁層とで構成される
とともに、前記第１導電体層と前記第２導電体層が前記
絶縁層を挟んで交互に形成された積層セラミックコンデ
ンサと、該積層セラミックコンデンサにおける前記第１
及び第２実装用導体電極の形成されていない前記絶縁層
の表面に形成されるととともに、前記第１及び第２実装
用導体電極と電気的及び物理的に接続された抵抗体と、
から成る複合機能電子部品を、有することを特徴とす
る。
【００２２】請求項１０に記載の電圧制御発振器は、請
求項９に記載の電圧制御発振器において、インダクタン
ス素子と電圧可変容量素子とから成る共振回路と、制御
電極に前記共振回路が接続されるとともに直流電圧でバ
イアスされた発振用トランジスタと、を有し、前記発振
用トランジスタのエミッタ電極に一端が接続されるとと
もに並列に接続された抵抗及びコンデンサが、前記複合
機能電子部品によって構成されることを特徴とする。
求項９に記載の電圧制御発振器において、インダクタン
ス素子と電圧可変容量素子とから成る共振回路と、制御
電極に前記共振回路が接続されるとともに直流電圧でバ
イアスされた発振用トランジスタと、を有し、前記発振
用トランジスタのエミッタ電極に一端が接続されるとと
もに並列に接続された抵抗及びコンデンサが、前記複合
機能電子部品によって構成されることを特徴とする。
【００２３】請求項１１に記載の電圧制御発振器は、制
御電圧によって発振周波数を変化させる電圧制御発振器
において、外部と電気的に接続するための第１実装用導
体電極及び第２実装用導体電極と、前記第１実装用導体
電極のみと電気的及び物理的に接続された複数の第１導
電体層と、前記第２実装用導体電極のみと電気的及び物
理的に接続された複数の第２導電体層と、前記第１及び
第２導電体層間及びその周囲を覆う絶縁層とで構成され
るとともに、前記第１導電体層と前記第２導電体層が前
記絶縁層を挟んで交互に形成された積層セラミックコン
デンサと、該積層セラミックコンデンサにおける前記第
１及び第２実装用導体電極の形成されていない前記絶縁
層の表面に、抵抗値の低い導体材料で形成されるととと
もに、前記第１及び第２実装用導体電極と電気的及び物
理的に接続されたインダクタンスパターンと、から成る
複合機能電子部品を、有することを特徴とする。
御電圧によって発振周波数を変化させる電圧制御発振器
において、外部と電気的に接続するための第１実装用導
体電極及び第２実装用導体電極と、前記第１実装用導体
電極のみと電気的及び物理的に接続された複数の第１導
電体層と、前記第２実装用導体電極のみと電気的及び物
理的に接続された複数の第２導電体層と、前記第１及び
第２導電体層間及びその周囲を覆う絶縁層とで構成され
るとともに、前記第１導電体層と前記第２導電体層が前
記絶縁層を挟んで交互に形成された積層セラミックコン
デンサと、該積層セラミックコンデンサにおける前記第
１及び第２実装用導体電極の形成されていない前記絶縁
層の表面に、抵抗値の低い導体材料で形成されるととと
もに、前記第１及び第２実装用導体電極と電気的及び物
理的に接続されたインダクタンスパターンと、から成る
複合機能電子部品を、有することを特徴とする。
【００２４】請求項１２に記載の電圧制御発振器は、請
求項１１に記載の電圧制御発振器において、インダクタ
ンス素子と電圧可変容量素子とから成る共振回路と、制
御電極に前記共振回路が接続されるとともに直流電圧で
バイアスされた発振用トランジスタと、を有し、前記共
振回路を構成するインダクタンス素子と、該インダクタ
ンス素子と並列に接続される温度補償用コンデンサと
が、前記複合機能電子部品によって構成されることを特
徴とする。
求項１１に記載の電圧制御発振器において、インダクタ
ンス素子と電圧可変容量素子とから成る共振回路と、制
御電極に前記共振回路が接続されるとともに直流電圧で
バイアスされた発振用トランジスタと、を有し、前記共
振回路を構成するインダクタンス素子と、該インダクタ
ンス素子と並列に接続される温度補償用コンデンサと
が、前記複合機能電子部品によって構成されることを特
徴とする。
【００２５】
【発明の実施の形態】＜電圧制御発振器の回路構成＞本
発明の電圧制御発振器は、従来より使用されている電圧
制御発振器と同様、図１に示す回路構成となる。図１に
示す電圧制御発振器は、一端に制御電圧ＶＴが印加され
るインダクタンス素子Ｌ１及びコンデンサＣ１と、イン
ダクタンス素子Ｌ１の他端にカソード側が接続されると
ともにアノード側が接地された可変容量ダイオードＤ
と、インダクタンス素子Ｌ１と可変容量ダイオードＤの
カソード側との接続ノードに一端が接続されたコンデン
サＣ２と、このコンデンサＣ２の他端に一端が接続され
るとともに他端が接地されたインダクタンス素子Ｌ２及
びコンデンサＣ３と、コンデンサＣ２，Ｃ３の接続ノー
ドに一端が接続されたコンデンサＣ４とが設けられ、共
振回路Ａが構成される。
発明の電圧制御発振器は、従来より使用されている電圧
制御発振器と同様、図１に示す回路構成となる。図１に
示す電圧制御発振器は、一端に制御電圧ＶＴが印加され
るインダクタンス素子Ｌ１及びコンデンサＣ１と、イン
ダクタンス素子Ｌ１の他端にカソード側が接続されると
ともにアノード側が接地された可変容量ダイオードＤ
と、インダクタンス素子Ｌ１と可変容量ダイオードＤの
カソード側との接続ノードに一端が接続されたコンデン
サＣ２と、このコンデンサＣ２の他端に一端が接続され
るとともに他端が接地されたインダクタンス素子Ｌ２及
びコンデンサＣ３と、コンデンサＣ２，Ｃ３の接続ノー
ドに一端が接続されたコンデンサＣ４とが設けられ、共
振回路Ａが構成される。
【００２６】この共振回路Ａにおいて、可変容量ダイオ
ードＤの容量値を制御するための電圧を与えるために、
インダクタンス素子Ｌ１とコンデンサＣ１とでローパス
フィルタを構成される。又、λ／４ストリップライン共
振器からなるインダクタンス素子Ｌ２と、温度補償用素
子となるコンデンサＣ３と、可変容量ダイオードＤとで
並列共振回路が構成される。又、コンデンサＣ４によっ
て、後段の回路への直流成分の入力を防ぐ。尚、コンデ
ンサＣ１の他端が接地される。
ードＤの容量値を制御するための電圧を与えるために、
インダクタンス素子Ｌ１とコンデンサＣ１とでローパス
フィルタを構成される。又、λ／４ストリップライン共
振器からなるインダクタンス素子Ｌ２と、温度補償用素
子となるコンデンサＣ３と、可変容量ダイオードＤとで
並列共振回路が構成される。又、コンデンサＣ４によっ
て、後段の回路への直流成分の入力を防ぐ。尚、コンデ
ンサＣ１の他端が接地される。
【００２７】コンデンサＣ４の他端に接続されて共振回
路Ａからの電圧がベースに与えられるｎｐｎ型トランジ
スタＴ１と、トランジスタＴ１のベース・エミッタ間に
接続されたコンデンサＣ５と、トランジスタＴ１のベー
スに一端が接続された抵抗Ｒ１，Ｒ２と、トランジスタ
Ｔ１のエミッタに一端が接続されるとともに他端が接地
されたコンデンサＣ６及び抵抗Ｒ３と、トランジスタＴ
１のコレクタに一端が接続されるとともに他端が接地さ
れたコンデンサＣ７と、一端が抵抗Ｒ２の他端に接続さ
れた抵抗Ｒ４とによって、負性抵抗回路Ｂが構成され
る。尚、抵抗Ｒ１の他端が接地される。
路Ａからの電圧がベースに与えられるｎｐｎ型トランジ
スタＴ１と、トランジスタＴ１のベース・エミッタ間に
接続されたコンデンサＣ５と、トランジスタＴ１のベー
スに一端が接続された抵抗Ｒ１，Ｒ２と、トランジスタ
Ｔ１のエミッタに一端が接続されるとともに他端が接地
されたコンデンサＣ６及び抵抗Ｒ３と、トランジスタＴ
１のコレクタに一端が接続されるとともに他端が接地さ
れたコンデンサＣ７と、一端が抵抗Ｒ２の他端に接続さ
れた抵抗Ｒ４とによって、負性抵抗回路Ｂが構成され
る。尚、抵抗Ｒ１の他端が接地される。
【００２８】更に、抵抗Ｒ１，Ｒ２，Ｒ４と、抵抗Ｒ２
の他端にベースが接続されるとともにトランジスタＴ１
のコレクタにエミッタが接続されたｎｐｎ型トランジス
タＴ２と、トランジスタＴ２のコレクタに一端が接続さ
れたコンデンサＣ９，Ｃ１０及びインダクタンス素子Ｌ
３と、インダクタンス素子Ｌ３の他端に一端が接続され
たコンデンサＣ１１とによって、増幅回路Ｃが構成され
る。尚、コンデンサＣ９，Ｃ１１の他端が接地され、
又、抵抗Ｒ４の他端がインダクタンスＬ３の他端に接続
される。更に、抵抗Ｒ４、インダクタンス素子Ｌ３、コ
ンデンサＣ１１の接続ノードには、バイアス電圧ＶＤが
印加される。
の他端にベースが接続されるとともにトランジスタＴ１
のコレクタにエミッタが接続されたｎｐｎ型トランジス
タＴ２と、トランジスタＴ２のコレクタに一端が接続さ
れたコンデンサＣ９，Ｃ１０及びインダクタンス素子Ｌ
３と、インダクタンス素子Ｌ３の他端に一端が接続され
たコンデンサＣ１１とによって、増幅回路Ｃが構成され
る。尚、コンデンサＣ９，Ｃ１１の他端が接地され、
又、抵抗Ｒ４の他端がインダクタンスＬ３の他端に接続
される。更に、抵抗Ｒ４、インダクタンス素子Ｌ３、コ
ンデンサＣ１１の接続ノードには、バイアス電圧ＶＤが
印加される。
【００２９】このように構成されるとき、負性抵抗回路
Ｂが共振回路Ａと発振条件を満たした周波数を安定して
出力するとともに、増幅回路Ｃは負性抵抗回路Ｂととも
にコルピッツ型の発振用能動回路として動作することに
よって、負性抵抗回路Ｂの発振信号を増幅する。そし
て、このようにして増幅された発振信号は、コンデンサ
Ｃ１０によって直流成分が除去された信号として、コン
デンサＣ１０の他端に接続された出力端子ＯＵＴより出
力される。このとき、トランジスタＴ１が発振用のトラ
ンジスタとして動作するとともに、トランジスタＴ２が
増幅用のトランジスタとして動作する。
Ｂが共振回路Ａと発振条件を満たした周波数を安定して
出力するとともに、増幅回路Ｃは負性抵抗回路Ｂととも
にコルピッツ型の発振用能動回路として動作することに
よって、負性抵抗回路Ｂの発振信号を増幅する。そし
て、このようにして増幅された発振信号は、コンデンサ
Ｃ１０によって直流成分が除去された信号として、コン
デンサＣ１０の他端に接続された出力端子ＯＵＴより出
力される。このとき、トランジスタＴ１が発振用のトラ
ンジスタとして動作するとともに、トランジスタＴ２が
増幅用のトランジスタとして動作する。
【００３０】図１に示す電圧制御発振器は、以下に説明
する各実施形態における電圧制御発振器において共通で
ある。よって、以下の各実施形態においては、図１に示
す電圧制御発振器に使用される複合機能電子部品につい
て、それぞれ説明する。
する各実施形態における電圧制御発振器において共通で
ある。よって、以下の各実施形態においては、図１に示
す電圧制御発振器に使用される複合機能電子部品につい
て、それぞれ説明する。
【００３１】＜第１の実施形態＞本発明の第１の実施形
態について、図面を参照して説明する。図２は、図１の
電圧制御発振器に設けられる抵抗成分と容量成分を有す
る複合機能電子部品の構成を示す斜視図及び等価回路図
である。図３は、図２の複合機能電子部品の断面図であ
る。図４は、図２の複合機能電子部品と検査装置との関
係を示すブロック図である。
態について、図面を参照して説明する。図２は、図１の
電圧制御発振器に設けられる抵抗成分と容量成分を有す
る複合機能電子部品の構成を示す斜視図及び等価回路図
である。図３は、図２の複合機能電子部品の断面図であ
る。図４は、図２の複合機能電子部品と検査装置との関
係を示すブロック図である。
【００３２】図２（ａ）の外観斜視図に示す複合機能電
子部品は、図２（ｂ）の等価回路図に示すように、抵抗
とコンデンサが並列に接続された複合機能電子部品で、
図１における抵抗Ｒ３とコンデンサＣ６とを構成するた
めの複合機能電子部品である。図２（ａ）に示す複合機
能電子部品は、両側の対向する２面に実装用導体電極２
２，２３が設けられた積層セラミック構造を持つ直方体
のチップ型コンデンサ２１において、実装用導体電極２
２，２３の形成されていない１面に抵抗体２４が形成さ
れた構成のものである。
子部品は、図２（ｂ）の等価回路図に示すように、抵抗
とコンデンサが並列に接続された複合機能電子部品で、
図１における抵抗Ｒ３とコンデンサＣ６とを構成するた
めの複合機能電子部品である。図２（ａ）に示す複合機
能電子部品は、両側の対向する２面に実装用導体電極２
２，２３が設けられた積層セラミック構造を持つ直方体
のチップ型コンデンサ２１において、実装用導体電極２
２，２３の形成されていない１面に抵抗体２４が形成さ
れた構成のものである。
【００３３】この図２（ａ）のような複合機能電子部品
は、図３の断面図のように、実装用導体電極２２にその
側面の１面が電気的及び物理的に接続された導電体層３
１ａと、実装用導体電極２３にその側面の１面が電気的
及び物理的に接続された導電体層３１ｂと、絶縁層３２
とが交互に重ね合わせられることによって、積層セラミ
ックコンデンサであるチップ型コンデンサ２１が形成さ
れる。この導電体層３１ａ，３１ｂは、銀や銀パラジウ
ムなどより成り、又、絶縁層３２は、酸化チタンや酸化
バリウム及び酸化鉛などの絶縁材料を混合したガラスセ
ラミック材料から成る。このとき、導電体層３１ａの実
装用導体電極２２に接続された面の対向面は、実装用導
体電極２３に接続されていない。又、導電体層３１ｂの
実装用導体電極２３に接続された面の対向面は、実装用
導体電極２２に接続されていない。
は、図３の断面図のように、実装用導体電極２２にその
側面の１面が電気的及び物理的に接続された導電体層３
１ａと、実装用導体電極２３にその側面の１面が電気的
及び物理的に接続された導電体層３１ｂと、絶縁層３２
とが交互に重ね合わせられることによって、積層セラミ
ックコンデンサであるチップ型コンデンサ２１が形成さ
れる。この導電体層３１ａ，３１ｂは、銀や銀パラジウ
ムなどより成り、又、絶縁層３２は、酸化チタンや酸化
バリウム及び酸化鉛などの絶縁材料を混合したガラスセ
ラミック材料から成る。このとき、導電体層３１ａの実
装用導体電極２２に接続された面の対向面は、実装用導
体電極２３に接続されていない。又、導電体層３１ｂの
実装用導体電極２３に接続された面の対向面は、実装用
導体電極２２に接続されていない。
【００３４】このようにして形成されるチップ型コンデ
ンサ２１の上面に、酸化ルテニウムなどの抵抗体材料に
よって、抵抗体２４が形成される。このチップ型コンデ
ンサ２１に形成された抵抗体２４が実装用導体電極２
２，２３と電気的及び物理的に接続されるように、実装
用導体電極２２，２３がコの字型に形成される。尚、こ
のように抵抗体２４が形成された絶縁層３２の表面に
は、図示していないが、保護膜が設けられる。
ンサ２１の上面に、酸化ルテニウムなどの抵抗体材料に
よって、抵抗体２４が形成される。このチップ型コンデ
ンサ２１に形成された抵抗体２４が実装用導体電極２
２，２３と電気的及び物理的に接続されるように、実装
用導体電極２２，２３がコの字型に形成される。尚、こ
のように抵抗体２４が形成された絶縁層３２の表面に
は、図示していないが、保護膜が設けられる。
【００３５】図２及び図３のような構成の複合機能電子
部品は、まず、銀や銀パラジウムなどの導体材料とガラ
スセラミック材料をスクリーン印刷法などによって積層
するように形成することで、導電体層３１ａ，３１ｂ及
び絶縁層３２が積層された積層セラミックコンデンサが
形成される。次に、この構成された積層セラミックコン
デンサの１面に、抵抗体材料をスクリーン印刷法で印刷
するなどして、抵抗体２４を形成する。そして、このよ
うに抵抗体２４が形成された積層セラミックコンデンサ
の対向する側面２面に、銀ペーストに半田メッキを施し
た実装用導体電極２２，２３が接続されることによっ
て、実装用導体電極２２，２３が、抵抗体２４及び導電
体層３１ａ，３１ｂと電気的に接続される。
部品は、まず、銀や銀パラジウムなどの導体材料とガラ
スセラミック材料をスクリーン印刷法などによって積層
するように形成することで、導電体層３１ａ，３１ｂ及
び絶縁層３２が積層された積層セラミックコンデンサが
形成される。次に、この構成された積層セラミックコン
デンサの１面に、抵抗体材料をスクリーン印刷法で印刷
するなどして、抵抗体２４を形成する。そして、このよ
うに抵抗体２４が形成された積層セラミックコンデンサ
の対向する側面２面に、銀ペーストに半田メッキを施し
た実装用導体電極２２，２３が接続されることによっ
て、実装用導体電極２２，２３が、抵抗体２４及び導電
体層３１ａ，３１ｂと電気的に接続される。
【００３６】この複合機能電子部品は、図４のように、
インピーダンスアナライザといった電子部品のアドミッ
タンスを測定することが可能な測定装置４１のリード端
子に接続されたリード４２，４３が、複合機能電子部品
４０の実装用導体電極２２，２３に接続されることによ
って、そのアドミッタンス特性が測定される。即ち、複
合機能電子部品４０のアドミッタンスＹ＝Ｇ＋ｊＸが測
定されたとき、その抵抗値が、１／Ｇで有り、又、その
容量値がＸ／２πｆ（尚、ｆは測定装置４１で測定する
際に使用する交流電源の周波数）となる。
インピーダンスアナライザといった電子部品のアドミッ
タンスを測定することが可能な測定装置４１のリード端
子に接続されたリード４２，４３が、複合機能電子部品
４０の実装用導体電極２２，２３に接続されることによ
って、そのアドミッタンス特性が測定される。即ち、複
合機能電子部品４０のアドミッタンスＹ＝Ｇ＋ｊＸが測
定されたとき、その抵抗値が、１／Ｇで有り、又、その
容量値がＸ／２πｆ（尚、ｆは測定装置４１で測定する
際に使用する交流電源の周波数）となる。
【００３７】このような複合機能電子部品が設けられた
電圧制御発振器の実装部品点数は、図５のように、基板
４に実装される２トランジスタ１パッケージ型トランジ
スタ１が１点、バリキャップダイオード２が１点、複合
機能電子部品を含むその他のチップ型電子部品３が１４
点となり、全体で１６点となる。このとき、各部品同士
の実装間隔は、従来と同様と０．２ｍｍ以上確保するこ
とになるが、部品点数を従来よりも１点減少するので、
基板４の基板サイズを４．６ｍｍ×４．０ｍｍとするこ
とができる。よって、従来のものの基板サイズと比較し
て、略８％程度、その面積を削減することができる。
電圧制御発振器の実装部品点数は、図５のように、基板
４に実装される２トランジスタ１パッケージ型トランジ
スタ１が１点、バリキャップダイオード２が１点、複合
機能電子部品を含むその他のチップ型電子部品３が１４
点となり、全体で１６点となる。このとき、各部品同士
の実装間隔は、従来と同様と０．２ｍｍ以上確保するこ
とになるが、部品点数を従来よりも１点減少するので、
基板４の基板サイズを４．６ｍｍ×４．０ｍｍとするこ
とができる。よって、従来のものの基板サイズと比較し
て、略８％程度、その面積を削減することができる。
【００３８】＜第２の実施形態＞本発明の第２の実施形
態について、図面を参照して説明する。図６は、本実施
形態の電圧制御発振器に設けられるインダクタンス成分
と容量成分を有する複合機能電子部品の構成を示す斜視
図及び等価回路図である。図７は、図６の複合機能電子
部品の断面図である。図８は、図６の複合機能電子部品
と検査装置との関係を示すブロック図である。尚、図６
及び図７において、図２及び図３の複合機能電子部品と
同一の目的で使用する部分については、同一の符号を付
して、その詳細な説明は省略する。
態について、図面を参照して説明する。図６は、本実施
形態の電圧制御発振器に設けられるインダクタンス成分
と容量成分を有する複合機能電子部品の構成を示す斜視
図及び等価回路図である。図７は、図６の複合機能電子
部品の断面図である。図８は、図６の複合機能電子部品
と検査装置との関係を示すブロック図である。尚、図６
及び図７において、図２及び図３の複合機能電子部品と
同一の目的で使用する部分については、同一の符号を付
して、その詳細な説明は省略する。
【００３９】図６（ａ）の外観斜視図に示す複合機能電
子部品は、図６（ｂ）の等価回路図に示すように、イン
ダクタンスとコンデンサが並列に接続された複合機能電
子部品で、図１におけるインダクタンス素子Ｌ２とコン
デンサＣ３とを構成するための複合機能電子部品であ
る。図６（ａ）に示す複合機能電子部品は、両側の対向
する２面に実装用導体電極２２，２３が設けられた積層
セラミック構造を持つ直方体のチップ型コンデンサ２１
において、実装用導体電極２２，２３の形成されていな
い１面にインダクタンスパターン５１が形成された構成
のものである。
子部品は、図６（ｂ）の等価回路図に示すように、イン
ダクタンスとコンデンサが並列に接続された複合機能電
子部品で、図１におけるインダクタンス素子Ｌ２とコン
デンサＣ３とを構成するための複合機能電子部品であ
る。図６（ａ）に示す複合機能電子部品は、両側の対向
する２面に実装用導体電極２２，２３が設けられた積層
セラミック構造を持つ直方体のチップ型コンデンサ２１
において、実装用導体電極２２，２３の形成されていな
い１面にインダクタンスパターン５１が形成された構成
のものである。
【００４０】この図６（ａ）のような複合機能電子部品
は、第１の実施形態と同様、図７の断面図のように、実
装用導体電極２２にその側面の１面が電気的及び物理的
に接続された導電体層３１ａと、実装用導体電極２３に
その側面の１面が電気的及び物理的に接続された導電体
層３１ｂと、絶縁層３２とが交互に重ね合わせられるこ
とによって、積層セラミックコンデンサであるチップ型
コンデンサ２１が形成される。
は、第１の実施形態と同様、図７の断面図のように、実
装用導体電極２２にその側面の１面が電気的及び物理的
に接続された導電体層３１ａと、実装用導体電極２３に
その側面の１面が電気的及び物理的に接続された導電体
層３１ｂと、絶縁層３２とが交互に重ね合わせられるこ
とによって、積層セラミックコンデンサであるチップ型
コンデンサ２１が形成される。
【００４１】そして、このようにして形成されるチップ
型コンデンサ２１の上面に、銀ペーストなどの導体材料
によって、インダクタンスパターン５１が形成される。
このチップ型コンデンサ２１に形成されたインダクタン
スパターン５１が実装用導体電極２２，２３と電気的及
び物理的に接続されるように、実装用導体電極２２，２
３がコの字型に形成される。尚、このようにインダクタ
ンスパターン５１が形成された絶縁層３２の表面には、
図示していないが、保護膜が設けられる。
型コンデンサ２１の上面に、銀ペーストなどの導体材料
によって、インダクタンスパターン５１が形成される。
このチップ型コンデンサ２１に形成されたインダクタン
スパターン５１が実装用導体電極２２，２３と電気的及
び物理的に接続されるように、実装用導体電極２２，２
３がコの字型に形成される。尚、このようにインダクタ
ンスパターン５１が形成された絶縁層３２の表面には、
図示していないが、保護膜が設けられる。
【００４２】図６及び図７のような構成の複合機能電子
部品は、第１の実施形態と同様、まず、銀や銀パラジウ
ムなどの導体材料とガラスセラミック材料をスクリーン
印刷法などによって積層するように形成することで、導
電体層３１ａ，３１ｂ及び絶縁層３２が積層された積層
セラミックコンデンサが形成される。次に、この構成さ
れた積層セラミックコンデンサの１面に、導体材料をス
クリーン印刷法で印刷するなどして、インダクタンスパ
ターン５１を形成する。そして、このようにインダクタ
ンスパターン５１が形成された積層セラミックコンデン
サの対向する側面２面に、銀ペーストに半田メッキを施
した実装導体電極２２，２３が接続されることによっ
て、実装用導体電極２２，２３が、インダクタンスパタ
ーン５１及び導電体層３１ａ，３１ｂと電気的に接続さ
れる。
部品は、第１の実施形態と同様、まず、銀や銀パラジウ
ムなどの導体材料とガラスセラミック材料をスクリーン
印刷法などによって積層するように形成することで、導
電体層３１ａ，３１ｂ及び絶縁層３２が積層された積層
セラミックコンデンサが形成される。次に、この構成さ
れた積層セラミックコンデンサの１面に、導体材料をス
クリーン印刷法で印刷するなどして、インダクタンスパ
ターン５１を形成する。そして、このようにインダクタ
ンスパターン５１が形成された積層セラミックコンデン
サの対向する側面２面に、銀ペーストに半田メッキを施
した実装導体電極２２，２３が接続されることによっ
て、実装用導体電極２２，２３が、インダクタンスパタ
ーン５１及び導電体層３１ａ，３１ｂと電気的に接続さ
れる。
【００４３】この複合機能電子部品は、図８のように、
ネットワークアナライザといった電子部品を流れる電流
の振幅を測定することが可能な測定装置８１のリード端
子に接続されたリード８２，８３が、複合機能電子部品
８０の実装用導体電極２２，２３に接続されることによ
って、その共振周波数が測定される。即ち、複合機能電
子部品８０を流れる電流の振幅に対する周波数特性が測
定され、その電流の振幅が小さくなる周波数を共振周波
数として検出される。
ネットワークアナライザといった電子部品を流れる電流
の振幅を測定することが可能な測定装置８１のリード端
子に接続されたリード８２，８３が、複合機能電子部品
８０の実装用導体電極２２，２３に接続されることによ
って、その共振周波数が測定される。即ち、複合機能電
子部品８０を流れる電流の振幅に対する周波数特性が測
定され、その電流の振幅が小さくなる周波数を共振周波
数として検出される。
【００４４】このように共振周波数が測定された複合機
能電子部品が、電圧制御発振器の共振回路Ａのインダク
タンス素子Ｌ２とコンデンサＣ３とを構成する部分に実
装されることによって、電圧制御発振器で使用する発振
周波数に応じた周波数特性を有する共振回路を構成する
ことができる。又、この電圧制御発振器の発振周波数を
変更する場合には、その共振周波数の異なる複合機能電
子部品に変更することによって対応することができるの
で、従来のように、インダクタンスパターンの導体幅を
消失して周波数調整する工程が不要とすることができ、
簡易に周波数調整を行うことができる。更に、従来のよ
うなインダクタンスパターンを、他の電子部品が実装さ
れる基板上に設ける必要がなくなるので、このインダク
タンスパターンが設けられた実装面分、その基板面積を
削減することができる。
能電子部品が、電圧制御発振器の共振回路Ａのインダク
タンス素子Ｌ２とコンデンサＣ３とを構成する部分に実
装されることによって、電圧制御発振器で使用する発振
周波数に応じた周波数特性を有する共振回路を構成する
ことができる。又、この電圧制御発振器の発振周波数を
変更する場合には、その共振周波数の異なる複合機能電
子部品に変更することによって対応することができるの
で、従来のように、インダクタンスパターンの導体幅を
消失して周波数調整する工程が不要とすることができ、
簡易に周波数調整を行うことができる。更に、従来のよ
うなインダクタンスパターンを、他の電子部品が実装さ
れる基板上に設ける必要がなくなるので、このインダク
タンスパターンが設けられた実装面分、その基板面積を
削減することができる。
【００４５】尚、図１に示す電圧制御発振器において、
第１及び第２の実施形態にて説明した複合機能電子部品
両方が実装されるようにしても構わない。このようにし
て構成することで、電圧制御発振器が構成される基板の
面積を更に縮小することができ、電圧制御発振器を更に
小型化することが可能となる。又、本発明の複合機能電
子部品は、第１、第２の実施形態の形状に限定されるも
のでなく、例えば、チップ型コンデンサの絶縁層におけ
る他の表面に抵抗体又はインダクタンスパターンが形成
されるものや、チップ型コンデンサの複数の絶縁層表面
に抵抗体又はインダクタンスパターンが形成されるもの
でも構わない。
第１及び第２の実施形態にて説明した複合機能電子部品
両方が実装されるようにしても構わない。このようにし
て構成することで、電圧制御発振器が構成される基板の
面積を更に縮小することができ、電圧制御発振器を更に
小型化することが可能となる。又、本発明の複合機能電
子部品は、第１、第２の実施形態の形状に限定されるも
のでなく、例えば、チップ型コンデンサの絶縁層におけ
る他の表面に抵抗体又はインダクタンスパターンが形成
されるものや、チップ型コンデンサの複数の絶縁層表面
に抵抗体又はインダクタンスパターンが形成されるもの
でも構わない。
【００４６】
【発明の効果】本発明によると、従来のチップ型コンデ
ンサの絶縁層の表面に抵抗体又はインダクタンスパター
ンを構成することによって、第１及び第２実装用導体電
極間に容量成分と抵抗成分とが並列に、又は、容量成分
とインダクタンス成分とが並列に接続された複合機能電
子部品を構成することができる。よって、従来のチップ
型コンデンサと、その大きさがほぼ同等の複合機能電子
部品とすることができるため、各種回路を構成する際に
実装される基板面積を縮小することができる。
ンサの絶縁層の表面に抵抗体又はインダクタンスパター
ンを構成することによって、第１及び第２実装用導体電
極間に容量成分と抵抗成分とが並列に、又は、容量成分
とインダクタンス成分とが並列に接続された複合機能電
子部品を構成することができる。よって、従来のチップ
型コンデンサと、その大きさがほぼ同等の複合機能電子
部品とすることができるため、各種回路を構成する際に
実装される基板面積を縮小することができる。
【００４７】又、容量成分とインダクタンス成分とが並
列に接続された複合機能電子部品を電圧制御発振器に用
いたとき、この複合機能電子部品の共振周波数を予め測
定することが可能であるので、従来のように、インダク
タンスパターンをレーザー照射などで消失させて周波数
調整をする必要がなくなるとともに、電圧制御発振器の
発振周波数に応じた共振周波数の複合機能電子部品を選
別して設けることで、容易に電圧制御発振器の発振周波
数を設定することができる。
列に接続された複合機能電子部品を電圧制御発振器に用
いたとき、この複合機能電子部品の共振周波数を予め測
定することが可能であるので、従来のように、インダク
タンスパターンをレーザー照射などで消失させて周波数
調整をする必要がなくなるとともに、電圧制御発振器の
発振周波数に応じた共振周波数の複合機能電子部品を選
別して設けることで、容易に電圧制御発振器の発振周波
数を設定することができる。
【図１】電圧制御発振器の構成を示す回路図。
【図２】第１の実施形態の複合機能電子部品の構成を示
す外観斜視図及び等価回路図。
す外観斜視図及び等価回路図。
【図３】第１の実施形態の複合機能電子部品の内部構成
を示す断面図。
を示す断面図。
【図４】第１の実施形態の複合機能電子部品と測定器と
の関係を示す図。
の関係を示す図。
【図５】第１の実施形態の複合機能電子部品を実装した
基板実装面における電子部品の配置図。
基板実装面における電子部品の配置図。
【図６】第２の実施形態の複合機能電子部品の構成を示
す外観斜視図及び等価回路図。
す外観斜視図及び等価回路図。
【図７】第２の実施形態の複合機能電子部品の内部構成
を示す断面図。
を示す断面図。
【図８】第２の実施形態の複合機能電子部品と測定器と
の関係を示す図。
の関係を示す図。
【図９】従来の電圧制御発振器を構成する電子部品を実
装した基板実装面における電子部品の配置図。
装した基板実装面における電子部品の配置図。
１ ２トランジスタ１パッケージ型トランジスタ ２ バリキャップダイオード ３ チップ型電子部品 ４ 実装基板 ２１ チップ型コンデンサ ２２，２３ 実装用導体電極 ２４ 抵抗体 ３１ａ，３１ｂ 導電体層 ３２ 絶縁層 ５１ インダクタンスパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/30 ３０１ Ｈ０３Ｂ 5/04 Ｃ ５Ｊ０８１ ３１１ 5/12 Ｇ Ｈ０３Ｂ 5/04 Ｈ０３Ｈ 5/02 5/12 7/06 Ｈ０３Ｈ 5/02 Ｈ０１Ｇ 4/40 ３０７Ａ 7/06 Ｈ０１Ｆ 15/00 Ｄ Ｈ０１Ｇ 4/40 ３２１Ａ Ｆターム(参考） 5E001 AB03 AC10 AH01 AJ01 AJ02 AJ03 5E033 AA27 BB02 BC01 BD01 BG02 BH02 5E070 AA05 AB01 AB02 BA12 CB03 CB12 5E082 AA01 AB03 BC39 DD02 DD08 DD11 EE04 EE11 EE23 EE35 FF05 FG06 FG26 KK08 LL15 5J024 AA01 CA03 DA04 DA29 DA31 DA32 EA05 5J081 AA03 AA11 CC43 DD03 DD21 EE02 EE03 EE09 EE18 GG05
Claims (12)
- 【請求項１】 外部と電気的に接続するための第１実装
用導体電極及び第２実装用導体電極と、前記第１実装用
導体電極のみと電気的及び物理的に接続された複数の第
１導電体層と、前記第２実装用導体電極のみと電気的及
び物理的に接続された複数の第２導電体層と、前記第１
及び第２導電体層間及びその周囲を覆う絶縁層とで構成
されるとともに、前記第１導電体層と前記第２導電体層
が前記絶縁層を挟んで交互に形成された積層セラミック
コンデンサと、 該積層セラミックコンデンサにおける前記第１及び第２
実装用導体電極の形成されていない前記絶縁層の表面に
形成されるととともに、前記第１及び第２実装用導体電
極と電気的及び物理的に接続された抵抗体と、 を有することを特徴とする複合機能電子部品。 - 【請求項２】 前記複合機能電子部品の形状が、直方体
形状であるとともに、 対向する２面に前記第１及び第２実装用導体電極が形成
され、 該第１及び第２実装用導体電極が形成された２面以外の
４面のうちの少なくとも１面の前記絶縁層の表面に、前
記抵抗体が形成されることを特徴とする請求項１に記載
の複合機能電子部品。 - 【請求項３】 抵抗機能と容量機能を有する複合機能電
子部品の製造方法において、 第１導電体層と第２導電体層の間及びその周囲に絶縁層
が形成されるように、前記第１及び第２導電体層及び前
記絶縁層が順に積層された後、 周囲に形成された前記絶縁層の表面上に抵抗体が形成さ
れ、 前記第１導電体層及び前記抵抗体に電気的及び物理的に
接続されるように、外部と電気的に接続するための第１
実装用導体電極が形成されるとともに、 前記第２導電体層及び前記抵抗体に電気的及び物理的に
接続されるように、外部と電気的に接続するための第２
実装用導体電極が形成されることを特徴とする複合機能
電子部品の製造方法。 - 【請求項４】 前記複合機能電子部品が形成された後、 前記複合機能電子部品のアドミッタンスが測定され、 測定したアドミッタンスの実数値より抵抗部分の抵抗値
が検出されるとともに、 測定したアドミッタンスの虚数値より容量部分の容量値
が検出されることを特徴とする請求項３に記載の複合機
能電子部品の製造方法。 - 【請求項５】 外部と電気的に接続するための第１実装
用導体電極及び第２実装用導体電極と、前記第１実装用
導体電極のみと電気的及び物理的に接続された複数の第
１導電体層と、前記第２実装用導体電極のみと電気的及
び物理的に接続された複数の第２導電体層と、前記第１
及び第２導電体層間及びその周囲を覆う絶縁層とで構成
されるとともに、前記第１導電体層と前記第２導電体層
が前記絶縁層を挟んで交互に形成された積層セラミック
コンデンサと、 該積層セラミックコンデンサにおける前記第１及び第２
実装用導体電極の形成されていない前記絶縁層の表面
に、抵抗値の低い導体材料で形成されるととともに、前
記第１及び第２実装用導体電極と電気的及び物理的に接
続されたインダクタンスパターンと、 を有することを特徴とする複合機能電子部品。 - 【請求項６】 前記複合機能電子部品の形状が、直方体
形状であるとともに、 対向する２面に前記第１及び第２実装用導体電極が形成
され、 該第１及び第２実装用導体電極が形成された２面以外の
４面のうちの少なくとも１面の前記絶縁層の表面に、前
記インダクタンスパターンが形成されることを特徴とす
る請求項５に記載の複合機能電子部品。 - 【請求項７】 抵抗機能と容量機能を有する複合機能電
子部品の製造方法において、 第１導電体層と第２導電体層の間及びその周囲に絶縁層
が形成されるように、前記第１及び第２導電体層及び前
記絶縁層が順に積層された後、 抵抗率の低い導体材料によって、周囲に形成された前記
絶縁層の表面上に、インダクタンスパターンが形成さ
れ、 前記第１導電体層及び前記インダクタンスパターンに電
気的及び物理的に接続されるように、外部と電気的に接
続するための第１実装用導体電極が形成されるととも
に、 前記第２導電体層及び前記インダクタンスパターンに電
気的及び物理的に接続されるように、外部と電気的に接
続するための第２実装用導体電極が形成されることを特
徴とする複合機能電子部品の製造方法。 - 【請求項８】 前記複合機能電子部品が形成された後、 前記複合機能電子部品の共振周波数が測定されることを
特徴とする請求項７に記載の複合機能電子部品の製造方
法。 - 【請求項９】 制御電圧によって発振周波数を変化させ
る電圧制御発振器において、 外部と電気的に接続するための第１実装用導体電極及び
第２実装用導体電極と、前記第１実装用導体電極のみと
電気的及び物理的に接続された複数の第１導電体層と、
前記第２実装用導体電極のみと電気的及び物理的に接続
された複数の第２導電体層と、前記第１及び第２導電体
層間及びその周囲を覆う絶縁層とで構成されるととも
に、前記第１導電体層と前記第２導電体層が前記絶縁層
を挟んで交互に形成された積層セラミックコンデンサ
と、該積層セラミックコンデンサにおける前記第１及び
第２実装用導体電極の形成されていない前記絶縁層の表
面に形成されるととともに、前記第１及び第２実装用導
体電極と電気的及び物理的に接続された抵抗体と、から
成る複合機能電子部品を、 有することを特徴とする電圧制御発振器。 - 【請求項１０】 インダクタンス素子と電圧可変容量素
子とから成る共振回路と、 制御電極に前記共振回路が接続されるとともに直流電圧
でバイアスされた発振用トランジスタと、を有し、 前記発振用トランジスタのエミッタ電極に一端が接続さ
れるとともに並列に接続された抵抗及びコンデンサが、
前記複合機能電子部品によって構成されることを特徴と
する請求項９に記載の電圧制御発振器。 - 【請求項１１】 制御電圧によって発振周波数を変化さ
せる電圧制御発振器において、 外部と電気的に接続するための第１実装用導体電極及び
第２実装用導体電極と、前記第１実装用導体電極のみと
電気的及び物理的に接続された複数の第１導電体層と、
前記第２実装用導体電極のみと電気的及び物理的に接続
された複数の第２導電体層と、前記第１及び第２導電体
層間及びその周囲を覆う絶縁層とで構成されるととも
に、前記第１導電体層と前記第２導電体層が前記絶縁層
を挟んで交互に形成された積層セラミックコンデンサ
と、該積層セラミックコンデンサにおける前記第１及び
第２実装用導体電極の形成されていない前記絶縁層の表
面に、抵抗値の低い導体材料で形成されるととともに、
前記第１及び第２実装用導体電極と電気的及び物理的に
接続されたインダクタンスパターンと、から成る複合機
能電子部品を、 有することを特徴とする電圧制御発振器。 - 【請求項１２】 インダクタンス素子と電圧可変容量素
子とから成る共振回路と、 制御電極に前記共振回路が接続されるとともに直流電圧
でバイアスされた発振用トランジスタと、を有し、 前記共振回路を構成するインダクタンス素子と、該イン
ダクタンス素子と並列に接続される温度補償用コンデン
サとが、前記複合機能電子部品によって構成されること
を特徴とする請求項１１に記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155584A JP2001338838A (ja) | 2000-05-26 | 2000-05-26 | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155584A JP2001338838A (ja) | 2000-05-26 | 2000-05-26 | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001338838A true JP2001338838A (ja) | 2001-12-07 |
Family
ID=18660510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000155584A Pending JP2001338838A (ja) | 2000-05-26 | 2000-05-26 | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001338838A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500442A (ja) * | 2003-07-30 | 2007-01-11 | イノチップス・テクノロジー・カンパニー・リミテッド | 複合積層チップ素子 |
| JP2007221472A (ja) * | 2006-02-16 | 2007-08-30 | Tdk Corp | ノイズフィルタ及びノイズフィルタの実装構造 |
| JP2011529278A (ja) * | 2008-07-28 | 2011-12-01 | エプコス アクチエンゲゼルシャフト | 多層構成要素 |
| WO2012105955A1 (en) * | 2011-02-01 | 2012-08-09 | Hewlett-Packard Development Company L.P. | Negative differential resistance device |
| JP2013502746A (ja) * | 2009-08-24 | 2013-01-24 | ケメット エレクトロニクス コーポレーション | 外部ヒューズ付きの抵抗装荷安全コンデンサ |
| US8717120B2 (en) | 2008-04-16 | 2014-05-06 | Epcos Ag | Multi-layered component |
| CN105070504A (zh) * | 2015-07-22 | 2015-11-18 | 广东欧珀移动通信有限公司 | 一种电阻电容共体器件 |
| KR20160110093A (ko) | 2015-03-12 | 2016-09-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자부품 및 저항 소자 |
| JP2016208512A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | 並列ｒｃ回路イコライザ |
| KR20160148479A (ko) | 2015-06-16 | 2016-12-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 |
| CN106340364A (zh) * | 2015-07-10 | 2017-01-18 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| KR20170007189A (ko) | 2015-07-10 | 2017-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| KR20170007170A (ko) | 2015-07-10 | 2017-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| US9558869B2 (en) | 2013-07-30 | 2017-01-31 | Hewlett Packard Enterprise Development Lp | Negative differential resistance device |
| JP2017126704A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品 |
| CN107808775A (zh) * | 2016-09-09 | 2018-03-16 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| CN107808726A (zh) * | 2016-09-09 | 2018-03-16 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| US9967980B2 (en) | 2016-01-15 | 2018-05-08 | Murata Manufacturing Co., Ltd. | Electronic component, mounted electronic component, and method for mounting electronic component |
| US10079110B2 (en) | 2015-04-01 | 2018-09-18 | Murata Manufacturing Co., Ltd. | Capacitor device and composite electronic component including the same |
| US10141116B2 (en) | 2016-03-22 | 2018-11-27 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistor device |
| US10297391B2 (en) | 2016-01-15 | 2019-05-21 | Murata Manufacturing Co., Ltd. | Composite electronic component |
| US10879865B2 (en) | 2015-04-20 | 2020-12-29 | Avx Corporation | Wire-bond transmission line RC circuit |
| JPWO2022038726A1 (ja) * | 2020-08-20 | 2022-02-24 |
-
2000
- 2000-05-26 JP JP2000155584A patent/JP2001338838A/ja active Pending
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251771A (ja) * | 2003-07-30 | 2010-11-04 | Innochips Technology Co Ltd | 複合積層チップ素子 |
| JP2007500442A (ja) * | 2003-07-30 | 2007-01-11 | イノチップス・テクノロジー・カンパニー・リミテッド | 複合積層チップ素子 |
| JP2007221472A (ja) * | 2006-02-16 | 2007-08-30 | Tdk Corp | ノイズフィルタ及びノイズフィルタの実装構造 |
| US8717120B2 (en) | 2008-04-16 | 2014-05-06 | Epcos Ag | Multi-layered component |
| JP2011529278A (ja) * | 2008-07-28 | 2011-12-01 | エプコス アクチエンゲゼルシャフト | 多層構成要素 |
| JP2013502746A (ja) * | 2009-08-24 | 2013-01-24 | ケメット エレクトロニクス コーポレーション | 外部ヒューズ付きの抵抗装荷安全コンデンサ |
| US8904609B2 (en) | 2009-08-24 | 2014-12-09 | Kemet Electronics Corporation | Externally fused and resistively loaded safety capacitor |
| CN103430246A (zh) * | 2011-02-01 | 2013-12-04 | 惠普发展公司，有限责任合伙企业 | 负微分电阻装置 |
| US9159476B2 (en) | 2011-02-01 | 2015-10-13 | Hewlett-Packard Development Company, L.P. | Negative differential resistance device |
| WO2012105955A1 (en) * | 2011-02-01 | 2012-08-09 | Hewlett-Packard Development Company L.P. | Negative differential resistance device |
| US9558869B2 (en) | 2013-07-30 | 2017-01-31 | Hewlett Packard Enterprise Development Lp | Negative differential resistance device |
| US10290427B2 (en) | 2015-03-12 | 2019-05-14 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistor |
| KR20160110093A (ko) | 2015-03-12 | 2016-09-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자부품 및 저항 소자 |
| US10079110B2 (en) | 2015-04-01 | 2018-09-18 | Murata Manufacturing Co., Ltd. | Capacitor device and composite electronic component including the same |
| JP7341972B2 (ja) | 2015-04-20 | 2023-09-11 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 並列ｒｃ回路イコライザ |
| US10879865B2 (en) | 2015-04-20 | 2020-12-29 | Avx Corporation | Wire-bond transmission line RC circuit |
| JP2021010192A (ja) * | 2015-04-20 | 2021-01-28 | エイブイエックス コーポレイション | 並列ｒｃ回路イコライザ |
| JP2016208512A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | 並列ｒｃ回路イコライザ |
| US10121593B2 (en) | 2015-06-16 | 2018-11-06 | Murata Manufacturing Co., Ltd. | Composite electronic component |
| KR20160148479A (ko) | 2015-06-16 | 2016-12-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 |
| KR101815443B1 (ko) | 2015-07-10 | 2018-01-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| KR20170007170A (ko) | 2015-07-10 | 2017-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| CN106340364A (zh) * | 2015-07-10 | 2017-01-18 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| KR20170007189A (ko) | 2015-07-10 | 2017-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| KR101815442B1 (ko) * | 2015-07-10 | 2018-01-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| KR20170007161A (ko) | 2015-07-10 | 2017-01-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 복합 전자 부품 및 저항 소자 |
| US10134529B2 (en) | 2015-07-10 | 2018-11-20 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistance element |
| US10299383B2 (en) | 2015-07-10 | 2019-05-21 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistance element |
| US10186381B2 (en) | 2015-07-10 | 2019-01-22 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistance element |
| CN105070504A (zh) * | 2015-07-22 | 2015-11-18 | 广东欧珀移动通信有限公司 | 一种电阻电容共体器件 |
| JP2017126704A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品 |
| US10297391B2 (en) | 2016-01-15 | 2019-05-21 | Murata Manufacturing Co., Ltd. | Composite electronic component |
| US9967980B2 (en) | 2016-01-15 | 2018-05-08 | Murata Manufacturing Co., Ltd. | Electronic component, mounted electronic component, and method for mounting electronic component |
| US10141116B2 (en) | 2016-03-22 | 2018-11-27 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistor device |
| US10319531B2 (en) | 2016-09-09 | 2019-06-11 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistor device |
| US10418183B2 (en) | 2016-09-09 | 2019-09-17 | Murata Manufacturing Co., Ltd. | Composite electronic component and resistor device |
| CN107808726A (zh) * | 2016-09-09 | 2018-03-16 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| CN107808775A (zh) * | 2016-09-09 | 2018-03-16 | 株式会社村田制作所 | 复合电子部件以及电阻元件 |
| JPWO2022038726A1 (ja) * | 2020-08-20 | 2022-02-24 | ||
| JP7237247B2 (ja) | 2020-08-20 | 2023-03-10 | 三菱電機株式会社 | 共振器および高周波フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001338838A (ja) | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 | |
| KR20010012341A (ko) | 일체화된 2중 주파수 잡음 감쇠기 | |
| JPH1051234A (ja) | 電圧制御発振器およびその調整方法 | |
| JP2001185446A (ja) | 積層セラミックコンデンサ | |
| JP4233776B2 (ja) | 回路形成基板 | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| US7852167B2 (en) | Third overtone crystal oscillator | |
| JP2004236112A (ja) | 電圧制御発振器、複合モジュールおよび通信装置 | |
| JP2004236111A (ja) | 電圧制御発振器、複合モジュールおよび通信装置 | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP2001077627A (ja) | 温度補償圧電発振器 | |
| JPH08316731A (ja) | 電圧制御発振器 | |
| TW517447B (en) | Semiconductor electronic circuit unit | |
| JP2001244739A (ja) | 電圧制御型発振器及びその周波数調整方法 | |
| JP2002353604A (ja) | プリント基板 | |
| TW200522503A (en) | High frequency oscillator | |
| KR100537740B1 (ko) | 유전체기판 적층형 전압제어발진기 | |
| JP2004235706A (ja) | 電圧制御型共振器及び電圧制御型発振器のトリミング方法 | |
| JP2002198732A (ja) | 高周波発振回路および無線通信機器 | |
| JPH11127030A (ja) | 発振回路ｉｃ用共振回路及び発振回路 | |
| JPH04132405A (ja) | 電圧制御発振器 | |
| JP2001127506A (ja) | 高周波回路基板 | |
| JP5027287B2 (ja) | 電圧制御発振器 | |
| JP2003110320A (ja) | 共振回路 | |
| JPH08279726A (ja) | 圧電共振子 |