KR100537740B1 - 유전체기판 적층형 전압제어발진기 - Google Patents

Abstract

본 발명은 유전체기판 적층형 전압제어발진기에 관한 것으로서, 인덕터나, 커패시터 등의 전압 제어 발진기용 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이 유전체 기판, 예컨대 세라믹 시트(sheet)를 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 최소화할 수 있도록 한다.

Description

유전체기판 적층형 전압제어발진기{Voltage Controlled Oscillator with dielectric substrates stacked}

본 발명은, 전압제어발진기를 3차원적인 구조로 형성하여 칩부품 비용과 그 실장 비용을 절감할 수 있도록 하며, 더불어 그 크기를 소형화할 수 있도록 하는 유전체기판 적층형 전압제어발진기에 관한 것이다.

일반적으로, 이동 통신 시스템에 있어서, 현재 서비스되고 있는 방식은 크게 사용하는 주파수밴드를 기준으로, 900MHz대역을 사용하는 GSM, AMPS, TACS, D-AMPS, CT-2, CT-1등의 시스템과, 1.8GHz대역을 사용하는 DECT, PCS, PCS-1900 단말기등의 시스템으로 구분되고 있다.

한편, 이러한 각각의 주파수대역에 사용되는 통상의 전압제어발진기는 직류제어전압을 가변시킴으로서 발진주파수를 자유롭게 변화시켜 원하는 주파수의 신호를 출력하는 소자인데, 일반적으로 전압제어발진기는 도 1에 도시된 바와 같이, 인덕터나, 커패시터, 또는, 지연 신호 라인 등의, 관련 단위 소자들이 별도로 각기 형성된 칩부품(100-1, 100-2)이, 소정의 회로 패턴이 구현된 PCB 기판(100-3)에 실장되는 2차원적인 구조로 형성되는데, 이러한 구조는, 인덕터나 커패시터 등의 제조와 그의 실장을 위해 별도의 칩부품 비용과 실장 비용이 필요하며, 또한 그 스위칭 소자의 크기를 최소화하기가 어려우며, 더욱이 칩부품을 접합시키기 위하여 납땜 등을 할 경우에 고주파신호의 신호 특성이 저하되는 문제점이 발생된다.

이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 전압제어발진기를 3차원적인 구조로 형성하여 칩부품 비용과 그 실장 비용을 절감할 수 있도록 하며, 더불어 그 크기를 소형화할 수 있도록 하는 유전체기판 적층형 전압제어발진기를 제공하는데 그 목적이 있다.

이러한 목적에 따라 본 발명은, 인덕터나, 커패시터 등의 전압제어발진기 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이, 해당 전극패턴이 인쇄된 유전체 기판, 예컨대 세라믹 기판이 적층되고 일체화되어, 3차원적인 구조로 형성됨으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있도록 하고, 3차원적으로 모듈을 제조할 수 있도록 하여 그 크기를 최소화할 수 있게 하고자 한다.

이를 위해 본 발명은, 소정의 전압제어발진기의 회로패턴에 따라 전극 패턴이 각기 인쇄된 다수의 유전체 기판이 상하방향으로 배치 및 적층되어 형성된, 전압제어발진기용 적층기판;

상기 전압제어발진기용 적층기판의 최상면에 배치된 유전체 기판의 전극 패턴에 표면 실장된 다수의 전압제어발진기용 표면실장단위소자로 이루어지고,

상기 전압제어발진기용 적층기판을 형성하는 다수의 유전체 기판은 해당 전극패턴간에 비아홀을 통해 전기적으로 연결되며, 상기 전압제어발진기용 적층기판과 상기 다수의 전압제어발진기용 표면실장단위소자 각각은 소정의 회로배치패턴에 따라 와이어선로로 상호간에 전기적으로 연결되는, 유전체기판 적층형 전압제어발진기를 개시한다.

그리고, 상기 전압제어발진기용 적층기판은;

전압제어발진기의 기준회로패턴이 인쇄된 최상부의 제1유전체기판;

상기 제1유전체기판의 하부에 배치되며 소정의 인덕턴스 값에 따라 전압제어발진기의 인덕터 패턴이 굴곡형상으로 상이하게 인쇄된 다수의 제2유전체기판;

상기 다수의 제2유전체기판의 하부에 배치되며 전압제어발진기에 사용되는 커패시터들의 상판패턴이 인쇄된 레이어와, 해당 하판패턴이 인쇄된 레이어가 소정의 커패시턴스 값에 따라 번갈아가며 다수개 적층되어 비아홀을 통해 연결된 제3유전체기판; 및

상기 제3유전체기판의 하부에 배치된 접지용 유전체 기판으로 이루어지는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.

먼저, 도 2를 참조하여 본 발명에 따른 유전체 기판 적층형 전압제어발진기의 바람직한 실시예를 설명하는데, 상기 도 2는 본 발명에 따른 유전체기판 적층형 전압제어발진기의 평면도이다.

상기 도 2에 도시된 바와 같이, 본 발명에 따른 유전체기판 적층형 전압제어발진기의 최상부에는 전압제어발진기 적층기판(미도시)의 최상면에 배치된 소정의 유전체 기판의 전극 패턴에 표면 실장된 다수의 전압제어발진기용 표면실장단위소자가 도시되어 있는데, 좀 더 상세하게 부호 210-1은 전압제어발진기를 구성하는 발진용트랜지스터이고 부호 210-2는 버퍼용 트랜지스터이며, 부호 220은 바랙터 다이오드로서 가변 커패시터로 등가화되어 제어되는 소정의 전압에 따라 커패시턴스 값이 변화하여 발진기의 출력신호인 발진주파수를 변화시키도록 한다.

그리고, 부호 230은 각각 회로를 구성하는 단위 소자(230-1, 230-2, ... , 230-8)로서 트랜지스터의 동작점을 결정하는 저항, 고주파신호를 차단하는 RFC 초크(choke)인 인턱터, 및 바이패스 커패시터로 구성되며, 각각의 단위 소자(230-1, 230-2, ... , 230-8)는 전압제어발진기 적층기판(미도시)의 최상면에 배치된 소정의 유전체 기판의 전극 패턴에 표면실장된다.

다음, 도 3은 본 발명에 사용되는 전압제어발진기용 적층기판(300)의 사시도로서, 이에 도시된 바와 같이, 본 발명의 전압제어발진기용 적층기판(300)은 소정의 전압제어발진기의 회로패턴에 따라 전극 패턴이 각기 인쇄된 다수의 유전체 기판이 상하방향으로 배치 및 적층되어 형성된다.

구체적으로는, 상기 전압제어발진기용 적층기판은 전압제어발진기의 기준회로패턴이 인쇄된 최상부의 제1유전체기판과, 상기 제1유전체기판의 하부에 배치되며 소정의 인덕턴스 값에 따라 전압제어발진기의 인덕터 패턴이 굴곡형상으로 상이하게 인쇄된 다수의 제2유전체기판과, 상기 다수의 제2유전체기판의 하부에 배치되며 전압제어발진기에 사용되는 커패시터들의 상판패턴이 인쇄된 레이어와, 해당 하판패턴이 인쇄된 레이어가 소정의 커패시턴스 값에 따라 번갈아가며 다수개 적층되어 비아홀을 통해 연결된 제3유전체기판 및 상기 제3유전체기판의 하부에 배치된 접지용 유전체 기판으로 이루어지는 것이 바람직한데, 상기 전압제어발진기용 적층기판과 상기 다수의 전압제어발진기용 표면실장단위소자 각각은 소정의 회로배치패턴에 따라 와이어선로로 상호간에 전기적으로 연결되는 구조를 가지는 것이 바람직하다.

이러한 구조를 가진 본 발명의 전압제어발진기에서, 먼저 전압제어발진기 적층기판(300)은, 소정의 주파수 대역의 이동통신단말기 등에서 사용되는, 개별 전압제어발진기 각각의 적층형 단위 소자, 예컨대, 인덕터나 커패시터, 페이스트 형태의 내장형 저항 및 스트립 라인 공진기 등을 원하는 전압제어발진 회로 배치 패턴에 따라, 소정의 전극 패턴이 인쇄된 다수의 유전체 기판이 상하 방향으로 배치 및 적층되어 3차원적으로 형성된다.

즉, 소정의 유전율을 가진 유전체 기판 상면에 Ag와 같은 전도체 금속을 이용해 소정 형상의 전극 패턴을 형성한 다음, 이렇게 전극 패턴이 형성된 유전체 기판을 원하는 인덕턴스 값이나 커패시턴스 값에 따라 그 배치를 달리해 적층한 후, 800℃ ~ 900℃의 온도에서 소결함으로써 전술한 적층형 단위 소자와 소정의 회로 배치 패턴을 3차원적으로 형성하는데, 상기 유전체 기판은 세라믹 기판을 사용하는 것이 바람직하다.

이렇게 유전체 기판, 특히 세라믹 기판을 이용해 3차원적으로 형성된 적층형 단위 소자, 예컨대, 인덕터나 커패시터 등은, 종래와 같이 PCB기판을 이용하지 않을 뿐만 아니라, 그 PCB기판에 인덕터나 커패시터 등의 관련 소자가 형성된 칩부품을 별도로 실장할 필요가 없어, 종래의 전압제어발진기에 비해 그 크기를 줄일 수 있고 더불어, 칩부품 비용과 그 실장 비용의 절감도 가능하게 된다.

그리고, 본 발명은, 상기 전압제어발진기 적층기판(300)에 형성할 수 없거나, 또는 형성하는 것이 쉽지 않은, 소정의 발진용 트랜지스터, 버퍼용 트랜지스터, DC바이어스 인가를 위한 RFC초크의 인덕터, 및 바이패스 커패시터 등을 적층기판(300)에 형성하지 않고, 상기 적층기판(300)의 최상면에 형성된 유전체 기판의 전극 패턴과 표면 실장(surface mounted)을 통해 실장시키도록 한다.

또한, 상기 전압제어발진기용 적층기판(300)을 형성하는 다수의 유전체 기판은 해당 전극패턴간에 비아홀을 통해 전기적으로 연결되도록 하며, 상기 전압제어발진기용 적층기판(300)과 상기 다수의 전압제어발진기용 표면실장단위소자 각각은 소정의 회로배치패턴에 따라 와이어선로로 상호간에 전기적으로 연결되도록 하는데, 이에 대한 다양한 변형은 얼마든지 가능하다.

이와 같이, 본 발명은, 전압제어발진기에서 사용되는 일련의 모듈, 예컨대, 커패시터, 인덕터, 전극 라인을 소정의 전극패턴이 인쇄된 유전체 기판, 예컨대 세라믹 기판을 다수개 적층하여 형성함으로써, PCB기판에 칩부품을 실장하여 형성하는 종래에 비해 칩부품 비용과 그 실장 비용을 절감할 수 있으며, 전압 제어 발진기의 크기도 최소화할 수 있고, 더불어 소자의 양산성을 향상시킬 수 있게 된다.

이하에서는, 도 4와 도 5를 참조하여 본 발명에 사용되는 전압제어발진기용 적층기판을 예로 들어 좀 더 상세히 설명하는데, 상기 도 4는 도 3에 도시된 전압제어발진기 적층기판(300)의 분해 사시도이고, 도 5는 도 3에 도시된 전압제어발진기 적층기판(300)에 사용되는 유전체기판 각각의 평면도이다.

이에 도시한 바와 같이, 본 발명의 전압제어발진기 적층기판(300)은, 도 4에 도시한 바와 같이, 소정의 전극 패턴이 형성된 다수의 유전체 기판(310, 320, 330, 340), 예컨대 세라믹 기판이 일체화되어 형성되며, 각 유전체 기판의 전기적 연결은 전기적으로 연결하고자 하는 해당 유전체 기판의 특정 부위에 펀칭 홀을 뚫어, 그 홀에 전도성 페이스트를 채워 넣음으로써 이루어지는데, 이는 종래의 공지된 기술에 속하는바 여기서는 그에 대한 자세한 설명을 생략하며, 이하에서는 도 5를 참조하여 각각의 유전체 기판에 사용되는 전극 패턴을 좀 더 상세히 설명한다.

먼저, 도 5에 도시된 본 발명의 전압제어발진기 적층기판(300)에서, 먼저, 제1유전체기판(310)은 최상부에 배치되어 표면단위실장소자와 와이어선로를 통해 전기적으로 연결되며 전압제어발진기의 소정의 기준회로패턴이 인쇄된다.

다음, 제2유전체기판(321)과 제3유전체기판(322)은 상기 제1유전체기판(310)의 하부에 순차적으로 배치되며, 소정의 인덕턴스 값에 따라 전압제어발진기의 인덕터 패턴이 굴곡형상의 전극라인으로 상이하게 인쇄되는데, 상기 전극 라인은 스트립 라인(strip-line)으로 인쇄하는 것으로 바람직하며, 그 스트립 라인의 길이는 전압제어발진기에서 사용되는 소정의 통신 주파수에 따라 결정되는데, 관련 수학식은 다음과 같다.

[수학식]

스트립 라인 길이(L) = λ/ 4 ;

(λ: 해당 신호의 파장)

그리고, 상기 인덕터 패턴은, 해당 유전체 기판의 상면에 굴곡 형상을 가진 전극 패턴이 소정의 인덕턱스 값에 따라 그 굴곡 형상이 다르게 인쇄되어 형성되며, 상기 굴곡 형상의 전극 패턴은 각기 소정의 유전율을 가진 유전체 기판, 예컨대 세라믹 기판에 인쇄되는 것이 바람직하다. 더불어, 상기 인덕터 패턴은 소정의 위치에 일정 길이의 전극 패턴이 형성되는데, 상기 전극 패턴은, 가능한 스트립 라인으로 형성하도록 하여 외부의 영향으로부터 안정적인 특성을 유지하도록 하는 것이 바람직하며, 각 기판에 형성되는 전극 패턴의 수는 소정의 회로 패턴에서 발생하고자 하는 인덕턴스 값에 따라 결정되며, 그 전극 패턴의 길이는 본 발명에 사용되는 소정의 공진 주파수에 따라 결정되는바, 이에 따라 전극 패턴의 개수와 길이에 대한 다양한 변형은 얼마든지 가능하다.

다음, 제4, 5, 6, 7, 8, 9유전체기판(331, 332, 333, 334, 335, 336)은 상기 제3유전체기판(322)의 하부에 순차적으로 배치되며 전압제어발진기에 사용되는 커패시터들의 상판패턴이 인쇄된 레이어(331, 333, 335)와, 해당 하판패턴이 인쇄된 레이어(332, 334, 336)가 소정의 커패시턴스 값에 따라 번갈아가며 다수개 상하 방향으로 적층되어 비아홀을 통해 3차원적으로 연결 및 형성되는데, 상기 커패시터용 패턴 형성시 사용되는 유전체 기판의 개수는 소정의 회로 패턴에서 발생하고자 하는 커패시턴스에 따라 가변적으로 조정이 가능하며, 마지막으로 제9유전체 기판(336)의 하부에는 접지용 유전체 기판(340)이 배치되고, 인쇄된 소정의 접지 패턴이 해당 유전체 기판에 형성된 전극 패턴과 비아홀을 통해 전기적으로 연결된다.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 유전체기판 적층형 전압제어발진기는, 인덕터나, 커패시터 등의 전압제어발진기용 단위소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이 유전체 기판, 예컨대 세라믹 기판을 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 종래의 스위칭 소자에 비해 최소화할 수 있도록 하는 효과가 있다.

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

도 1은 일반적인 전압제어발진기의 구성을 도시한 도면,

도 2는 본 발명에 따른 유전체기판 적층형 전압제어발진기의 평면도,

도 3은 본 발명에 사용되는 전압제어발진기의 적층기판을 도시한 사시도,

도 4는 도 3에 도시된 적층기판의 분해 사시도,

도 5는 도 3에 도시된 적층기판에 사용되는 유전체 기판 각각의 평면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

310 : 제1유전체 기판 321 : 제2유전체 기판

322 : 제3유전체 기판 331 : 제4유전체 기판

332 : 제5유전체 기판 333 : 제6유전체 기판

334 : 제7유전체 기판 335 : 제8유전체 기판

336 : 제9유전체 기판 340 : 접지용 유전체 기판

Claims (3)

1. 소정의 전압제어발진기 회로에 맞는 인덕터 패턴과 커패시터 패턴이 각기 인쇄된 유전체 기판을 다수개 가진 전압제어발진기용 적층기판;

   상기 전압제어발진기용 적층기판의 최상면에 배치된 유전체 기판에 표면 실장된 전압제어발진기용 표면실장단위소자를 구비하고,

   상기 전압제어발진기용 적층기판은

   전압제어발진기의 기준회로패턴이 인쇄된 최상부의 제1유전체기판;

   전압제어발진기용 인덕터 패턴이 소정의 인덕턴스 값에 따라 굴곡형상으로 인쇄되어 상기 제1유전체기판의 하부에 배치된 제2유전체기판;

   상기 제2유전체기판의 하부에 배치되며 전압제어발진기용 커패시터들의 상판패턴이 인쇄된 레이어와, 해당 하판패턴이 인쇄된 레이어가 소정의 커패시턴스 값에 따라 번갈아가며 다수개 적층되고 비아홀을 통해 연결된 제3유전체기판; 및

   상기 제3유전체기판의 하부에 배치된 접지용 유전체 기판을 포함하고,

   상기 전압제어발진기용 적층기판내의 유전체 기판들은 비아홀을 통해 연결되고, 상기 전압제어발진기용 적층기판과 상기 전압제어발진기용 표면실장단위소자는 와이어선로로 연결되는 것을 특징으로 하는, 유전체기판 적층형 전압제어발진기.
2. 삭제
3. 제 1 항에 있어서, 상기 유전체기판은;

   세라믹기판인 것을 특징으로 하는, 유전체기판 적층형 전압제어발진기.