JPH11127030A - 発振回路ｉｃ用共振回路及び発振回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来の発振回路ＩＣ用共振回路においては、
高Ｑ特性を必要とする共振回路も含めてＩＣ化されるた
め、共振回路を構成する、共振器、バラクタダイオード
等の高Ｑ化が図れず、発振回路のＣ／Ｎ特性等の劣化が
生じる。 【解決手段】 特に高Ｑ特性を必要とする共振器７、バ
ラクタダイオード９，２４を共振回路モジュール６４と
して一体化し、発振トランジスタ等を含む負性抵抗発生
回路４１とは別構成にする。例えば、共振器７は、誘電
体基板上にストリップ導体にて形成することにより高Ｑ
化を図り、またバラクタダイオード９，２４は、ＩＣプ
ロセスでなく従来の単体ディスクリート素子をベアチッ
プで使用し、同様に高Ｑ化や高容量比化を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話、衛星通
信等の無線通信機器における、電圧制御発振器等の共振
回路及び高周波発振回路に関するものである。

【０００２】

【従来の技術】従来の技術について図を用いて説明す
る。図９は、従来の共振回路を用いた発振回路の回路図
である。

【０００３】このような構成の従来の共振回路を用いた
発振回路は次のように動作する。図９において、発振用
のトランジスタ１は、発振周波数帯にて十分にインピー
ダンスの低いコンデンサ４にて、そのベース端子がグラ
ンド端子３５を経て、グランドに接地される。コンデン
サ２は、コレクタ−エミッタ間容量素子として、トラン
ジスタ１に接続されている。また、コンデンサ３は、ト
ランジスタ１のコレクタとベースとの間に接続されてお
り、さらに、コンデンサ２０はトランジスタ１のエミッ
タと、グランド端子３５を経てグランドとの間に接続さ
れ、ベース接地である本回路では、等価的にエミッタ−
ベース間に接続されている。さらに、共振器結合コンデ
ンサ５を介して接続される共振器７は、先端がグランド
端子３５を経てグランドに接続される１／４波長共振器
であり、共振器結合コンデンサ５を介して共振器７は誘
導素子としてトランジスタ１のコレクタ−ベース間に、
等価的に接続されている。

【０００４】このように、図９の回路では、ベース接地
型クラップ型発振回路が構成され、発振動作を行い、そ
の出力は、出力結合コンデンサ６を介して、高周波出力
端子１５から、取り出される。

【０００５】また、バラクタダイオード９は、バラクタ
ダイオード結合コンデンサ８を介して共振器７に接続さ
れている。さらに、バラクタダイオード９のカソードは
バラクタダイオードバイアスチョーク１４を介してチュ
ーニング電圧供給端子３３に接続されており、そのチュ
ーニング電圧供給端子３３に加える電圧値により、バラ
クタダイオード９の容量値が変化し、発振周波数を可変
することができる。

【０００６】図９において、共振器結合コンデンサ５、
共振器７、バラクタダイオード結合コンデンサ８、バラ
クタダイオード９、バラクタダイオードバイアスチョー
ク１４及び、バイパスコンデンサ３１により共振回路４
２が構成されている。

【０００７】このような回路動作を行う従来の共振回路
を用いた発振回路は、そのＩＣ化において、発振用のト
ランジスタ１およびその周辺回路のみならず、共振器７
や、バラクタダイオード９等から構成される共振回路４
２も含めて、ＩＣプロセスにて各素子をＩＣ上に実現し
ていた。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、共振器７やバラクタダイオード９が、Ｉ
ＣプロセスにてＩＣチップ上に形成されるため、高いＱ
値をとる、つまり低損失な素子を作ることが容易ではな
い。結果として発振回路ＩＣ用共振回路として、高Ｑ化
の実現が困難であるため、発振回路ＩＣでの高Ｃ／Ｎ化
が困難であるという課題を有していた。

【０００９】本発明は、従来のこのような発振回路の課
題を考慮し、発振回路ＩＣが、高いＣ／Ｎを得ることが
できるように、高Ｑ化が可能な発振回路用の共振回路及
びその共振回路を用いた発振回路を提供することを目的
とするものである。

【００１０】

【課題を解決するための手段】本発明は、発振回路ＩＣ
用の共振回路を構成する、共振器、バラクタダイオー
ド、あるいは、更にコンデンサ、チョーク等をモジュー
ルとして一体化し、ＩＣ化された発振トランジスタ等を
含む負性抵抗発生回路とは、別構成にしたことを特徴と
するものである。

【００１１】これにより、たとえば共振器等は、誘電体
基板上にストリップ導体にて形成することにより高Ｑ化
が図られ、またバラクタダイオードは、ＩＣプロセスで
なく従来の単体ディスクリート素子が使用可能となるこ
とにより、同様に高Ｑ化や高容量比化が図られ、結果と
して、Ｑの高い共振回路が実現できることから、発振回
路ＩＣと組み合わせることにより高Ｃ／Ｎ特性を有する
発振回路ＩＣが実現できるようになる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 （実施の形態１）図１は、本発明の第１の実施の形態を
示す共振回路を用いた発振回路の回路図である。図１に
おいて、１，１７はそれぞれ第１、第２の発振トランジ
スタとしての発振トランジスタ、２，３，４，１８，１
９，２０はそれぞれ第６、第８、第１０、第７、第９、
第１１のキャパシタとしてのコンデンサ、６，２２はそ
れぞれ第１２、第１３のキャパシタとしての出力結合コ
ンデンサ、１１，１２，１３，２６，２７，２８はバイ
アス用抵抗、１５，１６は高周波出力端子、１０，２５
は高周波チョーク、３４はバイアス電圧供給端子、３５
はグランド端子、３７，３８は共振回路との接続ポイン
ト、４１は集積化された負性抵抗発生用外部回路として
の負性抵抗発生回路である。

【００１３】また、同様に、図１において、５，２１は
それぞれ第３、第４のキャパシタとしての共振器結合コ
ンデンサ、７は共振器、８，２３はそれぞれ第１、第２
のキャパシタとしてのバラクタダイオード結合コンデン
サ、９，２４はバラクタダイオード、１４，２９はそれ
ぞれ第１、第２のチョークコイルとしてのバラクタダイ
オードバイアスチョーク、３０は第３のチョークコイル
としての高周波チョーク、３１は第５のキャパシタとし
てのバイパスコンデンサ、３３はチューニング電圧供給
端子、３６はグランド端子、４２は共振回路である。ま
た、コンデンサ５，２１に接続されている集積化された
負性抵抗発生回路との接続ポイント３９及び４０が第１
及び第２の接続点である。

【００１４】以上のような構成の本発明の第１の実施の
形態における共振回路を用いた発振回路は次のように動
作する。

【００１５】図１において、発振トランジスタ１および
１７は、発振周波数帯にて十分にインピーダンスの低い
コンデンサ４にて、各々そのベース端子が接続されてい
る。コンデンサ２および１８は、コレクタ−エミッタ間
容量素子として、コンデンサ３および１９は、コレクタ
−ベース間容量素子として、発振周波数帯にてＣ／Ｎ特
性等が最適となるようその素子値が選ばれ、各々、トラ
ンジスタ１および１７に接続されている。また、コンデ
ンサ２０は、トランジスタ１および１７のエミッタ間に
接続され、同様に発振周波数帯にてＣ／Ｎ特性等が最適
となるようその素子値が選ばれている。さらに、共振回
路４２の共振器結合コンデンサ５および２１を介して接
続される共振器７は、先端開放の１／２波長共振器であ
り、その共振器７の中点においては等価的にグランドと
の短絡点となるため、共振器結合コンデンサ５を介して
共振器７は誘導素子としてトランジスタ１のコレクタ−
ベース間に、またコンデンサ２１を介して共振器７は誘
導素子としてトランジスタ１７のコレクタ−ベース間
に、等価的に接続されている。

【００１６】また、バラクタダイオード９，２４は、各
々バラクタダイオード結合コンデンサ８，２３を介して
各々共振器７に接続されている。さらにバラクタダイオ
ード９，２４のアノードがバラクタダイオードバイアス
チョーク１４，２９により、グランド端子３６を介して
各々ＤＣ的にグランド電位を与えられることから、チュ
ーニング電圧供給端子３３から高周波チョーク３０を経
てバラクタダイオード９，２４のカソードに加える電圧
値により、バラクタダイオード９，２４の容量値が変化
し、発振周波数の可変を行うことができる。

【００１７】このように、図１の回路では、ベース接地
型クラップ型発振回路二つが、１／２波長共振器により
互いの発振信号として１８０度の位相差を持ちながら発
振動作を行い、その出力は、出力結合コンデンサ６，２
２を介して、両者の差動出力として高周波出力端子１
５、１６間から、取り出される。

【００１８】ここで、集積化された負性抵抗発生回路４
１は、ＩＣプロセスにてＩＣ化され半導体チップ上に形
成されている。

【００１９】一方、共振回路４２は、集積化された負性
抵抗発生回路４１とは別にモジュール化され、集積化さ
れた負性抵抗発生回路との接続ポイント３９および４０
を介して、集積化された負性抵抗発生回路４１の共振回
路との接続ポイント３７および３８と接続される構成を
とる。

【００２０】このように、本実施の形態における共振回
路は、従来の発振回路ＩＣ用共振回路と異なり、ＩＣ化
された発振回路における負性抵抗発生回路部分が形成さ
れるＩＣ上に構成せず、別モジュールとすることによ
り、共振回路としてのＱ値の劣化無く共振回路を構成で
きるため、発振回路ＩＣとして高いＣ／Ｎ特性を実現す
ることが可能となる。

【００２１】なお、加えて、集積化された負性抵抗発生
回路４１を、上記の構成にすれば、従来、発振トランジ
スタとグランドとの間に接続されていたベース接地用コ
ンデンサ、およびエミッタ−グランド間コンデンサを、
負性抵抗発生回路を実装する基板上のグランドパターン
に接続せず、ふたつの発振トランジスタのベース電極間
およびエミッタ電極間に直接接続する構成とすることに
より、高周波的には実装基板上のグランドパターンを使
わずとも差動型の発振動作が可能であるため、外部から
の電磁界的な干渉等が発生した場合でも、実装基板上グ
ランドパターンに発生する電位差等による影響を受け
ず、Ｓ／Ｎ等の特性劣化のない発振回路を得ることがで
きる。

【００２２】なお、負性抵抗発生用外部回路は、集積回
路内に形成されておれば、図１の回路構成に限定される
ものではない。 （実施の形態２）図２は、本発明の第２の実施の形態を
示す共振回路を用いた発振回路の回路図である。図２に
おいて、１，１７はそれぞれ第１、第２の発振トランジ
スタとしての発振トランジスタ、２，４，１８，２０は
それぞれ第６、第８、第７、第９のキャパシタとしての
コンデンサ、６，２２はそれぞれ第１０、第１１のキャ
パシタとしての出力結合コンデンサ、１１，１２，１
３，２６，２７，２８はバイアス用抵抗、１５，１６は
高周波出力端子、１０，２５は高周波チョーク、３４は
バイアス電圧供給端子、３５はグランド端子、３７，３
８は共振回路との接続ポイント、４１は集積化された負
性抵抗発生回路である。

【００２３】また、同様に、図２において、４２は共振
回路であり、その構成は、前述の第１の実施の形態に示
す共振回路と同じである。

【００２４】以上のような構成の本発明の第２の実施の
形態における共振回路を用いた発振回路は次のように動
作する。

【００２５】図２において、発振トランジスタ１および
１７は、発振周波数帯にて十分にインピーダンスの低い
コンデンサ４にて、各々そのコレクタ端子が接続されて
いる。コンデンサ２および１８は、ベース−エミッタ間
容量素子として、発振周波数帯にてＣ／Ｎ特性等が最適
となるようその素子値が選ばれ、各々、トランジスタ１
および１７に接続されている。また、コンデンサ２０
は、発振トランジスタ１および１７のエミッタ間に接続
され、同様に発振周波数帯にてＣ／Ｎ特性等が最適とな
るようその素子値が選ばれている。さらに、共振回路４
２の共振器結合コンデンサ５および２１を介して接続さ
れる共振器７は、先端開放の１／２波長共振器であり、
その共振器の中点においては等価的にグランドとの短絡
点となるため、共振器結合コンデンサ５を介して共振器
７は誘導素子としてトランジスタ１のコレクタ−ベース
間に、またコンデンサ２１を介して共振器７は誘導素子
としてトランジスタ１７のコレクタ−ベース間に、等価
的に接続されている。

【００２６】また、バラクタダイオード９，２４は、各
々バラクタダイオード結合コンデンサ８，２３を介して
各々共振器７に接続されている。さらにバラクタダイオ
ード９，２４のアノードがバラクタダイオードバイアス
チョーク１４，２９により、グランド端子３６を介して
各々ＤＣ的にグランド電位を与えられることから、チュ
ーニング電圧供給端子３３から高周波チョーク３０を経
てバラクタダイオード９，２４のカソードに加える電圧
値により、バラクタダイオード９，２４の容量値が変化
し、発振周波数の可変を行うことができる。

【００２７】このように、図２の回路では、コレクタ接
地型クラップ型発振回路二つが、１／２波長共振器によ
り互いの発振信号として１８０度の位相差を持ちながら
発振動作を行い、その出力は、出力結合コンデンサ６，
２２を介して、両者の差動出力として高周波出力端子１
５，１６間から、取り出される。

【００２８】ここで、集積化された負性抵抗発生回路４
１は、ＩＣプロセスにてＩＣ化され半導体チップ上に形
成されている。

【００２９】一方、共振回路４２は、集積化された負性
抵抗発生回路４１とは別にモジュール化され、集積化さ
れた負性抵抗発生回路との接続ポイント３９および４０
を介して、集積化された負性抵抗発生回路４１の共振回
路との接続ポイント３７および３８と接続される構成を
とる。

【００３０】このように、本実施の形態における共振回
路は、本発明の第１の実施の形態と同様に、従来の発振
回路ＩＣ用共振回路と異なり、ＩＣ化された発振回路に
おける負性抵抗発生回路部分が形成されるＩＣ上に構成
せず、別モジュールとすることにより、共振回路として
のＱ値の劣化無く共振回路を構成できるため、発振回路
ＩＣとして高いＣ／Ｎ特性を実現することが可能とな
る。

【００３１】なお、加えて、集積化された負性抵抗発生
回路４１を、上記の構成にすれば、従来、発振トランジ
スタとグランドとの間に接続されていたコレクタ接地用
コンデンサ、およびエミッタ−グランド間コンデンサ
を、負性抵抗発生回路を実装する基板上のグランドパタ
ーンに接続せず、ふたつの発振トランジスタのコレクタ
電極間およびエミッタ電極間に直接接続する構成とする
ことにより、高周波的には実装基板上のグランドパター
ンを使わずとも差動型の発振動作が可能であるため、外
部からの電磁界的な干渉等が発生した場合でも、実装基
板上グランドパターンに発生する電位差等による影響を
受けず、Ｓ／Ｎ等の特性劣化のない発振回路を得ること
ができる。

【００３２】なお、負性抵抗発生用外部回路である負性
抵抗発生回路４１は、集積回路内に形成されておれば、
図２の回路構成に限定されるものではない。

【００３３】ここで、図３に、上記第１および第２の実
施の形態における共振回路を用いた発振回路の構成図を
示す。図３において、６９はＩＣパッケージであり、第
１及び第２の実施の形態における集積化された負性抵抗
発生回路４１が内蔵されている。

【００３４】７０〜７５はＩＣパッケージ接続端子であ
り、その各々が、第１及び第２の実施の形態における集
積化された負性抵抗発生回路４１の、共振回路との接続
ポイント３７，３８、バイアス電圧供給端子３４、グラ
ンド端子３５、高周波出力端子１５，１６にＩＣパッケ
ージ６９内部にて接続されている。

【００３５】６４は共振回路モジュールで、第１及び第
２の実施の形態における共振回路４２から形成されてい
る。その側面の６５，６６は端子電極であり、第１及び
第２の実施の形態における共振回路４２の、集積化され
た負性抵抗発生回路との接続ポイント３９，４０がこれ
らの端子電極となっている。

【００３６】６７，６８は接続パターンで、ＩＣパッケ
ージ６９内の集積化された負性抵抗発生回路と、共振回
路モジュール６４を形成する共振回路とを接続し、発振
回路を構成する。

【００３７】ここで、例えば、共振回路モジュール６４
は、誘電体基板上に形成したストリップ線路共振器、誘
電体基板内の上下に形成した導体パターン間の結合容量
によるコンデンサ、誘電体基板上に導体パターンにて形
成したインダクタ等にて実現される。この場合、誘電体
基板としては、Ｑが高く、高誘電率である積層グリーン
シートによる積層プロセスにて形成することが、特性上
及び形状の小型化という観点から望ましい。なお、バラ
クタダイオード９，２４は、ベアチップにて誘電体基板
内へ実装している。

【００３８】上記のような構成により、共振回路は小型
でかつ高Ｑな共振回路モジュールとして実現されるた
め、負性抵抗発生回路部のみＩＣ化されＩＣパッケージ
内に実装された外部回路との接続により、トータルとし
て高いＣ／Ｎ特性を有し、かつ小型な発振回路を提供す
ることができる。 （実施の形態３）図４は、本発明の第３の実施形態を示
す共振回路を用いた発振回路の回路図である。図４にお
いて、１，１７はそれぞれ第１、第２の発振トランジス
タとしての発振トランジスタ、２，３，４，１８，１
９，２０はそれぞれ第１、第３、第５、第２、第４、第
６のキャパシタとしてのコンデンサ、６，２２はそれぞ
れ第７、第８のキャパシタとしての出力結合コンデン
サ、１１，１２，１３，２６，２７，２８はバイアス用
抵抗、１５，１６は高周波出力端子、１０，２５は高周
波チョーク、３４はバイアス電圧供給端子、３５はグラ
ンド端子、５，２１はそれぞれ第９、第１０のキャパシ
タとしての共振器結合コンデンサ、８，２３はそれぞれ
第１１、第１２のキャパシタとしてのバラクタダイオー
ド結合コンデンサ、１４，２９はそれぞれ第１、第２の
チョークコイルとしてのバラクタダイオードバイアスチ
ョーク、３０は第３のチョークコイルとしての高周波チ
ョーク、３３はチューニング電圧供給端子、３６はグラ
ンド端子、４３，４４，４５，４６，４７は共振回路と
の接続ポイント、４１は負性抵抗発生用外部回路として
の集積化された負性抵抗発生回路である。

【００３９】また、同様に、図４において、７は共振
器、９，２４はバラクタダイオード、４８，４９，５
０，５１，５２はそれぞれ第１、第３、第４、第５、第
２の接続点としての集積化された負性抵抗発生回路との
接続ポイント、５３は共振回路である。

【００４０】さらに、集積化された負性抵抗発生回路４
１における共振回路との接続ポイント４３，４４，４
５，４６，４７は、共振回路５３における集積化された
負性抵抗発生回路との接続ポイント４８，４９，５０，
５１，５２と各々接続されている。

【００４１】以上のような構成の本発明の第３の実施の
形態における共振回路を用いた発振回路の回路動作につ
いては、本発明の第１の実施の形態に示すものと全く同
じであるため、説明を略す。

【００４２】ここで、第１の実施の形態との異なるポイ
ントは、ＩＣプロセスにより集積化された負性抵抗発生
回路４１の外部に構成される共振回路５３が、共振器７
と、バラクタダイオード９，２４からのみ構成されると
ころである。

【００４３】これは、第１の実施の形態における図１に
示す共振回路４２の構成素子を、ＩＣプロセスにて素子
形成した場合、共振器７およびバラクタダイオード９，
２４のＱ値劣化が、共振回路Ｑに、特に大きく影響を与
えるためである。

【００４４】このように、本実施の形態における共振回
路は、従来の発振回路ＩＣ用共振回路と異なり、ＩＣ化
された発振回路における負性抵抗発生回路部分が形成さ
れるＩＣ上に構成せず、ＩＣプロセスでの素子形成では
特にＱ値劣化の影響が大きい共振器とバラクタダイオー
ドとを別モジュールとすることにより、共振回路として
のＱ値の劣化無く共振回路を構成できるため、発振回路
ＩＣとして高いＣ／Ｎ特性を実現することが可能とな
る。

【００４５】なお、加えて、集積化された負性抵抗発生
回路４１を、上記の構成にすれば、従来、発振トランジ
スタとグランドとの間に接続されていたベース接地用コ
ンデンサ、およびエミッタ−グランド間コンデンサを、
負性抵抗発生回路を実装する基板上のグランドパターン
に接続せず、ふたつの発振トランジスタのベース電極間
およびエミッタ電極間に直接接続する構成とすることに
より、高周波的には実装基板上のグランドパターンを使
わずとも差動型の発振動作が可能であるため、外部から
の電磁界的な干渉等が発生した場合でも、実装基板上グ
ランドパターンに発生する電位差等による影響を受け
ず、Ｓ／Ｎ等の特性劣化のない発振回路を得ることがで
きる点は、第１の実施の形態と同様の効果である。。

【００４６】なお、負性抵抗発生用外部回路は、集積回
路内に形成されておれば、図４の回路構成に限定される
ものではない。 （実施の形態４）図５は、本発明の第４の実施の形態を
示す共振回路を用いた発振回路の回路図である。図５に
おいて、１，１７はそれぞれ第１、第２の発振トランジ
スタとしての発振トランジスタ、２，４，１８，２０は
それぞれ第１、第３、第２、第４のキャパシタとしての
コンデンサ、６，２２はそれぞれ第５、第６のキャパシ
タとしての出力結合コンデンサ、１１，１２，１３，２
６，２７，２８はバイアス用抵抗、１５，１６は高周波
出力端子、１０，２５は高周波チョーク、３４はバイア
ス電圧供給端子、３５はグランド端子、５，２１はそれ
ぞれ第７、第８のキャパシタとしての共振器結合コンデ
ンサ、８，２３はそれぞれ第９、第１０のキャパシタと
してのバラクタダイオード結合コンデンサ、１４，２９
はそれぞれ第１、第２のチョークコイルとしてのバラク
タダイオードバイアスチョーク、３０は第３のチョーク
コイルとしての高周波チョーク、３３はチューニング電
圧供給端子、３６はグランド端子、４３，４４，４５，
４６，４７は共振回路との接続ポイント、４１は集積化
された負性抵抗発生回路である。

【００４７】また、同様に、図５において、７は共振
器、９、２４はバラクタダイオード、４８，４９，５
０，５１，５２はそれぞれ第１、第３、第４、第５、第
２の接続点としての集積化された負性抵抗発生回路との
接続ポイント、５３は共振回路である。

【００４８】さらに、集積化された負性抵抗発生回路４
１における共振回路との接続ポイント４３，４４，４
５，４６，４７は，共振回路５３における集積化された
負性抵抗発生回路との接続ポイント４８，４９，５０，
５１，５２と各々接続されている。

【００４９】以上のような構成の本発明の第４の実施の
形態における共振回路を用いた発振回路の回路動作につ
いては、本発明の第２の実施の形態に示すものと全く同
じであるため、説明を略す。

【００５０】ここで、第２の実施の形態との異なるポイ
ントは、ＩＣプロセスにより集積化された負性抵抗発生
回路４１の外部に構成される共振回路５３が、共振器７
と、バラクタダイオード９，２４からのみ構成されると
ころである。

【００５１】これは、第３の実施の形態における共振回
路５３と同様の構成理由で、第２の実施の形態における
図２に示す共振回路４２の構成素子を、ＩＣプロセスに
て素子形成した場合、共振器７およびバラクタダイオー
ド９，２４のＱ値劣化が、共振回路Ｑに、特に大きく影
響を与えるためである。

【００５２】このように、本実施の形態における共振回
路は、従来の発振回路ＩＣ用共振回路と異なり、ＩＣ化
された発振回路における負性抵抗発生回路部分が形成さ
れるＩＣ上に構成せず、ＩＣプロセスでの素子形成では
特にＱ値劣化の影響が大きい共振器とバラクタダイオー
ドとを別モジュールとすることにより、共振回路として
のＱ値の劣化無く共振回路を構成できるため、発振回路
ＩＣとして高いＣ／Ｎ特性を実現することが可能とな
る。

【００５３】なお、加えて、集積化された負性抵抗発生
回路４１を、上記の構成にすれば、従来、発振トランジ
スタとグランドとの間に接続されていたコレクタ接地用
コンデンサ、およびエミッタ−グランド間コンデンサ
を、負性抵抗発生回路を実装する基板上のグランドパタ
ーンに接続せず、ふたつの発振トランジスタのコレクタ
電極間およびエミッタ電極間に直接接続する構成とする
ことにより、高周波的には実装基板上のグランドパター
ンを使わずとも差動型の発振動作が可能であるため、外
部からの電磁界的な干渉等が発生した場合でも、実装基
板上グランドパターンに発生する電位差等による影響を
受けず、Ｓ／Ｎ等の特性劣化のない発振回路を得ること
ができる点は、第２の実施の形態と同様の効果である。

【００５４】なお、負性抵抗発生用外部回路である負性
抵抗発生回路４１は、集積回路内に形成されておれば、
図５の回路構成に限定されるものではない。

【００５５】ここで、図６は、本発明の第３及び第４の
実施の形態を示す共振回路の構成図である。図６におい
て、５９は誘電体基板、７は長さ１／２波長の共振器
で、誘電体基板５９上にストリップ線路にて形成され
る。

【００５６】９，２４はバラクタダイオード（ベアチッ
プ）であり、それぞれ、そのチップ表面に、バラクタダ
イオードアノード端子５４，５５が形成され、チップ裏
面に、バラクタダイオードカソード端子５６，５７が形
成されている。

【００５７】ふたつのバラクタダイオード９，２４のバ
ラクタダイオードカソード端子５６，５７は、誘電体基
板５９上に形成された導体パターンである、カソード端
子接続用パターン５８にて接続されている。ここで、誘
電体基板としては、Ｑが高く、高誘電率であるセラミッ
ク基板、ガラス等にて形成することが、特性上及び形状
の小型化という観点から望ましい。

【００５８】次に、図７に、本発明の第３及び第４の実
施の形態を示す共振回路を用いた発振回路の一例を示す
構成図を示す。図７において、４１は集積化された負性
抵抗発生回路、１５，１６は高周波出力端子、３３はチ
ューニング電圧供給端子、３４はバイアス電圧供給端
子、３５，３６はグランド端子、４３〜４７は共振回路
との接続ポイント、６４は共振回路モジュール、７は共
振器、９，２４はバラクタダイオード、５４，５５はバ
ラクタダイオードアノード端子、５８はカソード端子接
続用パターン、６０はボンディングワイヤ、６１はＩＣ
パッケージである。

【００５９】図７における、共振回路との接続ポイント
である４３〜４７は、ＩＣ上のボンディングパッド用途
に形成されており、本発明の第３及び第４の実施の形態
を表す回路図である図４および図５の番号と一致してお
り、ボンディングワイヤ６０により、図４および図５に
示す回路図と一致するよう、共振回路モジュール６４と
接続されている。

【００６０】また、図示のように、共振回路モジュール
６４と集積化された負性抵抗発生回路４１とは、ＩＣパ
ッケージ内に実装されている。ただし、この場合も、共
振回路部は、共振回路モジュール６４として、例えば、
図６に示すような誘電体基板上に構成された形態をと
り、外部回路である集積化された負性抵抗発生回路４１
と接続されることにより、発振回路を構成している。

【００６１】上記のような構成により、共振回路は小型
でかつ高Ｑな共振回路モジュールとして実現され、ＩＣ
化された負性抵抗発生回路部と共にＩＣパッケージ内に
実装されることにより、トータルとして高いＣ／Ｎ特性
を有し、かつ小型な発振回路を提供することとなる。

【００６２】さらに、図８に、本発明の第３及び第４の
実施の形態を示す共振回路を用いた発振回路の別の例を
示す構成図を示す。図８において、４１は集積化された
負性抵抗発生回路、１５，１６は高周波出力端子、３３
はチューニング電圧供給端子、３４はバイアス電圧供給
端子、３５，３６はグランド端子、４３〜４７は共振回
路との接続ポイント、７は共振器、９，２４はバラクタ
ダイオード、５４，５５はバラクタダイオードアノード
端子、５８はカソード端子接続用パターン、６０はボン
ディングワイヤ、６２は誘電体基板、６３は端子電極で
ある。

【００６３】図８において、誘電体基板６２は、側面及
び上面に金メッキ等を施しボンディング可能なパッドを
有する端子電極６３を備える。

【００６４】また、１／２波長先端開放の共振器７は、
誘電体基板６２上にストリップ線路共振器として形成さ
れ、バラクタダイオードのカソード端子接続用パターン
５８は、同様に誘電体基板６２上に導体パターンにて形
成される。

【００６５】バラクタダイオード９，２４は、例えばベ
アチップにて、カソード接続用パターン５８上に実装さ
れる。集積化された負性抵抗発生回路４１は、誘電体基
板６２上に実装される。

【００６６】図８における、共振回路との接続ポイント
である４３〜４７は、ＩＣ上のボンディングパッド用途
に形成されており、本発明の第３及び第４の実施の形態
を表す回路図である図４および図５の番号と一致してお
り、ボンディングワイヤ６０により、図４および図５に
示す回路図と一致するよう、共振器７およびバラクタダ
イオードアノード端子５４，５５と接続され発振回路を
構成している。

【００６７】また、図示のように、高周波出力端子１
５，１６、チューニング電圧供給端子３３、バイアス電
圧供給端子３４、グランド端子３５，３６は、誘電体基
板６２に形成された端子電極６３に接続されている。

【００６８】尚、この場合、素子保護のため、誘電体基
板、誘電体基板上に実装された集積化された負性抵抗発
生回路チップ、およびバラクタダイオードチップ上に封
止剤等をかぶせることが望ましい。

【００６９】上記のような構成により、共振回路は高Ｑ
な共振回路モジュールとして実現され、その共振回路を
構成する誘電体基板上に、ＩＣ化された負性抵抗発生回
路チップを実装することにより、トータルとして高いＣ
／Ｎ特性を有し、かつ小型な発振回路を提供することが
可能となる。以上のように、従来、発振回路のＩＣ化時
に、発振回路用共振回路部も含めてＩＣ化されていたの
を、共振回路部を構成する、共振器、バラクタダイオー
ド、コンデンサ、チョーク等をモジュールとして一体化
し、ＩＣ化された発振トランジスタ等を含む負性抵抗発
生回路とは別構成にすることにより、例えば、共振器等
は、誘電体基板上にストリップ導体にて形成することに
より高Ｑ化が図られ、またバラクタダイオードは、ＩＣ
プロセスでなく従来の単体ディスクリート素子が使用可
能となることにより、同様に高Ｑ化や高容量比化が図ら
れ、結果として、Ｑの高い共振回路が実現できることか
ら、発振回路ＩＣと組み合わせることにより高Ｃ／Ｎ特
性を有する発振回路ＩＣが実現できるようになる。

【００７０】なお、上記各実施の形態では、共振回路を
図１及び図２、あるいは図４及び図５の構成としたが、
共振器及び２つのバラクタダイオードを含む構成であれ
ば、コンデンサやコイルなどの他の素子については、ど
れを含めるかは限定されない。その場合、共振回路に含
めない素子は負性抵抗発生回路側に含めればよい。

【００７１】

【発明の効果】以上述べたところから明らかなように本
発明は、高Ｑ化や高容量比化が図られ、Ｑの高い共振回
路が実現でき、発振回路ＩＣと組み合わせることにより
高Ｃ／Ｎ特性を有する発振回路が実現できるという長所
を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す共振回路を用
いた発振回路の回路図

【図２】本発明の第２の実施の形態を示す共振回路を用
いた発振回路の回路図

【図３】本発明の第１及び第２の実施の形態を示す共振
回路を用いた発振回路の構成図

【図４】本発明の第３の実施の形態を示す共振回路を用
いた発振回路の回路図

【図５】本発明の第４の実施の形態を示す共振回路を用
いた発振回路の回路図

【図６】本発明の第３及び第４の実施の形態を示す共振
回路の構成図

【図７】本発明の第３及び第４の実施の形態を示す共振
回路を用いた発振回路の一例を示す構成図

【図８】本発明の第３及び第４の実施の形態を示す共振
回路を用いた発振回路の別の例を示す構成図

【図９】従来の共振回路を用いた発振回路の回路図

【符号の説明】

１、１７ 発振トランジスタ ２、３、４、１８、１９、２０ コンデンサ ５、２１ 共振器結合コンデンサ ６、２２ 出力結合コンデンサ ７ 共振器 ８、２３ バラクタダイオード結合コンデンサ ９、２４ バラクタダイオード １４、２９ バラクタダイオードバイアスチョーク １５、１６ 高周波出力端子 １０、２５、３０ 高周波チョーク ３１ バイパスコンデンサ ３３ チューニング電圧供給端子 ３４ バイアス電圧供給端子 ３５、３６ グランド端子 ４１ 集積化された負性抵抗発生回路 ４２、５３ 共振回路 ５４、５５ バラクタダイオードアノード端子 ５６、５７ バラクタダイオードカソード端子 ５８ カソード端子接続用パターン ５９ 誘電体基板 ６０ ボンディングワイヤ ６１ ＩＣパッケージ ６２ 誘電体基板 ６４ 共振回路モジュール ６５、６６ 端子電極 ６９ ＩＣパッケージ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 毅 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 (72)発明者 石田 薫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 共振周波数に対し、実質上１／２波長の
   長さを有する共振器と、各カソード同士が接続された第
   １及び第２のバラクタダイオードと、集積回路内に形成
   された負性抵抗発生用外部回路と接続するための複数の
   接続点とを備えたことを特徴とする共振回路。
2. 【請求項２】 前記複数の接続点は第１及び第２の接続
   点の２つであって、前記第１のバラクタダイオードのア
   ノードと前記共振器の一端との間に接続された第１のキ
   ャパシタと、前記第２のバラクタダイオードのアノード
   と前記共振器の他端に接続された第２のキャパシタと、
   前記第１及び第２のバラクタダイオードのアノード間に
   直列接続された第１及び第２のチョークコイルと、各一
   端が前記共振器の各一端にそれぞれ接続され、各他端が
   それぞれ前記第１及び第２の接続点に接続された第３及
   び第４のキャパシタと、一端が前記第１及び第２のバラ
   クタダイオードのカソードに接続された第３のチョーク
   コイルと、その第３のチョークコイルの他端と前記第１
   及び第２のチョークコイルの前記直列接続点との間に接
   続された第５のキャパシタとを備えたことを特徴とする
   請求項１記載の共振回路。
3. 【請求項３】 前記複数の接続点は第１から第５の接続
   点の５つであって、前記共振器の一端が前記第１の接続
   点に接続され、前記共振器の他端が前記第２の接続点に
   接続され、前記第１のバラクタダイオードのアノードが
   前記第３の接続点に接続され、前記第１及び第２のバラ
   クタダイオードのカソード同士の接続点が前記第４の接
   続点に接続され、前記第２のバラクタダイオードのアノ
   ードが前記第５の接続点に接続されていることを特徴と
   する請求項１記載の共振回路。
4. 【請求項４】 請求項２の前記共振回路と、その共振回
   路の前記各接続点に接続され、集積回路内に形成された
   負性抵抗発生用外部回路とを備えたことを特徴とする発
   振回路。
5. 【請求項５】 前記負性抵抗発生用外部回路は、第１の
   発振トランジスタと、第２の発振トランジスタと、前記
   第１の発振トランジスタのコレクタ−エミッタ間に接続
   された第６のキャパシタと、前記第２の発振トランジス
   タのコレクタ−エミッタ間に接続された第７のキャパシ
   タと、前記第１の発振トランジスタのコレクタ−ベース
   間に接続された第８のキャパシタと、前記第２の発振ト
   ランジスタのコレクタ−ベース間に接続された第９のキ
   ャパシタと、前記第１の発振トランジスタのベースと前
   記第２の発振トランジスタのベースとの間に接続された
   第１０のキャパシタと、前記第１の発振トランジスタの
   エミッタと前記第２の発振トランジスタのエミッタとの
   間に接続された第１１のキャパシタと、一端が前記第１
   の発振トランジスタのエミッタに接続された第１２のキ
   ャパシタと、一端が前記第２の発振トランジスタのエミ
   ッタに接続された第１３のキャパシタとを有し、前記共
   振回路の第１の接続点と前記第１の発振トランジスタの
   コレクタとが接続され、前記共振回路の第２の接続点と
   前記第２の発振トランジスタのコレクタとが接続され、
   前記第１２のキャパシタの他端と前記第１３のキャパシ
   タの他端との間から差動信号出力を発振出力として取り
   出すことを特徴とする請求項４記載の発振回路。
6. 【請求項６】 前記負性抵抗発生用外部回路は、第１の
   発振トランジスタと、第２の発振トランジスタと、前記
   第１の発振トランジスタのベース−エミッタ間に接続さ
   れた第６のキャパシタと、前記第２の発振トランジスタ
   のベース−エミッタ間に接続される第７のキャパシタ
   と、前記第１の発振トランジスタのコレクタと前記第２
   の発振トランジスタのコレクタとの間に接続された第８
   のキャパシタと、前記第１の発振トランジスタのエミッ
   タと前記第２の発振トランジスタのエミッタとの間に接
   続された第９のキャパシタと、一端が前記第１の発振ト
   ランジスタのエミッタに接続された第１０のキャパシタ
   と、一端が前記第２の発振トランジスタのエミッタに接
   続された第１１のキャパシタとを有し、前記共振回路の
   第１の接続点と前記第１の発振トランジスタのベースと
   が接続され、前記共振回路の第２の接続点と前記第２の
   発振トランジスタのベースとが接続され、前記第１０の
   キャパシタの他端と前記第１１のキャパシタの他端との
   間から差動信号出力を発振出力として取り出すことを特
   徴とする請求項４記載の発振回路。
7. 【請求項７】 前記共振器は誘電体内に形成されたスト
   リップ線路であり、前記第１から第５のキャパシタは前
   記誘電体内の上下に形成された導体パターン間の結合容
   量であり、前記第１から第３のチョークコイルは前記誘
   電体内に形成されたストリップ線路であって、前記誘電
   体内にモジュール化されていることを特徴とする請求項
   ２記載の共振回路。
8. 【請求項８】 前記負性抵抗発生用外部回路はＩＣパッ
   ケージ内に実装され、前記共振回路は前記ＩＣパッケー
   ジ外に実装されていることを特徴とする請求項５または
   ６記載の発振回路。
9. 【請求項９】 前記共振器を、誘電体基板上にストリッ
   プ線路にて形成し、前記第１のバラクタダイオードのカ
   ソードと前記第２のバラクタダイオードのカソードとの
   接続用パターンを、前記誘電体基板上に導体パターンに
   て形成し、前記第１及び第２のバラクタダイオードをベ
   アチップにて、前記接続用パターン上に実装したことを
   特徴とする請求項８記載の共振回路。
10. 【請求項１０】 請求項３の前記共振回路と、その共振
    回路の前記各接続点に接続され、集積回路内に形成され
    た負性抵抗発生用外部回路とを備えたことを特徴とする
    発振回路。
11. 【請求項１１】 前記負性抵抗発生用外部回路は、第１
    の発振トランジスタと、第２の発振トランジスタと、前
    記第１の発振トランジスタのコレクタ−エミッタ間に接
    続された第１のキャパシタと、前記第２の発振トランジ
    スタのコレクタ−エミッタ間に接続された第２のキャパ
    シタと、前記第１の発振トランジスタのコレクタ−ベー
    ス間に接続された第３のキャパシタと、前記第２の発振
    トランジスタのコレクタ−ベース間に接続された第４の
    キャパシタと、前記第１の発振トランジスタのベースと
    前記第２の発振トランジスタのベースとの間に接続され
    た第５のキャパシタと、前記第１の発振トランジスタの
    エミッタと前記第２の発振トランジスタのエミッタとの
    間に接続された第６のキャパシタと、一端が前記第１の
    発振トランジスタのエミッタに接続された第７のキャパ
    シタと、一端が前記第２の発振トランジスタのエミッタ
    に接続された第８のキャパシタと、一端が前記第１の発
    振トランジスタのコレクタに接続された第９のキャパシ
    タと、一端が前記第２の発振トランジスタのコレクタに
    接続された第１０のキャパシタと、一端が前記第９のキ
    ャパシタの他端に接続された第１１のキャパシタと、一
    端が前記第１０のキャパシタの他端に接続された第１２
    のキャパシタと、一端が前記第１１のキャパシタの他端
    に接続された第１のチョークコイルと、一端が前記第１
    ２のキャパシタの他端に接続され、他端が前記第１のチ
    ョークコイルの他端に接続された第２のチョークコイル
    と、第３のチョークコイルとを有し、前記共振回路の第
    １の接続点と前記第９のキャパシタの前記他端とが接続
    され、前記共振回路の第２の接続点と前記第１０のキャ
    パシタの前記他端とが接続され、前記共振回路の第３の
    接続点と前記第１のチョークコイルの前記一端とが接続
    され、前記共振回路の第５の接続点と前記第２のチョー
    クコイルの前記一端とが接続され、前記共振回路の前記
    第４の接続点と前記第３のチョークコイルの一端とが接
    続され、前記第７のキャパシタの他端と前記第８のキャ
    パシタの他端との間から差動信号出力を発振出力として
    取り出すことを特徴とする請求項１０記載の発振回路。
12. 【請求項１２】 負性抵抗発生用外部回路は、第１の発
    振トランジスタと、第２の発振トランジスタと、前記第
    １の発振トランジスタのベース−エミッタ間に接続され
    た第１のキャパシタと、前記第２の発振トランジスタの
    ベース−エミッタ間に接続された第２のキャパシタと、
    前記第１の発振トランジスタのコレクタと前記第２の発
    振トランジスタのコレクタとの間に接続された第３のキ
    ャパシタと、前記第１の発振トランジスタのエミッタと
    前記第２の発振トランジスタのエミッタとの間に接続さ
    れた第４のキャパシタと、一端が前記第１の発振トラン
    ジスタのエミッタに接続された第５のキャパシタと、一
    端が前記第２の発振トランジスタのエミッタに接続され
    た第６のキャパシタと、一端が前記第１の発振トランジ
    スタのベースに接続された第７のキャパシタと、一端が
    前記第２の発振トランジスタのベースに接続された第８
    のキャパシタと、一端が前記第７のキャパシタの他端に
    接続された第９のキャパシタと、一端が前記第８のキャ
    パシタの他端に接続された第１０のキャパシタと、一端
    が前記第９のキャパシタの他端に接続された第１のチョ
    ークコイルと、一端が前記第１０のキャパシタの他端に
    接続され、他端が前記第１のチョークコイルの他端に接
    続された第２のチョークコイルと、第３のチョークコイ
    ルとを有し、前記共振回路の第１の接続点と前記第７の
    キャパシタの前記他端とが接続され、前記共振回路の第
    ２の接続点と前記第８のキャパシタの前記他端とが接続
    され、前記共振回路の第３の接続点と前記第１のチョー
    クコイルの前記一端とが接続され、前記共振回路の第５
    の接続点と前記第２のチョークコイルの前記一端とが接
    続され、前記共振回路の前記第４の接続点と前記第３の
    チョークコイルの一端とが接続され、前記第５のキャパ
    シタの他端と前記第６のキャパシタの他端との間から差
    動信号出力を発振出力として取り出すことを特徴とする
    請求項１０記載の発振回路。
13. 【請求項１３】 前記負性抵抗発生用外部回路及び前記
    共振回路は、ＩＣパッケージ内に実装されていることを
    特徴とする請求項１１または１２記載の発振回路。
14. 【請求項１４】 前記共振器を、誘電体基板上にストリ
    ップ線路にて形成し、前記第１のバラクタダイオードの
    カソードと前記第２のバラクタダイオードのカソードと
    の接続用パターンを、前記誘電体基板上に導体パターン
    にて形成し、前記第１及び第２のバラクタダイオードを
    ベアチップにて、前記接続用パターン上に実装し、前記
    誘電体基板上に、前記負性抵抗発生用外部回路を実装す
    ることを特徴とする請求項１１または１２記載の発振回
    路。