JP2001339240A

JP2001339240A - 電圧制御発振器

Info

Publication number: JP2001339240A
Application number: JP2000159870A
Authority: JP
Inventors: Terumoto Akatsuka; 輝元赤塚
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-05-30
Filing date: 2000-05-30
Publication date: 2001-12-07

Abstract

(57)【要約】【課題】Ｃ／Ｎ性能の良好な電圧制御発振器を得る。【解決手段】コレクタが高周波的に接地された発振ト
ランジスタ１２と、この発振トランジスタ１２のベース
とグランドとの間に接続されたタンク回路２２と、前記
発振トランジスタ１２のベースに接続されたバッファト
ランジスタ１３と、このバッファトランジスタ１３のエ
ミッタに接続された出力端子２１とを備えたものであ
る。これにより、タンク回路２２のＱが低下することは
無いので、Ｃ／Ｎを向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話機等に使
用される電圧制御発振器に関するものである。

【０００２】

【従来の技術】以下、従来の電圧制御発振器について説
明する。従来の電圧制御発振器は図４に示すように、コ
レクタがコンデンサ１で高周波的に接地された発振トラ
ンジスタ２と、この発振トランジスタ２のベースとグラ
ンドとの間に接続されたタンク回路３と、前記発振トラ
ンジスタ２のエミッタから結合コンデンサ４を介して接
続された出力端子５から構成されていた。なお、６は発
振トランジスタ２のエミッタとグランドとの間に接続さ
れた直流バイアス抵抗である。

【０００３】

【発明が解決しようとする課題】しかしながらこのよう
な従来の構成では、発振トランジスタ２のエミッタが直
接結合コンデンサ４を介して出力端子５に出力されてい
るので、この出力端子５に負荷を直接接続すると、この
負荷の影響をタンク回路３が直接受けることになる。こ
のことによりタンク回路３のＱ（キュウ）が低下し、Ｃ
／Ｎが悪くなるという問題があった。

【０００４】本発明は、このような問題点を解決するも
ので、Ｃ／Ｎ性能の良好な電圧制御発振器を提供するこ
とを目的としたものである。

【０００５】

【課題を解決するための手段】この目的を達成するため
に本発明の電圧制御発振器は、コレクタが高周波的に接
地された発振トランジスタと、この発振トランジスタの
ベースとグランドとの間に接続されたタンク回路と、前
記発振トランジスタのベースに接続されたバッファトラ
ンジスタと、このバッファトランジスタのエミッタに接
続された出力端子とを備え、前記発振トランジスタと前
記バッファトランジスタとは一つのパッケージに集積さ
れたものである。

【０００６】これにより、タンク回路が負荷の影響を直
接受ける事が無く、タンク回路のＱが低下することが緩
和され、Ｃ／Ｎの良い電圧制御発振器を実現する事が出
来る。

【０００７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、コレクタが高周波的に接地された発振トランジスタ
と、この発振トランジスタのベースとエミッタとの間に
接続されたタンク回路と、前記発振トランジスタのベー
スに接続されたバッファトランジスタと、このバッファ
トランジスタのエミッタに接続された出力端子とを備
え、前記発振トランジスタと前記バッファトランジスタ
とは一つのパッケージに集積された電圧制御発振器であ
り、発振トランジスタの発振出力はベースからバッファ
トランジスタのエミッタに接続されているので、タンク
回路はほとんど出力負荷の影響を受けないことになる。
従って、発振トランジスタのベースとグランド間に接続
されたタンク回路のＱに与える出力負荷の影響は極めて
少なくなる。結果として、Ｃ／Ｎ性能の良い電圧制御発
振器を得ることができる。

【０００８】また、発振トランジスタとバッファトラン
ジスタとは一つのパッケージに集積されているので、小
型化と低価格化を図ることができる。

【０００９】請求項２に記載の発明は、バリキャップダ
イオードをタンク回路に用いるとともに、外部からの制
御電圧で出力周波数の１０分の１から２０分の１程度変
化させることができるようにした請求項１に記載の電圧
制御発振器であり、外部からの制御電圧で出力周波数を
変化させることができる。

【００１０】請求項３に記載の発明は、コレクタが高周
波的に接地された発振トランジスタと、この発振トラン
ジスタのベースとグランドとの間に接続されたタンク回
路と、前記発振トランジスタのベースに接続されたバッ
ファトランジスタと、このバッファトランジスタのエミ
ッタに接続された結合コンデンサと、この結合コンデン
サにベースが接続されるとともにエミッタがグランドに
接続された増幅トランジスタと、この増幅トランジスタ
のコレクタに接続された出力端子とを備え、前記発振ト
ランジスタと前記バッファトランジスタと前記結合コン
デンサと前記増幅トランジスタとは一つのパッケージに
集積された電圧制御発振器であり、発振トランジスタの
発振出力はベースからバッファトランジスタに接続され
ているので、発振トランジスタのベースとグランド間に
接続されたタンク回路のＱに与える影響は極めて少なく
なる。従って、Ｃ／Ｎ性能の良い電圧制御発振器を得る
ことができる。

【００１１】また、増幅トランジスタを有するとともに
この増幅トランジスタのエミッタは直接グランドに接続
されるので、高出力の電圧制御発振器を得ることができ
る。更に、前記バッファトランジスタと増幅トランジス
タとの結合は同一パッケージに内蔵された結合コンデン
サで結合されるので、パッケージの端子数を減らすこと
ができる。

【００１２】更にまた、発振トランジスタとバッファト
ランジスタと増幅トランジスタと結合コンデンサとは一
つのパッケージに集積されているので、小型化と低価格
化を図ることができる。

【００１３】請求項４に記載の発明は、増幅トランジス
タのベースには温度バイアス回路が接続されるとともに
この温度バイアス回路も一つのパッケージに集積された
請求項３に記載の電圧制御発振器であり、増幅トランジ
スタには、温度バイアス回路が接続されているので、例
え外部温度の変化が有ったとしても、増幅トランジスタ
に流れる電流は一定となるので、温度変化に対して安定
した増幅出力を得ることができる。

【００１４】請求項５に記載の発明は、発振トランジス
タのベース端子とエミッタ端子に近接して設けられた発
振回路グランド端子と、出力端子に近接して設けられた
出力回路グランド端子とを有する請求項３に記載の電圧
制御発振器であり、夫々の回路に専用のグランド端子を
有しているので、夫々の回路で独立して高周波回路電流
が流れることとなり、安定した高周波発振動作が可能と
なる。

【００１５】請求項６に記載の発明は、増幅トランジス
タのエミッタと出力回路グランド端子との間に微少の抵
抗を挿入した請求項５に記載の電圧制御発振器であり、
増幅トランジスタの電流増幅率ｈＦＥのばらつきによる
バイアス電流変動を抑圧することができる。

【００１６】請求項７に記載の発明は、コレクタが高周
波的に接地された第１の発振トランジスタと、この第１
の発振トランジスタのベースとグランドとの間に接続さ
れた第１のタンク回路と、前記第１の発振トランジスタ
のベースに接続された第１のバッファトランジスタと、
この第１のバッファトランジスタのエミッタに接続され
た第１の結合コンデンサと、この第１の結合コンデンサ
にベースが接続されるとともにエミッタがグランドに接
続された第１の増幅トランジスタと、この第１の増幅ト
ランジスタのコレクタに接続された第１の出力端子とを
有する第１の電圧制御発振器と、コレクタが高周波的に
接地された第２の発振トランジスタと、この第２の発振
トランジスタのベースとグランドとの間に接続された第
２のタンク回路と、前記第２の発振トランジスタのベー
スに接続された第２のバッファトランジスタと、この第
２のバッファトランジスタのエミッタに接続された第２
の結合コンデンサと、この第２の結合コンデンサにベー
スが接続されるとともにエミッタがグランドに接続され
た第２の増幅トランジスタと、この第２の増幅トランジ
スタのコレクタに接続された第２の出力端子とを有する
第２の電圧制御発振器とを備え、前記第１の電圧制御発
振器を形成する前記第１の発振トランジスタと前記第１
のバッファトランジスタと前記第１の結合コンデンサと
前記第１の増幅トランジスタと、前記第２の電圧制御発
振器を形成する前記第２の発振トランジスタと前記第２
のバッファトランジスタと前記第２の結合コンデンサと
前記第２の増幅トランジスタとは一つのパッケージに集
積された電圧制御発振器であり、第１の電圧制御発振器
と第２の電圧制御発振器とを有しているので、複数の異
なる周波数を出力することができ、多バンドの携帯電話
機等に使用することができる。

【００１７】また、請求項１の発明と同様、発振トラン
ジスタの発振出力はベースからバッファトランジスタに
接続されているので、タンク回路は、ほとんど出力負荷
の影響を受けないことになる。従って、発振トランジス
タのベースとエミッタ間に接続されたタンク回路のＱに
与える影響は極めて少なくなる。従って、Ｃ／Ｎ性能の
良い電圧制御発振器を得ることができる。

【００１８】また、増幅トランジスタを有するとともに
この増幅トランジスタのエミッタは直接グランドに接続
されるので、高出力の電圧制御発振器を得ることができ
る。更に、前記バッファトランジスタと増幅トランジス
タとの結合は同一パッケージに内蔵された結合コンデン
サで結合されるので、パッケージの端子数を減らすこと
ができる。

【００１９】更にまた、発振トランジスタとバッファト
ランジスタと増幅トランジスタと結合コンデンサとは一
つのパッケージに集積されているので、小型化と低価格
化を図ることができる。

【００２０】請求項８に記載の発明は、第１の増幅トラ
ンジスタのベースには第１の温度バイアス回路が接続さ
れるとともに第２の増幅トランジスタのベースには第２
の温度バイアス回路が接続され、これら第１の温度バイ
アス回路と第２の温度バイアス回路も一つのパッケージ
に集積された請求項７に記載の電圧制御発振器であり、
第１の電圧制御発振器と第２の電圧制御発振器ともに増
幅トランジスタには、温度バイアス回路が接続されてい
るので、例え外部温度の変化が有ったとしても、増幅ト
ランジスタに流れる電流は一定となるので、温度変化に
対して安定した増幅出力を得ることができる。

【００２１】請求項９に記載の発明は、第１の発振トラ
ンジスタのベース端子とエミッタ端子に近接して設けら
れた第１の発振回路グランド端子と、第１の出力端子に
近接して設けられた第１の出力回路グランド端子と、第
２の発振トランジスタのベース端子とエミッタ端子に近
接して設けられた第２の発振回路グランド端子と、第２
の出力端子に近接して設けられた第２の出力回路グラン
ド端子とを有する請求項７に記載の電圧制御発振器であ
り、第１の電圧制御発振器と第２の電圧制御発振器とと
もに夫々の回路に専用のグランド端子を有しているの
で、夫々の回路で独立して高周波回路電流が流れること
となり、夫々安定した動作が可能となる。

【００２２】請求項１０に記載の発明は、第１の増幅ト
ランジスタの出力と、第２の増幅トランジスタの出力と
の論理和出力をＰＬＬ出力端子として出力した請求項７
に記載の電圧制御発振器であり、第１の電圧制御発振器
と第２の電圧制御発振器の論理和出力が設けられている
ので、外部のＰＬＬ回路に容易に接続することができ
る。

【００２３】請求項１１に記載の発明は、第１の電圧制
御発振器と第２の電圧制御発振器とを夫々独立に動作で
きるようにした請求項７に記載の電圧制御発振器であ
り、第１の電圧制御発振器のみの動作、第２の電圧制御
発振器のみの動作、第１の電圧制御発振器と第２の電圧
制御発振器双方の同時動作、更に、第１の電圧制御発振
器と第２の電圧制御発振器双方ともにオフにすることが
できる。

【００２４】以下、図面に従って本発明の実施の形態を
説明する。

【００２５】（実施の形態１）図１は、実施の形態１に
おける電圧制御発振器の回路図である。図１において、
１１は集積回路のパッケージであり、このパッケージ１
１の中には次の回路が実装されている。即ち、ベースが
お互いに接続された発振トランジスタ１２及びバッファ
トランジスタ１３と、電源端子１４と、グランド端子１
５と、この電源端子１４とグランド端子１５との間に接
続された抵抗１６と抵抗１７の直列接続体と、この直列
接続体の接続点が発振トランジスタ１２とバッファトラ
ンジスタ１３のベースに接続されてバイアス電圧を供給
するとともにベース端子１８に導出されている。

【００２６】また、発振トランジスタ１２とバッファト
ランジスタ１３のコレクタはともに接続されて電源端子
１４に接続されている。発振トランジスタ１２のエミッ
タはエミッタ端子１９に導出され、バッファトランジス
タ１３のエミッタは抵抗２０を介してグランド端子１５
に接続されるとともに出力端子２１に導出されている。

【００２７】以上のように構成された集積回路１１のベ
ース端子１８とグランド端子１５との間には、キャパシ
タとインダクタとで構成されたタンク回路２２が接続さ
れている。即ち、このタンク回路２２は、ベース端子１
８とグランドとの間に接続されたコンデンサ２３とイン
ピーダンス２４の直列接続体と、ベース端子１８とグラ
ンドとの間に接続されたコンデンサ２５とコンデンサ２
６の直列接続体とで形成されている。ここで、インピー
ダンス２４は、コンデンサ２７とバリキャップダイオー
ド２８の直列接続体と、この直列接続体と並列に接続さ
れるとともにパターンで形成されたインダクタ２９とで
形成されている。

【００２８】３０はパターンで形成されたインダクタで
あり、コンデンサ２７とバリキャップダイオード２８の
接続点から、このインダクタ３０を介して電圧制御端子
３１に接続されており、この電圧制御端子３１に加える
電圧により、バリキャップダイオード２８の容量を変化
させてタンク回路２２の同調周波数を可変できるように
している。またこの発振トランジスタ１２のエミッタは
抵抗３２を介してグランドに接続されている。

【００２９】３３は、発振トランジスタ１２とバッファ
トランジスタ１３のコレクタを高周波的にグランドに落
とすためのコンデンサであり、電源端子１４とグランド
との間に接続されている。３４は、出力端子２１と負荷
との間に接続される結合コンデンサである。

【００３０】なお、本実施の形態における発振周波数は
略９００ＭＨｚであり、電圧制御端子３１による周波数
変化幅は５０〜７０ＭＨｚである。

【００３１】以上のように、本実施の形態における発振
トランジスタ１２の発振出力は、発振トランジスタ１２
のベースからバッファトランジスタ１３のベースに接続
されているので、タンク回路２２が接続されている発振
トランジスタ１２のエミッタとグランド間のインピーダ
ンスは、負荷回路による影響をほとんど受けないことに
なる。従って、発振トランジスタ１２のベースとエミッ
タ間に接続されたタンク回路２２のＱに与える影響は極
めて少なくなる。従って、Ｃ／Ｎ性能の良い電圧制御発
振器を得ることができる。

【００３２】また、発振トランジスタとバッファトラン
ジスタとは一つのパッケージに集積されているので、小
型化と低価格化を図ることができる。

【００３３】（実施の形態２）図２は、実施の形態２に
おける電圧制御発振器の回路図である。実施の形態２に
おいては主に実施の形態１と異なるところについて説明
する。実施の形態２では、集積回路のパッケージ３５内
に実施の形態１で説明したバッファトランジスタ１３の
エミッタから結合コンデンサ３６を介して増幅トランジ
スタ３７のベースに接続されるとともに抵抗３８と温度
バイアス回路３９とを介して電源端子１４に接続されて
いる。また、増幅トランジスタ３７のエミッタは、直接
出力回路グランド端子４０に導出されてグランドに接続
される。なお、増幅トランジスタ３７の電流増幅率（ｈ
ｆｅ）のばらつきを補正するために増幅トランジスタ３
７のエミッタと出力回路グランド端子４０との間に微少
の抵抗（数オーム）を挿入しても良い。また、増幅トラ
ンジスタ３７のコレクタは、直接出力端子４１に導出さ
れている。

【００３４】以上のように構成された集積回路の出力端
子４１は、コンデンサ４２を介して負荷に接続されると
ともにインダクタ４３を介して電源に接続される。な
お、４４は電源とグランドとの間に接続されたバイパス
コンデンサである。

【００３５】以上の構成により、実施の形態１と同様、
発振トランジスタ１２の発振出力は発振トランジスタ１
２のベースからバッファトランジスタ１３のベースに接
続されているので、タンク回路２２が接続されている発
振トランジスタ１２のベースとグランド間のインピーダ
ンスは、ほとんど影響を受けないことになる。従って、
発振トランジスタ１２のベースとエミッタ間に接続され
たタンク回路２２のＱに与える影響は極めて少なくな
る。従って、Ｃ／Ｎ性能の良い電圧制御発振器を得るこ
とができる。

【００３６】また、増幅トランジスタ３７を有するとと
もにこの増幅トランジスタ３７のエミッタは直接グラン
ドに接続されているので、高出力の電圧制御発振器を容
易に得ることができる。

【００３７】更に、この増幅トランジスタ３７とバッフ
ァトランジスタ１３との結合コンデンサ３６は同一パッ
ケージに内蔵されるので、パッケージの端子数を減らす
ことができる。

【００３８】更にまた、増幅トランジスタ３７のベース
には、温度バイアス回路３９が接続されているので、例
え外部温度の変化が有ったとしても、増幅トランジスタ
３７に流れる電流は一定となるので、温度変化に対して
安定した増幅度の出力を得ることができる。

【００３９】また、発振トランジスタ１２とバッファト
ランジスタ１３と増幅トランジスタ３７と結合コンデン
サ３６と温度バイアス回路３９とは一つのパッケージに
集積されているので、小型化と低価格化を図ることがで
きる。

【００４０】（実施の形態３）図３は、実施の形態３に
おける電圧制御発振器の回路図である。実施の形態３に
おいては主に実施の形態２と異なるところについて説明
する。実施の形態３では、略９００ＭＨｚが出力される
とともに外部からの電圧制御により、出力周波数変化が
５０ＭＨｚ〜７０ＭＨｚの範囲で変化する電圧制御発振
器１と、略１８００ＭＨｚが出力されるとともに外部か
らの電圧制御により、出力周波数変化範囲が略１００Ｍ
Ｈｚである電圧制御発振器２の電圧制御発振器が設けら
れており、２バンドの電圧制御発振器となっている。仮
に、電圧制御発振器１をＧＳＭ用電圧制御発振器とし、
電圧制御発振器２をＤＣＳ用電圧制御発振器とする。な
お、ＤＣＳ用電圧制御発振器において、ＧＳＭ用電圧制
御発振器と同様な働きをするものには、添字「ａ」を付
して説明を簡略化する。

【００４１】図３において、パッケージ５１には実施の
形態２で説明した集積回路３５内の部品が２バンド分実
装されている。なお、実施の形態２と異なるところを中
心に説明する。５２は、ＰＬＬ出力端子であり、増幅ト
ランジスタ３７と増幅トランジスタ３７ａとの間に抵抗
５３と５４が直列に接続されて、その接続点と接続され
ている。即ち、ＧＳＭ用電圧制御発振器とＤＣＳ用電圧
制御発振器の論理和信号が出力される。従って、このＰ
ＬＬ出力端子５２をＰＬＬ回路に接続することにより、
携帯電話機の本体側では、一つのＰＬＬ回路で２バンド
を制御することができる。

【００４２】また、発振トランジスタ１２とバッファト
ランジスタ１３のコレクタは接続されて独立したコレク
タ端子５５に接続されている。従って、この信号はＧＳ
Ｍタンク回路５６内で電源に接続されるとともにグラン
ドとの間にはコレクタを高周波的にグランドにするコン
デンサ３３に接続されている。また、このＧＳＭタンク
回路５６内には、略９００ＭＨｚに同調されたタンク回
路２２が内蔵されている。同様にＤＣＳタンク回路５７
内には、略１８００ＭＨｚに同調されたタンク回路２２
ａが内蔵されている。

【００４３】バイアス回路５８は、実施の形態１で説明
したバイアス抵抗１６と１７の働きをするものであり、
これには電源端子５９から電源が供給されるとともにＧ
ＳＭ選択端子６０に接続されている。そして、その出力
は発振トランジスタ１２とバッファトランジスタ１３の
ベースに接続されている。また、バイアス回路６１は、
実施の形態２で説明した温度バイアス回路３９の働きを
するものであり、これには電源端子５９から電源が供給
されている。またその出力は、増幅トランジスタ３７の
ベースに接続されている。

【００４４】なお、６２は、ＤＣＳ選択端子であり、バ
イアス回路５８ａとバイアス回路６１ａに接続されてい
る。

【００４５】ここで、ＧＳＭ選択端子６０とＤＣＳ選択
端子６２は、９００ＭＨｚと１８００ＭＨｚの発振器を
夫々独立に選択するものであり、ハイ（ｈｉｇｈ）信号
で働く。従って双方ロー（ｌｏｗ）信号のときは、スリ
ープモードになる。よって、双方の発振器がスリープモ
ードの場合には電流を少なくすることができる。

【００４６】６３は、バイアス回路５８と６１の近傍に
設けられたグランド端子であり、６４は発振トランジス
タ１２のベースとエミッタの近傍に設けられるとともに
独立したグランド端子であり、４０は増幅トランジスタ
３７のコレクタの近傍に設けられるとともに独立したグ
ランド端子である。このように、夫々のブロックに独立
したグランド端子を設けているので、夫々の回路で独立
して高周波回路電流が流れることとなり、夫々安定した
動作が可能となる。

【００４７】そして、これらの回路が図３に示すよう
に、側面に電極が設けられた基板６５上に実装される。
即ち、基板６５の略中央に集積回路が実装され、その一
方側にＧＳＭタンク回路５６とグランド端子６６が設け
られ、他方側にＤＣＳタンク回路５７とグランド端子６
６ａが設けられている。

【００４８】また、この側面と９０度の角度にある一方
の側面には、電源端子６７と、ＧＳＭ選択端子６８と、
グランド端子６９と、ＤＣＳ選択端子７０と、電圧制御
端子７１が基板６５に設けられ、集積回路の夫々対応す
る信号に接続されている。また、この面に対応した他方
の側面には、ＧＳＭ整合回路７２を介して接続されたＧ
ＳＭ出力端子７３と、ＧＳＭ出力回路グランド端子７４
と、ＰＬＬ出力端子７５と、ＤＣＳ出力回路グランド端
子７６と、ＤＣＳ整合回路７７を介して接続されたＤＣ
Ｓ出力端子７８が設けられている。このように、ＧＳＭ
整合回路７２とＤＣＳ整合回路７７を有しているので、
外部の回路とは効率よく直接接続することができる。

【００４９】

【発明の効果】以上のように本発明によれば、発振トラ
ンジスタの発振出力はベースからバッファトランジスタ
に接続されているので、負荷回路が発振トランジスタの
ベースとグランド間に接続されたタンク回路のＱに与え
る影響は極めて少なくなる。従って、Ｃ／Ｎ性能の良い
電圧制御発振器を得ることができる。

【００５０】また、発振トランジスタとバッファトラン
ジスタとは一つのパッケージに集積されているので、小
型化と低価格化を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による電圧制御発振器の
回路図

【図２】同、実施の形態２による電圧制御発振器の回路
図

【図３】同、実施の形態３による電圧制御発振器の回路
図

【図４】従来の電圧制御発振器の回路図

【符号の説明】

１１パッケージ１２発振トランジスタ１３バッファトランジスタ２１出力端子２２タンク回路

Claims

【特許請求の範囲】

【請求項１】コレクタが高周波的に接地された発振ト
ランジスタと、この発振トランジスタのベースとグラン
ドとの間に接続されたタンク回路と、前記発振トランジ
スタのベースに接続されたバッファトランジスタと、こ
のバッファトランジスタのエミッタに接続された出力端
子とを備え、前記発振トランジスタと前記バッファトラ
ンジスタとは一つのパッケージに集積された電圧制御発
振器。
【請求項２】バリキャップダイオードをタンク回路に
用いるとともに、外部からの制御電圧で出力周波数の１
０分の１から２０分の１程度変化させることができるよ
うにした請求項１に記載の電圧制御発振器。
【請求項３】コレクタが高周波的に接地された発振ト
ランジスタと、この発振トランジスタのベースとグラン
ドとの間に接続されたタンク回路と、前記発振トランジ
スタのベースに接続されたバッファトランジスタと、こ
のバッファトランジスタのエミッタに接続された結合コ
ンデンサと、この結合コンデンサにベースが接続される
とともにエミッタがグランドに接続された増幅トランジ
スタと、この増幅トランジスタのコレクタに接続された
出力端子とを備え、前記発振トランジスタと前記バッフ
ァトランジスタと前記結合コンデンサと前記増幅トラン
ジスタとは一つのパッケージに集積された電圧制御発振
器。
【請求項４】増幅トランジスタのベースには温度補償
バイアス回路が接続されるとともにこの温度補償バイア
ス回路も一つのパッケージに集積された請求項３に記載
の電圧制御発振器。
【請求項５】発振トランジスタのベース端子とエミッ
タ端子に近接して設けられた発振回路グランド端子と、
出力端子に近接して設けられた出力回路グランド端子と
を有する請求項３に記載の電圧制御発振器。
【請求項６】増幅トランジスタのエミッタと出力回路
グランド端子との間に微少の抵抗を挿入した請求項５に
記載の電圧制御発振器。
【請求項７】コレクタが高周波的に接地された第１の
発振トランジスタと、この第１の発振トランジスタのベ
ースとグランドとの間に接続された第１のタンク回路
と、前記第１の発振トランジスタのベースに接続された
第１のバッファトランジスタと、この第１のバッファト
ランジスタのエミッタに接続された第１の結合コンデン
サと、この第１の結合コンデンサにベースが接続される
とともにエミッタがグランドに接続された第１の増幅ト
ランジスタと、この第１の増幅トランジスタのコレクタ
に接続された第１の出力端子とを有する第１の電圧制御
発振器と、コレクタが高周波的に接地された第２の発振
トランジスタと、この第２の発振トランジスタのベース
とグランドとの間に接続された第２のタンク回路と、前
記第２の発振トランジスタのベースに接続された第２の
バッファトランジスタと、この第２のバッファトランジ
スタのエミッタに接続された第２の結合コンデンサと、
この第２の結合コンデンサにベースが接続されるととも
にエミッタがグランドに接続された第２の増幅トランジ
スタと、この第２の増幅トランジスタのコレクタに接続
された第２の出力端子とを有する第２の電圧制御発振器
とを備え、前記第１の電圧制御発振器を形成する前記第
１の発振トランジスタと前記第１のバッファトランジス
タと前記第１の結合コンデンサと前記第１の増幅トラン
ジスタと、前記第２の電圧制御発振器を形成する前記第
２の発振トランジスタと前記第２のバッファトランジス
タと前記第２の結合コンデンサと前記第２の増幅トラン
ジスタとは一つのパッケージに集積された電圧制御発振
器。
【請求項８】第１の増幅トランジスタのベースには第
１の温度補償バイアス回路が接続されるとともに第２の
増幅トランジスタのベースには第２の温度補償バイアス
回路が接続され、これら第１の温度補償バイアス回路と
第２の温度補償バイアス回路も一つのパッケージに集積
された請求項７に記載の電圧制御発振器。
【請求項９】第１の発振トランジスタのベース端子と
エミッタ端子に近接して設けられた第１の発振回路グラ
ンド端子と、第１の出力端子に近接して設けられた第１
の出力回路グランド端子と、第２の発振トランジスタの
ベース端子とエミッタ端子に近接して設けられた第２の
発振回路グランド端子と、第２の出力端子に近接して設
けられた第２の出力回路グランド端子とを有する請求項
７に記載の電圧制御発振器。
【請求項１０】第１の増幅トランジスタの出力と、第
２の増幅トランジスタの出力との論理和出力をＰＬＬ出
力端子として出力した請求項７に記載の電圧制御発振
器。
【請求項１１】第１の電圧制御発振器と第２の電圧制
御発振器とを夫々独立に動作できるようにした請求項７
に記載の電圧制御発振器。