JPH1146118A - 高周波発振回路 - Google Patents

高周波発振回路

Info

Publication number
JPH1146118A
JPH1146118A JP19959697A JP19959697A JPH1146118A JP H1146118 A JPH1146118 A JP H1146118A JP 19959697 A JP19959697 A JP 19959697A JP 19959697 A JP19959697 A JP 19959697A JP H1146118 A JPH1146118 A JP H1146118A
Authority
JP
Japan
Prior art keywords
capacitor
oscillation
transistor
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19959697A
Other languages
English (en)
Inventor
Toshiaki Ando
敏晃 安藤
Makoto Sakakura
真 坂倉
Takeshi Miura
毅 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19959697A priority Critical patent/JPH1146118A/ja
Priority to EP98113835A priority patent/EP0893878B1/en
Priority to DE69834456T priority patent/DE69834456T2/de
Priority to CNA031060722A priority patent/CN1495993A/zh
Priority to CNB981163971A priority patent/CN1167184C/zh
Priority to US09/123,163 priority patent/US6169461B1/en
Publication of JPH1146118A publication Critical patent/JPH1146118A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【課題】 外部からの電磁界的干渉に対し、回路が実装
されるグランド面に発生する電位差等により、高周波発
振回路のS/N特性等の劣化が生じる。 【解決手段】 平衡型で動作する2つの発振トランジス
タ1,17の各々のベースとグランド間に接続されるコ
ンデンサを、実装基板上のグランドパターンに接続せず
に、発振トランジスタ1,17のベース電極間をコンデ
ンサ4で直接接続し、発振トランジスタ1,17のエミ
ッタとグランド間に接続されるコンデンサを、実装基板
上のグランドパターンに接続せずに、発振トランジスタ
1,17のエミッタ電極間をコンデンサ3で直接接続す
るように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯電話、衛星通
信等の無線通信機器における、電圧制御発振器等の高周
波発振回路に関するものである。
【0002】
【従来の技術】従来の技術について図を用いて説明す
る。
【0003】図5は、従来例の高周波発振回路の回路図
である。図5において、1、17は発振トランジスタ、
2、3、4、18、19、20はコンデンサ、5、21
は共振器結合コンデンサ、6、22は出力結合コンデン
サ、7は共振器、8、23はバラクタダイオード結合コ
ンデンサ、9、24はバラクタダイオード、11、1
2、13、26、27、28はバイアス用抵抗、14、
29はバラクタダイオードバイアスチョーク、15、1
6は高周波出力端子、10、25、30は高周波チョー
ク、31、32はバイパスコンデンサ、33はチューニ
ング電圧供給端子、34はバイアス電圧供給端子であ
る。
【0004】以上のような構成の従来の高周波発振回路
は次のように動作する。
【0005】図5において、発振トランジスタ1および
17は、発振周波数帯にて十分にインピーダンスの低い
コンデンサ4および20により、各々そのベース端子が
グランドに接地されている。コンデンサ2および18
は、コレクタ−エミッタ間容量素子として、各々、トラ
ンジスタ1および17に接続されている。また、コンデ
ンサ3および19は、各々トランジスタ1および17の
エミッタとグランドとの間に接続されており、ベース接
地である本回路では、等価的にエミッタ−ベース間に接
続されている。さらに、共振器結合コンデンサ5および
21を介して接続される共振器7は、先端開放の1/2
波長共振器であり、その共振器の中点においては等価的
にグランドとの短絡点となるため、共振器結合コンデン
サ5を介して共振器7は誘導素子としてトランジスタ1
のコレクタ−ベース間に、また同様に、コンデンサ21
を介して共振器7は誘導素子としてトランジスタ17の
コレクタ−ベース間に、等価的に接続されている。
【0006】このように、図5の回路では、ベース接地
型クラップ型発振回路二つが、1/2波長共振器により
互いの発振信号として180度の位相差を持ちながら発
振動作を行い、その出力は、出力結合コンデンサ6、2
2を介して、両者の差動信号出力として高周波出力端子
15、16間から取り出される。
【0007】また、バラクタダイオード9、24は、各
々バラクタダイオード結合コンデンサ8、23を介して
各々共振器7に接続されている。さらにバラクタダイオ
ード9、24のアノードがバラクタダイオードバイアス
チョーク14、29により各々DC的にグランド電位を
与えられていることから、高周波チョークコイル30を
経てチューニング電圧供給端子33に加える電圧値によ
り、バラクタダイオード9、24の容量値が変化し、発
振周波数の可変を行うことができる。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、コンデンサ3、4、19、20が、グ
ランドに接続されているため、例えば、外部からの電磁
界的な干渉が発生した場合、回路を実装する基板上のグ
ランド面に電位差が発生し、二つのトランジスタ間のバ
ランスがくずれ、S/N等が劣化するという課題を有し
ていた。
【0009】本発明は、従来のこのような課題を考慮
し、外部からの電磁界的な干渉に対し、S/N等の特性
劣化のない高周波発振回路を提供することを目的とする
ものである。
【0010】
【課題を解決するための手段】請求項1の本発明は、第
1の発振トランジスタと、その第1の発振トランジスタ
のコレクタ−エミッタ間に接続された第1のキャパシタ
と、第2の発振トランジスタと、その第2の発振トラン
ジスタのコレクタ−エミッタ間に接続された第2のキャ
パシタと、共振器と、その共振器の一端と第1の発振ト
ランジスタのコレクタとの間に接続された第3のキャパ
シタと、共振器の他端と第2の発振トランジスタのコレ
クタとの間に接続された第4のキャパシタと、第1の発
振トランジスタのベースと第2の発振トランジスタのベ
ースとの間に接続された第5のキャパシタと、第1の発
振トランジスタのエミッタと第2の発振トランジスタの
エミッタとの間に接続された第6のキャパシタと、第1
の発振トランジスタのエミッタに一端が接続された第7
のキャパシタと、第2の発振トランジスタのエミッタに
一端が接続された第8のキャパシタとを備え、第7のキ
ャパシタの他端と第8のキャパシタの他端から差動信号
出力を発振出力として取り出す高周波発振回路である。
【0011】すなわち、発振トランジスタのベースとグ
ランド間に接続されるコンデンサを、実装する基板上の
グランドパターンに接続せず、2つの発振トランジスタ
のベース電極間を上記コンデンサで直接接続し、かつ、
発振トランジスタのエミッタとグランド間に接続される
コンデンサを、同様に、実装する基板上のグランドパタ
ーンに接続せず、2つの発振トランジスタのエミッタ電
極間をコンデンサで直接接続するように構成したもので
ある。これにより、高周波的には実装基板上のグランド
パターンを使わずとも差動型の発振動作が可能であるた
め、外部からの電磁界的な干渉等が発生した場合でも、
実装基板上グランドパターンに発生するコモンモードノ
イズ源による影響を受けず、S/N等の特性劣化のない
高周波発振回路を得ることができる。
【0012】請求項4の本発明は、第1の発振トランジ
スタと、その第1の発振トランジスタのベース−エミッ
タ間に接続された第1のキャパシタと、第2の発振トラ
ンジスタと、その第2の発振トランジスタのベース−エ
ミッタ間に接続された第2のキャパシタと、共振器と、
その共振器の一端と第1の発振トランジスタのベースと
の間に接続された第3のキャパシタと、共振器の他端と
第2の発振トランジスタのベースとの間に接続された第
4のキャパシタと、第1の発振トランジスタのコレクタ
と第2の発振トランジスタのコレクタとの間に接続され
た第5のキャパシタと、第1の発振トランジスタのエミ
ッタと第2の発振トランジスタのエミッタとの間に接続
された第6のキャパシタと、第1の発振トランジスタの
エミッタに一端が接続された第7のキャパシタと、第2
の発振トランジスタのエミッタに一端が接続された第8
のキャパシタとを備え、第7のキャパシタの他端と第8
のキャパシタの他端から差動信号出力を発振出力として
取り出す高周波発振回路である。
【0013】すなわち、発振トランジスタのコレクタと
グランド間に接続されるコンデンサを、実装する基板上
のグランドパターンに接続せず、2つの発振トランジス
タのコレクタ電極間を上記コンデンサで直接接続し、か
つ、発振トランジスタのエミッタとグランド間に接続さ
れるコンデンサを、同様に、実装する基板上のグランド
パターンに接続せず、2つの発振トランジスタのエミッ
タ電極間をコンデンサで直接接続するように構成したも
のである。これにより、高周波的には実装基板上のグラ
ンドパターンを使わずとも差動型の発振動作が可能であ
るため、外部からの電磁界的な干渉等が発生した場合で
も、実装基板上グランドパターンに発生するコモンモー
ドノイズ源による影響を受けず、S/N等の特性劣化の
ない高周波発振回路を得ることができる。
【0014】
【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 (実施の形態1)図1は、本発明にかかる第1の実施の
形態の高周波発振回路を示す回路図である。図1におい
て、1、17は発振トランジスタ、2、3、4、18、
35、36はコンデンサ、5、21は共振器結合コンデ
ンサ、6、22は出力結合コンデンサ、7は共振器、
8、23はバラクタダイオード結合コンデンサ、9、2
4はバラクタダイオード、11、12、13、26、2
7、28はバイアス用抵抗、14、29はバラクタダイ
オードバイアスチョーク、15、16は高周波出力端
子、10、25、30は高周波チョーク、31、32は
バイパスコンデンサ、33はチューニング電圧供給端
子、34はバイアス電圧供給端子である。ここで、発振
トランジスタ1を第1の発振トランジスタ、発振トラン
ジスタ17を第2の発振トランジスタとすれば、コンデ
ンサ2が第1のキャパシタ、コンデンサ18が第2のキ
ャパシタ、コンデンサ4が第5のキャパシタ、コンデン
サ3が第6のキャパシタ、共振器結合コンデンサ5が第
3のキャパシタ、共振器結合コンデンサ21が第4のキ
ャパシタ、出力結合コンデンサ6が第7のキャパシタ、
出力結合コンデンサ22が第8のキャパシタである。
【0015】以上のような構成の本第1の実施の形態に
おける高周波発振回路は次のように動作する。
【0016】図1において、発振トランジスタ1および
17は、発振周波数帯にて十分にインピーダンスの低い
コンデンサ4にて、各々そのベース端子が接続されてい
る。コンデンサ2および18は、コレクタ−エミッタ間
容量素子として、コンデンサ35および36は各々コレ
クタ−ベース間容量素子として、発振周波数帯にてC/
N特性等が最適となるようその素子値が選ばれ、各々、
トランジスタ1および17に接続されている。また、コ
ンデンサ3は、トランジスタ1および17のエミッタ間
に接続され、同様に発振周波数帯にてC/N特性等が最
適となるようその素子値が選ばれている。さらに、共振
器結合コンデンサ5および21を介して接続される共振
器7は、先端開放の1/2波長共振器であり、その共振
器の中点においては等価的にグランドとの短絡点となる
ため、共振器結合コンデンサ5を介して共振器7は誘導
素子としてトランジスタ1のコレクタ−ベース間に、ま
たコンデンサ21を介して共振器7は誘導素子としてト
ランジスタ17のコレクタ−ベース間に、等価的に接続
されている。
【0017】また、バラクタダイオード9、24は、各
々バラクタダイオード結合コンデンサ8、23を介して
各々共振器7に接続されている。さらにバラクタダイオ
ード9、24のアノードがバラクタダイオードバイアス
チョーク14、29により各々DC的にグランド電位を
与えられていることから、高周波チョークコイル30を
経てチューニング電圧供給端子33に加える電圧値によ
り、バラクタダイオード9、24の容量値が変化し、発
振周波数の可変を行うことができる。
【0018】このように、図1の回路では、ベース接地
型クラップ型発振回路二つが、1/2波長共振器により
互いの発振信号として180度の位相差を持ちながら発
振動作を行い、その出力は、出力結合コンデンサ6、2
2を介して、両者の差動信号出力として高周波出力端子
15、16間から取り出される。
【0019】上記の構成によれば、従来、発振トランジ
スタとグランドとの間に接続されていたベース接地用コ
ンデンサ、およびエミッタ−グランド間コンデンサを、
実装する基板上のグランドパターンに接続せず、2つの
発振トランジスタのベースおよびエミッタ電極間に直接
接続する構成とすることにより、高周波的には実装基板
上のグランドパターンを使わずとも差動型の発振動作が
可能であるため、外部からの電磁界的な干渉等が発生し
た場合でも、実装基板上グランドパターンに発生する電
位差等による影響を受けず、S/N等の特性劣化のない
高周波発振回路を得ることができる。 (実施の形態2)図2は、本発明にかかる第2の実施の
形態の高周波発振回路を示す回路図である。図2におい
て、1、17は発振トランジスタ、2、3、4、18は
コンデンサ、5、21は共振器結合コンデンサ、6、2
2は出力結合コンデンサ、7は共振器、8、23はバラ
クタダイオード結合コンデンサ、9、24はバラクタダ
イオード、11、12、13、26、27、28はバイ
アス用抵抗、14、29はバラクタダイオードバイアス
チョーク、15、16は高周波出力端子、30は高周波
チョーク、31、32はバイパスコンデンサ、33はチ
ューニング電圧供給端子、34はバイアス電圧供給端子
である。ここで、発振トランジスタ1を第1の発振トラ
ンジスタ、発振トランジスタ17を第2の発振トランジ
スタとすれば、コンデンサ2が第1のキャパシタ、コン
デンサ18が第2のキャパシタ、コンデンサ4が第5の
キャパシタ、コンデンサ3が第6のキャパシタ、共振器
結合コンデンサ5が第3のキャパシタ、共振器結合コン
デンサ21が第4のキャパシタ、出力結合コンデンサ6
が第7のキャパシタ、出力結合コンデンサ22が第8の
キャパシタである。
【0020】以上のような構成の本第2の実施の形態に
おける高周波発振回路は次のように動作する。
【0021】図2において、発振トランジスタ1および
17は、発振周波数帯にて十分にインピーダンスの低い
コンデンサ4にて、各々そのコレクタ端子が接続されて
いる。コンデンサ2および18は、ベース−エミッタ間
容量素子として、発振周波数帯にてC/N特性等が最適
となるようその素子値が選ばれ、各々、トランジスタ1
および17に接続されている。また、コンデンサ3は、
トランジスタ1および17のエミッタ間に接続され、同
様に発振周波数帯にてC/N特性等が最適となるようそ
の素子値が選ばれている。さらに、共振器結合コンデン
サ5および21を介して接続される共振器7は、先端開
放の1/2波長共振器であり、その共振器の中点におい
てはグランドとの短絡点となるため、共振器結合コンデ
ンサ5を介して共振器7は誘導素子としてトランジスタ
1のコレクタ−ベース間に、またコンデンサ21を介し
て共振器7は誘導素子としてトランジスタ17のコレク
タ−ベース間に、等価的に接続されている。
【0022】また、バラクタダイオード9、24は、各
々バラクタダイオード結合コンデンサ8、23を介して
各々共振器7に接続されている。さらにバラクタダイオ
ード9、24のアノードがバラクタダイオードバイアス
チョーク14、29により各々DC的にグランド電位を
与えられていることから、高周波チョークコイル30を
経てチューニング電圧供給端子33に加える電圧値によ
り、バラクタダイオード9、24の容量値が変化し、発
振周波数の可変を行うことができる。
【0023】このように、図2の回路では、コレクタ接
地型クラップ型発振回路二つが、1/2波長共振器によ
り互いの発振信号として180度の位相差を持ちながら
発振動作を行い、その出力は、出力結合コンデンサ6、
22を介して、両者の差動信号出力として高周波出力端
子15、16間から取り出される。
【0024】上記の構成によれば、従来、発振トランジ
スタとグランドとの間に接続されていたコレクタ接地用
コンデンサ、およびエミッタ−グランド間コンデンサ
を、実装する基板上のグランドパターンに接続せず、2
つの発振トランジスタのコレクタおよびエミッタ電極間
に直接接続する構成とすることにより、高周波的には実
装基板上のグランドパターンを使わずとも差動型の発振
動作が可能であるため、外部からの電磁界的な干渉等が
発生した場合でも、実装基板上グランドパターンに発生
する電位差等による影響を受けず、S/N等の特性劣化
のない高周波発振回路を得ることができる。 (実施の形態3)図3は、本発明にかかる第3の実施の
形態の高周波発振回路を示す回路図である。図3におい
て、41、42はバッファアンプトランジスタ、43、
44はバイアス用抵抗、45はコンデンサ、32はバイ
パスコンデンサ、39、40は高周波チョークコイル、
37、38は段間結合コンデンサ、6、22は出力結合
コンデンサ、34はバイアス電圧供給端子、15、16
は高周波出力端子である。ここで、発振トランジスタ1
を第1の発振トランジスタ、発振トランジスタ17を第
2の発振トランジスタとすれば、段間結合コンデンサ3
7が第7のキャパシタ、段間結合コンデンサ38が第8
のキャパシタ、バッファアンプトランジスタ41が第1
のバッファアンプトランジスタ、バッファアンプトラン
ジスタ42が第2のバッファアンプトランジスタ、コン
デンサ45が第9のキャパシタ、出力結合コンデンサ6
が第10のキャパシタ、出力結合コンデンサ22が第1
1のキャパシタ、高周波チョーク10が第1のインダク
タ、高周波チョーク25が第2のインダクタである。な
お、その他の部分については、図1と同様の構成部品か
らなる。
【0025】以上のような構成の本第3の実施の形態に
おける高周波発振回路は次のように動作する。
【0026】図3において、発振トランジスタ1および
17は、上記第1の実施の形態と同様、ベース接地型ク
ラップ型発振回路を構成し、その各々が、互いの発振信
号として180度の位相差を持ちながら発振動作を行な
う。その出力は、段間結合コンデンサ37、38を介し
て、バッファアンプトランジスタ41、42により各々
増幅され、出力結合コンデンサ6、22を経て、両者の
差動信号出力として高周波出力端子15、16間から取
り出される。
【0027】ここで、バッファアンプトランジスタ4
1、42は、エミッタ接地型の差動増幅回路形式であ
る。その接地用コンデンサとしては、発振トランジスタ
1、17と同様、2つのバッファアンプトランジスタの
エミッタ間を、発振周波数帯にて十分にインピーダンス
の低いコンデンサ45により直接接続する構成をとって
いる。
【0028】上記のように、従来、バッファアンプトラ
ンジスタとグランドとの間に接続されていたエミッタ接
地用コンデンサを、実装する基板上のグランドパターン
に接続せず、2つの発振トランジスタのエミッタ電極間
に直接接続する構成とすることにより、発振回路部、バ
ッファアンプ部ともに高周波的に実装基板上のグランド
パターンを使わない差動型の回路動作が可能となるた
め、外部からの電磁界的な干渉等が発生した場合でも、
実装基板上グランドパターンに発生する電位差等による
影響を受けず、S/N等の特性劣化のない高周波発振回
路を得ることができる。
【0029】また、直流バイアス回路については、発振
トランジスタ1および17のコレクタが、高周波チョー
ク10および25により、バッファアンプトランジスタ
41、42のエミッタに接続されている。このため、バ
ッファアンプトランジスタ41と発振トランジスタ1と
のコレクタ電流パスは共通となり、同様に、バッファア
ンプトランジスタ42と発振トランジスタ17とのコレ
クタ電流パスは共通となる。
【0030】上記の構成によれば、発振トランジスタと
バッファアンプトランジスタに別々の電流パスにてコレ
クタ電流を流す回路と比較して、より低消費電流化を可
能とする高周波発振回路を得ることができる。 (実施の形態4)図4は、本発明にかかる第4の実施の
形態の高周波発振回路を示す回路図である。図4におい
て、41、42はバッファアンプトランジスタ、43、
44はバイアス用抵抗、32はバイパスコンデンサ、3
9、40は高周波チョークコイル、37、38は段間結
合コンデンサ、6、22は出力結合コンデンサ、34は
バイアス電圧供給端子、15、16は高周波出力端子で
ある。ここで、発振トランジスタ1を第1の発振トラン
ジスタ、発振トランジスタ17を第2の発振トランジス
タとすれば、段間結合コンデンサ37が第7のキャパシ
タ、段間結合コンデンサ38が第8のキャパシタ、バッ
ファアンプトランジスタ41が第1のバッファアンプト
ランジスタ、バッファアンプトランジスタ42が第2の
バッファアンプトランジスタ、コンデンサ4が第5のキ
ャパシタ及び第9のキャパシタを共用化したもの、出力
結合コンデンサ6が第10のキャパシタ、出力結合コン
デンサ22が第11のキャパシタである。なお、その他
の部分については、図2と同様の構成部品からなる。
【0031】以上のような構成の本第4の実施の形態に
おける高周波発振回路は次のように動作する。
【0032】図4において、発振トランジスタ1および
17は、上記第2の実施の形態と同様、コレクタ接地型
クラップ型発振回路を構成し、その各々が、互いの発振
信号として180度の位相差を持ちながら発振動作を行
なう。その出力は、段間結合コンデンサ37、38を介
して、バッファアンプトランジスタ41、42により各
々増幅され、出力結合コンデンサ6、22を経て、両者
の差動信号出力として高周波出力端子15、16間から
取り出される。
【0033】ここで、バッファアンプトランジスタ4
1、42はエミッタ接地型の差動増幅回路形式である。
その接地用コンデンサとしては、発振トランジスタ1、
17のコレクタ接地用のコンデンサ4を兼用することに
より、その機能を果たすことができる。
【0034】上記のように、従来、バッファアンプトラ
ンジスタとグランドとの間に接続されていたエミッタ接
地用コンデンサを、実装する基板上のグランドパターン
に接続せず、2つの発振トランジスタのエミッタ電極間
に直接接続する構成とすることにより、発振回路部、バ
ッファアンプ部ともに高周波的に実装基板上のグランド
パターンを使わない差動型の回路動作が可能となるた
め、外部からの電磁界的な干渉等が発生した場合でも、
実装基板上グランドパターンに発生する電位差等による
影響を受けず、S/N等の特性劣化のない高周波発振回
路を得ることができる。
【0035】また、直流バイアス回路については、発振
トランジスタ1および17のコレクタが、バッファアン
プトランジスタ41、42のエミッタに接続されてい
る。このため、バッファアンプトランジスタ41と発振
トランジスタ1とのコレクタ電流パスは共通となり、同
様に、バッファアンプトランジスタ42と発振トランジ
スタ17とのコレクタ電流パスは共通となる。
【0036】上記の構成によれば、発振トランジスタと
バッファアンプトランジスタに別々の電流パスにてコレ
クタ電流を流す回路と比較して、より低消費電流化を可
能とする高周波発振回路を得ることができる。
【0037】
【発明の効果】以上述べたところから明らかなように本
発明は、2つの発振トランジスタのベース間及びエミッ
タ間、あるいは2つの発振トランジスタのコレクタ間及
びエミッタ間を、グランドを介さずコンデンサで接続し
たので、外部からの電磁界的な干渉に対し、S/N等の
特性劣化がないという長所を有する。
【0038】また本発明は、発振トランジスタとバッフ
ァアンプトランジスタのコレクタ電流パスを共通にする
ことにより、低消費電流化が可能になるという利点があ
る。
【図面の簡単な説明】
【図1】本発明にかかる第1の実施の形態の高周波発振
回路を示す回路図である。
【図2】本発明にかかる第2の実施の形態の高周波発振
回路を示す回路図である。
【図3】本発明にかかる第3の実施の形態の高周波発振
回路を示す回路図である。
【図4】本発明にかかる第4の実施の形態の高周波発振
回路を示す回路図である。
【図5】従来の高周波発振回路の一例を示す回路図であ
る。
【符号の説明】
1、17 発振トランジスタ 2、3、4、18、19、20、35、36、45 コ
ンデンサ 5、21 共振器結合コンデンサ 6、22 出力結合コンデンサ 7 共振器 8、23 バラクタダイオード結合コンデンサ 9、24 バラクタダイオード 11、12、13、26、27、28、43、44 バ
イアス用抵抗 14、29 バラクタダイオードバイアスチョーク 15、16 高周波出力端子 10、25、30、39、40 高周波チョーク 31、32 バイパスコンデンサ 33 チューニング電圧供給端子 34 バイアス電圧供給端子 37、38 段間結合コンデンサ 41、42 バッファアンプトランジスタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1の発振トランジスタと、その第1の
    発振トランジスタのコレクタ−エミッタ間に接続された
    第1のキャパシタと、第2の発振トランジスタと、その
    第2の発振トランジスタのコレクタ−エミッタ間に接続
    された第2のキャパシタと、共振器と、その共振器の一
    端と前記第1の発振トランジスタのコレクタとの間に接
    続された第3のキャパシタと、前記共振器の他端と前記
    第2の発振トランジスタのコレクタとの間に接続された
    第4のキャパシタと、前記第1の発振トランジスタのベ
    ースと前記第2の発振トランジスタのベースとの間に接
    続された第5のキャパシタと、前記第1の発振トランジ
    スタのエミッタと前記第2の発振トランジスタのエミッ
    タとの間に接続された第6のキャパシタと、前記第1の
    発振トランジスタのエミッタに一端が接続された第7の
    キャパシタと、前記第2の発振トランジスタのエミッタ
    に一端が接続された第8のキャパシタとを備え、前記第
    7のキャパシタの他端と前記第8のキャパシタの他端か
    ら差動信号出力を発振出力として取り出すことを特徴と
    する高周波発振回路。
  2. 【請求項2】 更に、前記第7のキャパシタの出力側端
    に接続された第1のバッファアンプトランジスタと、前
    記第8のキャパシタの出力側端に接続された第2のバッ
    ファアンプトランジスタと、前記第1のバッファアンプ
    トランジスタのエミッタと前記第2のバッファアンプト
    ランジスタのエミッタ間に接続された第9のキャパシタ
    と、前記第1のバッファアンプトランジスタのコレクタ
    に一端が接続された第10のキャパシタと、前記第2の
    バッファアンプトランジスタのコレクタに一端が接続さ
    れた第11のキャパシタとを備え、前記第10のキャパ
    シタの他端と前記第11のキャパシタの他端から差動信
    号出力として増幅された発振出力を取り出すことを特徴
    とする請求項1記載の高周波発振回路。
  3. 【請求項3】 更に、前記第1の発振トランジスタのコ
    レクタと前記第1のバッファアンプトランジスタのエミ
    ッタとの間に接続された第1のインダクタと、前記第2
    の発振トランジスタのコレクタと前記第2のバッファア
    ンプトランジスタのエミッタとの間委に接続された第2
    のインダクタとを備えたことを特徴とする請求項2記載
    の高周波発振回路。
  4. 【請求項4】 第1の発振トランジスタと、その第1の
    発振トランジスタのベース−エミッタ間に接続された第
    1のキャパシタと、第2の発振トランジスタと、その第
    2の発振トランジスタのベース−エミッタ間に接続され
    た第2のキャパシタと、共振器と、その共振器の一端と
    前記第1の発振トランジスタのベースとの間に接続され
    た第3のキャパシタと、前記共振器の他端と前記第2の
    発振トランジスタのベースとの間に接続された第4のキ
    ャパシタと、前記第1の発振トランジスタのコレクタと
    前記第2の発振トランジスタのコレクタとの間に接続さ
    れた第5のキャパシタと、前記第1の発振トランジスタ
    のエミッタと前記第2の発振トランジスタのエミッタと
    の間に接続された第6のキャパシタと、前記第1の発振
    トランジスタのエミッタに一端が接続された第7のキャ
    パシタと、前記第2の発振トランジスタのエミッタに一
    端が接続された第8のキャパシタとを備え、前記第7の
    キャパシタの他端と前記第8のキャパシタの他端から差
    動信号出力を発振出力として取り出すことを特徴とする
    高周波発振回路。
  5. 【請求項5】 更に、前記第7のキャパシタの出力側端
    に接続された第1のバッファアンプトランジスタと、前
    記第8のキャパシタの出力側端に接続された第2のバッ
    ファアンプトランジスタと、前記第1のバッファアンプ
    トランジスタのエミッタと前記第2のバッファアンプト
    ランジスタのエミッタ間に接続された第9のキャパシタ
    と、前記第1のバッファアンプトランジスタのコレクタ
    に一端が接続された第10のキャパシタと、前記第2の
    バッファアンプトランジスタのコレクタに一端が接続さ
    れた第11のキャパシタとを備え、前記第10のキャパ
    シタの他端と前記第11のキャパシタの他端から差動信
    号出力として増幅された発振出力を取り出すことを特徴
    とする請求項4記載の高周波発振回路。
  6. 【請求項6】 更に、前記第1の発振トランジスタのコ
    レクタと前記第1のバッファアンプトランジスタのエミ
    ッタとが接続され、前記第2の発振トランジスタのコレ
    クタと前記第2のバッファアンプトランジスタのエミッ
    タとが接続され、前記第9のキャパシタが前記第5のキ
    ャパシタで共用化されていることを特徴とする請求項5
    記載の高周波発振回路。
JP19959697A 1997-07-25 1997-07-25 高周波発振回路 Withdrawn JPH1146118A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19959697A JPH1146118A (ja) 1997-07-25 1997-07-25 高周波発振回路
EP98113835A EP0893878B1 (en) 1997-07-25 1998-07-23 High frequency oscillating circuit
DE69834456T DE69834456T2 (de) 1997-07-25 1998-07-23 Hochfrequenz-Oszillatorschaltung
CNA031060722A CN1495993A (zh) 1997-07-25 1998-07-24 高频振荡电路
CNB981163971A CN1167184C (zh) 1997-07-25 1998-07-24 高频振荡电路
US09/123,163 US6169461B1 (en) 1997-07-25 1998-07-27 High-frequency oscillating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19959697A JPH1146118A (ja) 1997-07-25 1997-07-25 高周波発振回路

Publications (1)

Publication Number Publication Date
JPH1146118A true JPH1146118A (ja) 1999-02-16

Family

ID=16410492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19959697A Withdrawn JPH1146118A (ja) 1997-07-25 1997-07-25 高周波発振回路

Country Status (1)

Country Link
JP (1) JPH1146118A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078349A (ja) * 2001-09-05 2003-03-14 Murata Mfg Co Ltd 平衡型発振回路およびそれを用いた電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078349A (ja) * 2001-09-05 2003-03-14 Murata Mfg Co Ltd 平衡型発振回路およびそれを用いた電子装置
JP4677696B2 (ja) * 2001-09-05 2011-04-27 株式会社村田製作所 平衡型発振回路およびそれを用いた電子装置

Similar Documents

Publication Publication Date Title
US6681103B1 (en) On-chip image reject filter
EP0893878B1 (en) High frequency oscillating circuit
US5418500A (en) High-frequency oscillator circuit
JP3369557B2 (ja) セラミック基板上に素子を分布させて搭載されたダイ内部にバイアスおよびバッファ回路を形成した発振器
KR960003560B1 (ko) 전압제어 발진회로
US7362193B2 (en) Oscillator and an integrated circuit
JPH1075127A (ja) 低ノイズ増幅器
KR20010106454A (ko) 마이크로파 증폭기
JPH036107A (ja) 電圧制御発振器
US6791426B2 (en) Balanced oscillator and electronic apparatus including the same
JPH1146118A (ja) 高周波発振回路
KR100389106B1 (ko) 발진기
JP2001339240A (ja) 電圧制御発振器
JPH11308048A (ja) 高周波発振回路
JP3617377B2 (ja) 入力切替型増幅器及びそれを用いた周波数切替型発振器
EP1396930B1 (en) An oscillator and an integrated circuit
JP2005304085A (ja) 電圧制御発振器
JPS61121504A (ja) 周波数変換器
JP2903934B2 (ja) 発振回路と、この発振回路を用いたbsチューナ
JP2001077626A (ja) バッファ回路付き発振器
JPS5922416A (ja) 高周波増幅回路
JPH0983268A (ja) 高周波増幅器
JP2003163538A (ja) 発振器モジュールおよびそれを用いた電子装置
JP2565979B2 (ja) 局部発振回路
JP4432224B2 (ja) 発振器および通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060810