JP2003078349A - 平衡型発振回路およびそれを用いた電子装置 - Google Patents
平衡型発振回路およびそれを用いた電子装置Info
- Publication number
- JP2003078349A JP2003078349A JP2001269049A JP2001269049A JP2003078349A JP 2003078349 A JP2003078349 A JP 2003078349A JP 2001269049 A JP2001269049 A JP 2001269049A JP 2001269049 A JP2001269049 A JP 2001269049A JP 2003078349 A JP2003078349 A JP 2003078349A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillator circuit
- balanced
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 消費電流の少ない平衡型発振回路およびそれ
を用いた電子装置を提供する。 【解決手段】 電源とグランドとの間において、エミッ
タ・コレクタ間が直列に接続された第１および第２のト
ランジスタＱ１、Ｑ２を有し、その２つのトランジスタ
のベース間に誘導性リアクタンス手段２を接続して平衡
型発振回路１を構成する。 【効果】 ２つのトランジスタＱ１、Ｑ２に流れる電流
を共通化することによって、消費電流の低減を図ること
ができる。
を用いた電子装置を提供する。 【解決手段】 電源とグランドとの間において、エミッ
タ・コレクタ間が直列に接続された第１および第２のト
ランジスタＱ１、Ｑ２を有し、その２つのトランジスタ
のベース間に誘導性リアクタンス手段２を接続して平衡
型発振回路１を構成する。 【効果】 ２つのトランジスタＱ１、Ｑ２に流れる電流
を共通化することによって、消費電流の低減を図ること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、平衡型発振回路お
よび電子装置、例えば携帯電話のＲＦ回路に含まれるＰ
ＬＬ回路部分の基準信号源として用いられる平衡型発振
回路およびそれを用いた電子装置に関する。
よび電子装置、例えば携帯電話のＲＦ回路に含まれるＰ
ＬＬ回路部分の基準信号源として用いられる平衡型発振
回路およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】携帯電話のＲＦ回路部分のような高周波
回路が集積回路化されると、外部からの干渉あるいは不
要漏洩を排除するために、集積回路に平衡入出力が採用
されることが多くなる。そのため、ＰＬＬ回路部分の基
準信号源として用いられる発振回路においても平衡信号
を出力する平衡型発振回路が必要となってきている。
回路が集積回路化されると、外部からの干渉あるいは不
要漏洩を排除するために、集積回路に平衡入出力が採用
されることが多くなる。そのため、ＰＬＬ回路部分の基
準信号源として用いられる発振回路においても平衡信号
を出力する平衡型発振回路が必要となってきている。
【０００３】従来の平衡型発振回路としては、例えば実
開平５−３６９３０号公報（従来例１）、実開平５−４
６１１０号公報（従来例２）、特開平１１−４６１１８
号公報（従来例３）に開示されたものがある。いずれの
平衡型発振回路も、２つのトランジスタと、その２つの
ゲート間に接続された共振回路とで発振回路を構成し、
２つのトランジスタから平衡信号を取り出すものであ
る。
開平５−３６９３０号公報（従来例１）、実開平５−４
６１１０号公報（従来例２）、特開平１１−４６１１８
号公報（従来例３）に開示されたものがある。いずれの
平衡型発振回路も、２つのトランジスタと、その２つの
ゲート間に接続された共振回路とで発振回路を構成し、
２つのトランジスタから平衡信号を取り出すものであ
る。
【０００４】
【発明が解決しようとする課題】ところで、従来例１と
３においては、２つのトランジスタのコレクタ・エミッ
タ間が電源とグランドとの間に並列に接続されている。
従来例２においては、２つのトランジスタはＩＣで構成
されることが示されているだけで、電源との接続関係は
開示されていないが、同公報の図１に示されるＮＰＮト
ランジスタのエミッタ同士を互いに向かい合わせに配置
している構成から考えて、従来例１や３と同様の並列接
続であると考えられる。そして、このような並列接続さ
れた構成においては、各トランジスタが所定の消費電流
を必要とするために、全体としての消費電流が多くなる
という問題がある。
３においては、２つのトランジスタのコレクタ・エミッ
タ間が電源とグランドとの間に並列に接続されている。
従来例２においては、２つのトランジスタはＩＣで構成
されることが示されているだけで、電源との接続関係は
開示されていないが、同公報の図１に示されるＮＰＮト
ランジスタのエミッタ同士を互いに向かい合わせに配置
している構成から考えて、従来例１や３と同様の並列接
続であると考えられる。そして、このような並列接続さ
れた構成においては、各トランジスタが所定の消費電流
を必要とするために、全体としての消費電流が多くなる
という問題がある。
【０００５】本発明は上記の問題点を解決することを目
的とするもので、消費電流の少ない平衡型発振回路およ
びそれを用いた電子装置を提供する。
的とするもので、消費電流の少ない平衡型発振回路およ
びそれを用いた電子装置を提供する。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の平衡型発振回路は、２つの端子を有する誘
導性リアクタンス手段と、第１および第２のトランジス
タとを有し、前記第１のトランジスタのコレクタ・エミ
ッタ間と前記第２のトランジスタのコレクタ・エミッタ
間とが電源とグランドとの間で直列に接続されるととも
に、前記誘導性リアクタンス手段の２つの端子が前記第
１および第２のトランジスタのベースにそれぞれ接続さ
れていることを特徴とする。
に、本発明の平衡型発振回路は、２つの端子を有する誘
導性リアクタンス手段と、第１および第２のトランジス
タとを有し、前記第１のトランジスタのコレクタ・エミ
ッタ間と前記第２のトランジスタのコレクタ・エミッタ
間とが電源とグランドとの間で直列に接続されるととも
に、前記誘導性リアクタンス手段の２つの端子が前記第
１および第２のトランジスタのベースにそれぞれ接続さ
れていることを特徴とする。
【０００７】また、本発明の平衡型発振回路は、前記第
１のトランジスタのエミッタに接続された第１の負荷抵
抗と、前記第２のトランジスタのエミッタに接続された
第２の負荷抵抗とを有し、前記第１のトランジスタのコ
レクタ・エミッタ間と前記第２のトランジスタのコレク
タ・エミッタ間と前記第１の負荷抵抗と前記第２の負荷
抵抗とが電源とグランドとの間で直列に接続されるとと
もに、前記第１および第２のトランジスタのコレクタが
高周波的に接地されていることを特徴とする。
１のトランジスタのエミッタに接続された第１の負荷抵
抗と、前記第２のトランジスタのエミッタに接続された
第２の負荷抵抗とを有し、前記第１のトランジスタのコ
レクタ・エミッタ間と前記第２のトランジスタのコレク
タ・エミッタ間と前記第１の負荷抵抗と前記第２の負荷
抵抗とが電源とグランドとの間で直列に接続されるとと
もに、前記第１および第２のトランジスタのコレクタが
高周波的に接地されていることを特徴とする。
【０００８】また、本発明の平衡型発振回路は、前記誘
導性リアクタンス手段が、インダクタンス手段と、該イ
ンダクタンス手段に並列に接続された容量手段からなる
並列共振回路を含むことを特徴とする。
導性リアクタンス手段が、インダクタンス手段と、該イ
ンダクタンス手段に並列に接続された容量手段からなる
並列共振回路を含むことを特徴とする。
【０００９】また、本発明の平衡型発振回路は、前記容
量手段が、互いに逆方向に向けて直列に接続されるとと
もに、その接続点が高周波的に接地された２つの可変容
量ダイオードを含むことを特徴とする。
量手段が、互いに逆方向に向けて直列に接続されるとと
もに、その接続点が高周波的に接地された２つの可変容
量ダイオードを含むことを特徴とする。
【００１０】また、本発明の平衡型発振回路は、前記誘
導性リアクタンス手段が圧電振動子を含むことを特徴と
する。
導性リアクタンス手段が圧電振動子を含むことを特徴と
する。
【００１１】また、本発明の電子装置は、上記の平衡型
発振回路を用いたことを特徴とする。
発振回路を用いたことを特徴とする。
【００１２】このように構成することにより、本発明の
平衡型発振回路においては、消費電流の低減を図ること
ができる。
平衡型発振回路においては、消費電流の低減を図ること
ができる。
【００１３】また、本発明の電子装置においても、本発
明の平衡型発振回路を用いることによって、消費電流の
低減と小型化を図ることができる。
明の平衡型発振回路を用いることによって、消費電流の
低減と小型化を図ることができる。
【００１４】
【発明の実施の形態】図１に、本発明の平衡型発振回路
の一実施例の回路図を示す。図１において、平衡型発振
回路１は、第１のトランジスタであるＰＮＰ型のトラン
ジスタＱ１、第２のトランジスタであるＮＰＮ型のトラ
ンジスタＱ２、第１の負荷抵抗である抵抗Ｒ１、第２の
負荷抵抗である抵抗Ｒ２、抵抗Ｒ３〜Ｒ５、コンデンサ
Ｃ１〜Ｃ８、および誘導性リアクタンス手段２から構成
されている。
の一実施例の回路図を示す。図１において、平衡型発振
回路１は、第１のトランジスタであるＰＮＰ型のトラン
ジスタＱ１、第２のトランジスタであるＮＰＮ型のトラ
ンジスタＱ２、第１の負荷抵抗である抵抗Ｒ１、第２の
負荷抵抗である抵抗Ｒ２、抵抗Ｒ３〜Ｒ５、コンデンサ
Ｃ１〜Ｃ８、および誘導性リアクタンス手段２から構成
されている。
【００１５】ここで、電源端子＋Ｖｃｃは抵抗Ｒ１を介
してトランジスタＱ１のエミッタに接続され、トランジ
スタＱ１のコレクタはトランジスタＱ２のコレクタに接
続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介し
てグランドに接続されている。すなわち、トランジスタ
Ｑ１のコレクタ・エミッタ間とトランジスタＱ２のコレ
クタ・エミッタ間と抵抗Ｒ１と抵抗Ｒ２とが、電源とグ
ランドとの間で直列に接続されている。
してトランジスタＱ１のエミッタに接続され、トランジ
スタＱ１のコレクタはトランジスタＱ２のコレクタに接
続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介し
てグランドに接続されている。すなわち、トランジスタ
Ｑ１のコレクタ・エミッタ間とトランジスタＱ２のコレ
クタ・エミッタ間と抵抗Ｒ１と抵抗Ｒ２とが、電源とグ
ランドとの間で直列に接続されている。
【００１６】電源端子＋ＶｃｃはコンデンサＣ１を介し
てグランドに接続されることによって高周波的に接地さ
れている。高周波的に接地されているとは、高い周波数
の信号においてグランドとの間のインピーダンスが非常
に小さくなって、実質的にグランドに直接に接続されて
いるのと同等の状態になっている状態をいう。抵抗Ｒ１
にはコンデンサＣ２が並列に接続され、トランジスタＱ
１のベース・エミッタ間にはコンデンサＣ３が接続さ
れ、トランジスタＱ２のベース・エミッタ間にはコンデ
ンサＣ４が接続され、抵抗Ｒ２にはコンデンサＣ５が並
列に接続されている。トランジスタＱ１とＱ２のコレク
タはコンデンサＣ６を介してグランドに接続されること
によって高周波的に接地されている。トランジスタＱ１
のエミッタは直流カット用のコンデンサＣ７を介して第
１の出力端子Ｐ１に接続され、トランジスタＱ２のエミ
ッタは直流カット用のコンデンサＣ８を介して第２の出
力端子Ｐ２に接続されている。
てグランドに接続されることによって高周波的に接地さ
れている。高周波的に接地されているとは、高い周波数
の信号においてグランドとの間のインピーダンスが非常
に小さくなって、実質的にグランドに直接に接続されて
いるのと同等の状態になっている状態をいう。抵抗Ｒ１
にはコンデンサＣ２が並列に接続され、トランジスタＱ
１のベース・エミッタ間にはコンデンサＣ３が接続さ
れ、トランジスタＱ２のベース・エミッタ間にはコンデ
ンサＣ４が接続され、抵抗Ｒ２にはコンデンサＣ５が並
列に接続されている。トランジスタＱ１とＱ２のコレク
タはコンデンサＣ６を介してグランドに接続されること
によって高周波的に接地されている。トランジスタＱ１
のエミッタは直流カット用のコンデンサＣ７を介して第
１の出力端子Ｐ１に接続され、トランジスタＱ２のエミ
ッタは直流カット用のコンデンサＣ８を介して第２の出
力端子Ｐ２に接続されている。
【００１７】また、電源端子＋Ｖｃｃは抵抗Ｒ３、Ｒ
４、Ｒ５を順に介してグランドに接続されており、抵抗
Ｒ３とＲ４の接続点がトランジスタＱ１のベースに、抵
抗Ｒ４とＲ５の接続点がトランジスタＱ２のベースにそ
れぞれ接続されている。この抵抗Ｒ３、Ｒ４、Ｒ５によ
ってトランジスタＱ１、Ｑ２にベース電流を流してい
る。そして、トランジスタＱ１とＱ２のベースは、それ
ぞれ誘導性リアクタンス手段２の２つの端子に接続され
ている。
４、Ｒ５を順に介してグランドに接続されており、抵抗
Ｒ３とＲ４の接続点がトランジスタＱ１のベースに、抵
抗Ｒ４とＲ５の接続点がトランジスタＱ２のベースにそ
れぞれ接続されている。この抵抗Ｒ３、Ｒ４、Ｒ５によ
ってトランジスタＱ１、Ｑ２にベース電流を流してい
る。そして、トランジスタＱ１とＱ２のベースは、それ
ぞれ誘導性リアクタンス手段２の２つの端子に接続され
ている。
【００１８】次に、誘導性リアクタンス手段２の構成を
説明する。誘導性リアクタンス手段２の主要部は、イン
ダクタンス手段であるインダクタンス素子Ｌ１と、容量
手段であるバラクタダイオードＶＤ１とＶＤ２の直列回
路とを並列に接続してなる並列共振回路３として構成さ
れている。バラクタダイオードＶＤ１とＶＤ２はアノー
ド同士が接続されており、その接続点がグランドに接続
されている。バラクタダイオードＶＤ１のカソードすな
わち並列共振回路３の一端は、直流カット兼結合用のコ
ンデンサＣ９を介してトランジスタＱ１のベースに接続
されている。バラクタダイオードＶＤ２のカソードすな
わち並列共振回路３の他端は、直流カット兼結合用のコ
ンデンサＣ１０を介してトランジスタＱ２のベースに接
続されている。そして、バラクタダイオードＶＤ１のカ
ソードはチョークコイルＬ２を介して制御端子Ｖｃに接
続されている。バラクタダイオードＶＤ１とＶＤ２のカ
ソードはインダクタンス素子Ｌ１を介して直流的に短絡
しているので、制御端子Ｖｃから印加される直流電圧に
よって、その容量値を同時に変化させることができる。
なお、コンデンサＣ９のトランジスタＱ１のベースに接
続される一端、およびコンデンサＣ１０のトランジスタ
Ｑ２のベースに接続される一端が、誘導性リアクタンス
手段２の２つの端子になる。
説明する。誘導性リアクタンス手段２の主要部は、イン
ダクタンス手段であるインダクタンス素子Ｌ１と、容量
手段であるバラクタダイオードＶＤ１とＶＤ２の直列回
路とを並列に接続してなる並列共振回路３として構成さ
れている。バラクタダイオードＶＤ１とＶＤ２はアノー
ド同士が接続されており、その接続点がグランドに接続
されている。バラクタダイオードＶＤ１のカソードすな
わち並列共振回路３の一端は、直流カット兼結合用のコ
ンデンサＣ９を介してトランジスタＱ１のベースに接続
されている。バラクタダイオードＶＤ２のカソードすな
わち並列共振回路３の他端は、直流カット兼結合用のコ
ンデンサＣ１０を介してトランジスタＱ２のベースに接
続されている。そして、バラクタダイオードＶＤ１のカ
ソードはチョークコイルＬ２を介して制御端子Ｖｃに接
続されている。バラクタダイオードＶＤ１とＶＤ２のカ
ソードはインダクタンス素子Ｌ１を介して直流的に短絡
しているので、制御端子Ｖｃから印加される直流電圧に
よって、その容量値を同時に変化させることができる。
なお、コンデンサＣ９のトランジスタＱ１のベースに接
続される一端、およびコンデンサＣ１０のトランジスタ
Ｑ２のベースに接続される一端が、誘導性リアクタンス
手段２の２つの端子になる。
【００１９】このように構成された平衡型発振回路１に
おいては、２つのトランジスタＱ１、Ｑ２がそれぞれ誘
導性リアクタンス手段２とともにコルピッツ発振回路を
形成し、発振する。このとき、インダクタンス素子Ｌ１
の両端電圧の位相は１８０°異なっている。この１８０
°異なった電圧が２つのトランジスタＱ１、Ｑ２のベー
スにそれぞれ印加される。一方、２つのトランジスタＱ
１、Ｑ２はコレクタ接地で動作しているため、いずれも
その入力（ベース）と出力（エミッタ）で位相差はな
い。そのため、第１の出力端子Ｐ１と第２の出力端子Ｐ
２からそれぞれ出力されるトランジスタＱ１、Ｑ２の出
力信号は位相が１８０°異なるものとなる。なお、トラ
ンジスタＱ１、Ｑ２の特性のバラツキなどによって２つ
の出力信号にレベル差が生じる場合には、コンデンサＣ
７、Ｃ８の容量値を調整することによって一致させるこ
とができる。
おいては、２つのトランジスタＱ１、Ｑ２がそれぞれ誘
導性リアクタンス手段２とともにコルピッツ発振回路を
形成し、発振する。このとき、インダクタンス素子Ｌ１
の両端電圧の位相は１８０°異なっている。この１８０
°異なった電圧が２つのトランジスタＱ１、Ｑ２のベー
スにそれぞれ印加される。一方、２つのトランジスタＱ
１、Ｑ２はコレクタ接地で動作しているため、いずれも
その入力（ベース）と出力（エミッタ）で位相差はな
い。そのため、第１の出力端子Ｐ１と第２の出力端子Ｐ
２からそれぞれ出力されるトランジスタＱ１、Ｑ２の出
力信号は位相が１８０°異なるものとなる。なお、トラ
ンジスタＱ１、Ｑ２の特性のバラツキなどによって２つ
の出力信号にレベル差が生じる場合には、コンデンサＣ
７、Ｃ８の容量値を調整することによって一致させるこ
とができる。
【００２０】また、平衡型発振回路１においては、誘導
性リアクタンス手段２の容量手段としてバラクタダイオ
ードＶＤ１、ＶＤ２を有しているため、制御端子Ｖｃに
印加される直流電圧を変えることによって発振周波数を
変化させることができる。しかも、２つのバラクタダイ
オードＶＤ１、ＶＤ２の接続点をグランドに接続してい
るため、これらに電圧−容量特性の類似する同種のもの
を用いることによって、２つの出力信号の対接地間の平
衡度を向上させることができる。
性リアクタンス手段２の容量手段としてバラクタダイオ
ードＶＤ１、ＶＤ２を有しているため、制御端子Ｖｃに
印加される直流電圧を変えることによって発振周波数を
変化させることができる。しかも、２つのバラクタダイ
オードＶＤ１、ＶＤ２の接続点をグランドに接続してい
るため、これらに電圧−容量特性の類似する同種のもの
を用いることによって、２つの出力信号の対接地間の平
衡度を向上させることができる。
【００２１】そして、平衡型発振回路１においては、２
つのトランジスタＱ１、Ｑ２のコレクタ・エミッタ間が
電源とグランドとの間で直列に接続されているため、２
つのトランジスタを電源に対して並列に接続する構成に
比べて動作電流を少なくすることができ、電源の使用効
率を高くすることができる。また、２つのトランジスタ
を電源に対して並列に接続する場合には、安定な動作の
ためにそれぞれ２つのベースバイアス抵抗を必要とする
が、平衡型発振回路１においては３つで済むため、部品
点数を少なくすることができる。
つのトランジスタＱ１、Ｑ２のコレクタ・エミッタ間が
電源とグランドとの間で直列に接続されているため、２
つのトランジスタを電源に対して並列に接続する構成に
比べて動作電流を少なくすることができ、電源の使用効
率を高くすることができる。また、２つのトランジスタ
を電源に対して並列に接続する場合には、安定な動作の
ためにそれぞれ２つのベースバイアス抵抗を必要とする
が、平衡型発振回路１においては３つで済むため、部品
点数を少なくすることができる。
【００２２】図２に、本発明の平衡型発振回路の別の実
施例の回路図を示す。図２において、図１と同一もしく
は同等の部分には同じ記号を付し、その説明を省略す
る。
施例の回路図を示す。図２において、図１と同一もしく
は同等の部分には同じ記号を付し、その説明を省略す
る。
【００２３】図２において、平衡型発振回路１０は、図
１に示した平衡型発振回路１におけるトランジスタＱ１
に代えて第１のトランジスタとしてＮＰＮ型のトランジ
スタＱ３を、トランジスタＱ２に代えて第２のトランジ
スタとしてＰＮＰ型のトランジスタＱ４を有している。
また、それにともなって、抵抗Ｒ１、Ｒ２、コンデンサ
Ｃ２〜Ｃ５に代えて、第１の負荷抵抗である抵抗Ｒ６、
第２の負荷抵抗である抵抗Ｒ７、コンデンサＣ１１〜Ｃ
１４を有している。
１に示した平衡型発振回路１におけるトランジスタＱ１
に代えて第１のトランジスタとしてＮＰＮ型のトランジ
スタＱ３を、トランジスタＱ２に代えて第２のトランジ
スタとしてＰＮＰ型のトランジスタＱ４を有している。
また、それにともなって、抵抗Ｒ１、Ｒ２、コンデンサ
Ｃ２〜Ｃ５に代えて、第１の負荷抵抗である抵抗Ｒ６、
第２の負荷抵抗である抵抗Ｒ７、コンデンサＣ１１〜Ｃ
１４を有している。
【００２４】ここで、電源端子＋Ｖｃｃはトランジスタ
Ｑ３のコレクタに接続され、トランジスタＱ３のエミッ
タは抵抗Ｒ６と抵抗Ｒ７を順に介してトランジスタＱ４
のエミッタに接続され、トランジスタＱ４のコレクタは
グランドに接続されて接地されている。すなわち、トラ
ンジスタＱ３のコレクタ・エミッタ間とトランジスタＱ
４のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ７とが、
電源とグランドとの間で直列に接続されている。
Ｑ３のコレクタに接続され、トランジスタＱ３のエミッ
タは抵抗Ｒ６と抵抗Ｒ７を順に介してトランジスタＱ４
のエミッタに接続され、トランジスタＱ４のコレクタは
グランドに接続されて接地されている。すなわち、トラ
ンジスタＱ３のコレクタ・エミッタ間とトランジスタＱ
４のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ７とが、
電源とグランドとの間で直列に接続されている。
【００２５】トランジスタＱ３のコレクタはコンデンサ
Ｃ１を介してグランドに接続されることによって高周波
的に接地されている。トランジスタＱ３のベース・エミ
ッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６には
コンデンサＣ１２が並列に接続され、抵抗Ｒ７にはコン
デンサＣ１３が並列に接続され、トランジスタＱ４のベ
ース・エミッタ間にはコンデンサＣ１４が接続されてい
る。抵抗Ｒ６とＲ７の接続点はコンデンサＣ６を介して
グランドに接続されることによって高周波的に接地され
ている。トランジスタＱ３のエミッタはコンデンサＣ７
を介して第１の出力端子Ｐ１に接続され、トランジスタ
Ｑ４のエミッタはコンデンサＣ８を介して第２の出力端
子Ｐ２に接続されている。
Ｃ１を介してグランドに接続されることによって高周波
的に接地されている。トランジスタＱ３のベース・エミ
ッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６には
コンデンサＣ１２が並列に接続され、抵抗Ｒ７にはコン
デンサＣ１３が並列に接続され、トランジスタＱ４のベ
ース・エミッタ間にはコンデンサＣ１４が接続されてい
る。抵抗Ｒ６とＲ７の接続点はコンデンサＣ６を介して
グランドに接続されることによって高周波的に接地され
ている。トランジスタＱ３のエミッタはコンデンサＣ７
を介して第１の出力端子Ｐ１に接続され、トランジスタ
Ｑ４のエミッタはコンデンサＣ８を介して第２の出力端
子Ｐ２に接続されている。
【００２６】このように構成された平衡型発振回路１０
においては、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ
５の値を変える必要があるが、発振回路としての基本的
な動作は平衡型発振回路１の場合と全く同じであり、同
様の作用効果を奏するものである。
においては、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ
５の値を変える必要があるが、発振回路としての基本的
な動作は平衡型発振回路１の場合と全く同じであり、同
様の作用効果を奏するものである。
【００２７】図３に、本発明の平衡型発振回路のさらに
別の実施例の回路図を示す。図３において、図１および
図２と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。
別の実施例の回路図を示す。図３において、図１および
図２と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。
【００２８】図３において、平衡型発振回路２０は、図
１に示した平衡型発振回路１におけるトランジスタＱ１
に代えて、第１のトランジスタとして図２に示した平衡
型発振回路１０の第１のトランジスタであるＮＰＮ型の
トランジスタＱ３を有している。すなわち、第１および
第２のトランジスタの両方がＮＰＮ型のトランジスタに
なっている。また、それにともなって、平衡型発振回路
１０の場合と同様に、抵抗Ｒ１、コンデンサＣ２、Ｃ３
に代えて、第１の負荷抵抗である抵抗Ｒ６、コンデンサ
Ｃ１１、Ｃ１２を有している。
１に示した平衡型発振回路１におけるトランジスタＱ１
に代えて、第１のトランジスタとして図２に示した平衡
型発振回路１０の第１のトランジスタであるＮＰＮ型の
トランジスタＱ３を有している。すなわち、第１および
第２のトランジスタの両方がＮＰＮ型のトランジスタに
なっている。また、それにともなって、平衡型発振回路
１０の場合と同様に、抵抗Ｒ１、コンデンサＣ２、Ｃ３
に代えて、第１の負荷抵抗である抵抗Ｒ６、コンデンサ
Ｃ１１、Ｃ１２を有している。
【００２９】ここで、電源端子＋Ｖｃｃはトランジスタ
Ｑ３のコレクタに接続され、トランジスタＱ３のエミッ
タは抵抗Ｒ６を介してトランジスタＱ２のコレクタに接
続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介し
てグランドに接続されている。すなわち、トランジスタ
Ｑ３のコレクタ・エミッタ間とトランジスタＱ２のコレ
クタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ２とが、電源とグ
ランドとの間で直列に接続されている。
Ｑ３のコレクタに接続され、トランジスタＱ３のエミッ
タは抵抗Ｒ６を介してトランジスタＱ２のコレクタに接
続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介し
てグランドに接続されている。すなわち、トランジスタ
Ｑ３のコレクタ・エミッタ間とトランジスタＱ２のコレ
クタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ２とが、電源とグ
ランドとの間で直列に接続されている。
【００３０】トランジスタＱ３のコレクタはコンデンサ
Ｃ１を介してグランドに接続されることによって高周波
的に接地されている。トランジスタＱ３のベース・エミ
ッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６には
コンデンサＣ１２が並列に接続されている。トランジス
タＱ２のコレクタはコンデンサＣ６を介してグランドに
接続されることによって高周波的に接地されている。ト
ランジスタＱ３のエミッタはコンデンサＣ７を介して第
１の出力端子Ｐ１に接続され、トランジスタＱ４のエミ
ッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接
続されている。
Ｃ１を介してグランドに接続されることによって高周波
的に接地されている。トランジスタＱ３のベース・エミ
ッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６には
コンデンサＣ１２が並列に接続されている。トランジス
タＱ２のコレクタはコンデンサＣ６を介してグランドに
接続されることによって高周波的に接地されている。ト
ランジスタＱ３のエミッタはコンデンサＣ７を介して第
１の出力端子Ｐ１に接続され、トランジスタＱ４のエミ
ッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接
続されている。
【００３１】このように構成された平衡型発振回路２０
においても、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ
５の値を変える必要があるが、発振回路としての基本的
な動作は平衡型発振回路１の場合と全く同じであり、同
様の作用効果を奏するものである。
においても、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ
５の値を変える必要があるが、発振回路としての基本的
な動作は平衡型発振回路１の場合と全く同じであり、同
様の作用効果を奏するものである。
【００３２】なお、平衡型発振回路２０においては、第
１および第２のトランジスタをいずれもＮＰＮ型のトラ
ンジスタとしたが、これらをいずれもＰＮＰ型のトラン
ジスタとして構成しても構わない。その際には、例えば
第１のトランジスタとして平衡型発振回路１のトランジ
スタＱ１とその周囲の抵抗Ｒ１やコンデンサＣ２、Ｃ３
が用いられ、第２のトランジスタとして平衡型発振回路
１０のトランジスタＱ４とその周囲の抵抗Ｒ６やコンデ
ンサＣ１３、Ｃ１４が用いられることになる。そして、
その場合でも基本的な動作は平衡型発振回路１の場合と
全く同じであり、同様の作用効果を奏するものである。
１および第２のトランジスタをいずれもＮＰＮ型のトラ
ンジスタとしたが、これらをいずれもＰＮＰ型のトラン
ジスタとして構成しても構わない。その際には、例えば
第１のトランジスタとして平衡型発振回路１のトランジ
スタＱ１とその周囲の抵抗Ｒ１やコンデンサＣ２、Ｃ３
が用いられ、第２のトランジスタとして平衡型発振回路
１０のトランジスタＱ４とその周囲の抵抗Ｒ６やコンデ
ンサＣ１３、Ｃ１４が用いられることになる。そして、
その場合でも基本的な動作は平衡型発振回路１の場合と
全く同じであり、同様の作用効果を奏するものである。
【００３３】図４に、本発明の平衡型発振回路のさらに
別の実施例の回路図を示す。図４において、図１と同一
もしくは同等の部分には同じ記号を付し、その説明を省
略する。
別の実施例の回路図を示す。図４において、図１と同一
もしくは同等の部分には同じ記号を付し、その説明を省
略する。
【００３４】図４において、平衡型発振回路３０は、図
１に示した平衡型発振回路１における誘導性リアクタン
ス手段２に代えて、圧電振動子である水晶振動子Ｘ１を
有している。この場合、水晶振動子Ｘ１は、等価回路的
に誘導性リアクタンス手段に含まれるインダクタンス手
段と容量手段を含む。
１に示した平衡型発振回路１における誘導性リアクタン
ス手段２に代えて、圧電振動子である水晶振動子Ｘ１を
有している。この場合、水晶振動子Ｘ１は、等価回路的
に誘導性リアクタンス手段に含まれるインダクタンス手
段と容量手段を含む。
【００３５】このように構成された平衡型発振回路３０
においても、発振周波数可変機能は備えていないもの
の、基本的な動作は平衡型発振回路１の場合と全く同じ
であり、同様の作用効果を奏するものである。
においても、発振周波数可変機能は備えていないもの
の、基本的な動作は平衡型発振回路１の場合と全く同じ
であり、同様の作用効果を奏するものである。
【００３６】なお、平衡型発振回路３０においては、誘
導性リアクタンス手段として水晶振動子Ｘ１のみを備え
ているが、誘導性リアクタンス手段の中の容量手段とし
て、例えばこれに並列に平衡型発振回路１のようなバラ
クタダイオードを直流カット用のコンデンサとともに備
える構成でも構わないものである。また、圧電振動子に
関しても水晶振動子に限るものではなく、圧電効果を利
用して振動するあらゆる振動子を含むものである。
導性リアクタンス手段として水晶振動子Ｘ１のみを備え
ているが、誘導性リアクタンス手段の中の容量手段とし
て、例えばこれに並列に平衡型発振回路１のようなバラ
クタダイオードを直流カット用のコンデンサとともに備
える構成でも構わないものである。また、圧電振動子に
関しても水晶振動子に限るものではなく、圧電効果を利
用して振動するあらゆる振動子を含むものである。
【００３７】また、上記の各実施例においては、発振回
路用の能動素子としてトランジスタを用いているが、こ
れらに代えて電界効果型トランジスタ、すなわちＦＥＴ
を用いても構わないものである。ただし、その場合に
は、ＦＥＴのドレイン、ソース、ゲートがそれぞれトラ
ンジスタのコレクタ、エミッタ、ベースに対応すること
になる。
路用の能動素子としてトランジスタを用いているが、こ
れらに代えて電界効果型トランジスタ、すなわちＦＥＴ
を用いても構わないものである。ただし、その場合に
は、ＦＥＴのドレイン、ソース、ゲートがそれぞれトラ
ンジスタのコレクタ、エミッタ、ベースに対応すること
になる。
【００３８】図５に、本発明の電子装置の一実施例の斜
視図を示す。図５において、電子装置の１つである携帯
電話４０は、筐体４１と、その中に配置されたプリント
基板４２と、プリント基板４２上に実装された本発明の
平衡型発振回路１を備えている。
視図を示す。図５において、電子装置の１つである携帯
電話４０は、筐体４１と、その中に配置されたプリント
基板４２と、プリント基板４２上に実装された本発明の
平衡型発振回路１を備えている。
【００３９】このように構成された携帯電話４０におい
ては、本発明の平衡型発振回路１を用いているため、消
費電流の低減を図ることができる。また、それによって
バッテリーの軽量化を図ることができるために、小型化
を図ることもできる。
ては、本発明の平衡型発振回路１を用いているため、消
費電流の低減を図ることができる。また、それによって
バッテリーの軽量化を図ることができるために、小型化
を図ることもできる。
【００４０】なお、図５においては電子装置として携帯
電話を示したが、電子装置としては携帯電話に限るもの
ではなく、本発明の発振回路を用いたものであれば何で
も構わないものである。
電話を示したが、電子装置としては携帯電話に限るもの
ではなく、本発明の発振回路を用いたものであれば何で
も構わないものである。
【００４１】
【発明の効果】本発明の平衡型発振回路によれば、エミ
ッタ・コレクタ間が直列に接続された第１および第２の
トランジスタと、その２つのトランジスタのベース間に
接続された誘導性リアクタンス手段を有することによっ
て、消費電流の低減を図ることができる。
ッタ・コレクタ間が直列に接続された第１および第２の
トランジスタと、その２つのトランジスタのベース間に
接続された誘導性リアクタンス手段を有することによっ
て、消費電流の低減を図ることができる。
【００４２】また、本発明の電子装置によれば、本発明
の平衡型発振回路を用いることによって、消費電流の低
減と小型化を図ることができる。
の平衡型発振回路を用いることによって、消費電流の低
減と小型化を図ることができる。
【図１】本発明の平衡型発振回路の一実施例を示す回路
図である。
図である。
【図２】本発明の平衡型発振回路の別の実施例を示す回
路図である。
路図である。
【図３】本発明の平衡型発振回路のさらに別の実施例を
示す回路図である。
示す回路図である。
【図４】本発明の平衡型発振回路のさらに別の実施例を
示す回路図である。
示す回路図である。
【図５】本発明の電子装置の一実施例を示す斜視図であ
る。
る。
１、１０、２０、３０…平衡型発振回路
２…誘導性リアクタンス手段
３…並列共振回路
Ｑ１、Ｑ３…第１のトランジスタ
Ｑ２、Ｑ４…第２のトランジスタ
Ｒ１、Ｒ６…第１の負荷抵抗
Ｒ２、Ｒ７…第２の負荷抵抗
Ｒ３〜Ｒ５…抵抗
Ｃ１〜Ｃ１４…コンデンサ
Ｌ１…インダクタンス素子
Ｌ２…チョークコイル
ＶＤ１、ＶＤ２…バラクタダイオード
＋Ｖｃｃ…電源端子
Ｐ１…第１の出力端子
Ｐ２…第２の出力端子
Ｖｃ…制御端子
Ｘ１…水晶振動子
４０…携帯電話
Claims (6)
- 【請求項１】 ２つの端子を有する誘導性リアクタンス
手段と、第１および第２のトランジスタとを有し、 前記第１のトランジスタのコレクタ・エミッタ間と前記
第２のトランジスタのコレクタ・エミッタ間とが電源と
グランドとの間で直列に接続されるとともに、前記誘導
性リアクタンス手段の２つの端子が前記第１および第２
のトランジスタのベースにそれぞれ接続されていること
を特徴とする平衡型発振回路。 - 【請求項２】 前記第１のトランジスタのエミッタに接
続された第１の負荷抵抗と、前記第２のトランジスタの
エミッタに接続された第２の負荷抵抗とを有し、 前記第１のトランジスタのコレクタ・エミッタ間と前記
第２のトランジスタのコレクタ・エミッタ間と前記第１
の負荷抵抗と前記第２の負荷抵抗とが電源とグランドと
の間で直列に接続されるとともに、前記第１および第２
のトランジスタのコレクタが高周波的に接地されている
ことを特徴とする、請求項１に記載の平衡型発振回路。 - 【請求項３】 前記誘導性リアクタンス手段が、インダ
クタンス手段と、該インダクタンス手段に並列に接続さ
れた容量手段からなる並列共振回路を含むことを特徴と
する、請求項１または２に記載の平衡型発振回路。 - 【請求項４】 前記容量手段が、互いに逆方向に向けて
直列に接続されるとともに、その接続点が高周波的に接
地された２つの可変容量ダイオードを含むことを特徴と
する、請求項３に記載の平衡型発振回路。 - 【請求項５】 前記誘導性リアクタンス手段が圧電振動
子を含むことを特徴とする、請求項３または４に記載の
平衡型発振回路。 - 【請求項６】 請求項１ないし５のいずれかに記載の平
衡型発振回路を用いたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078349A true JP2003078349A (ja) | 2003-03-14 |
| JP4677696B2 JP4677696B2 (ja) | 2011-04-27 |
Family
ID=19094934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001269049A Expired - Lifetime JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4677696B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178040A (ja) * | 2007-01-22 | 2008-07-31 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| WO2012056600A1 (ja) * | 2010-10-28 | 2012-05-03 | パナソニック株式会社 | 発振器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
| JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
| JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
-
2001
- 2001-09-05 JP JP2001269049A patent/JP4677696B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
| JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
| JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178040A (ja) * | 2007-01-22 | 2008-07-31 | Nippon Dempa Kogyo Co Ltd | 発振器 |
| WO2012056600A1 (ja) * | 2010-10-28 | 2012-05-03 | パナソニック株式会社 | 発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4677696B2 (ja) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852164B2 (en) | Piezoelectric oscillator | |
| US20060220754A1 (en) | Voltage controlled oscillator | |
| US7902930B2 (en) | Colpitts quadrature voltage controlled oscillator | |
| US6380816B1 (en) | Oscillator and voltage controlled oscillator | |
| US7362193B2 (en) | Oscillator and an integrated circuit | |
| US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JP3330040B2 (ja) | 発振回路 | |
| JP2004023570A (ja) | 平衡型発振器およびそれを用いた電子装置 | |
| US6952140B2 (en) | Ocillator and electronic device using same | |
| JP4259237B2 (ja) | 圧電発振器 | |
| JP3402324B2 (ja) | 発振器 | |
| JP3990158B2 (ja) | 高周波電圧制御発振器 | |
| JP4346948B2 (ja) | 周波数切替水晶発振器 | |
| JP5098979B2 (ja) | 圧電発振器 | |
| JP2003060434A (ja) | 発振器およびそれを用いた電子装置 | |
| JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
| JPH0319506A (ja) | 水晶発振回路 | |
| JP2507124B2 (ja) | 高周波発振装置 | |
| JP2004080527A (ja) | 発振器およびそれを用いた電子装置 | |
| JPH0648217U (ja) | 水晶発振器 | |
| JP2001339245A (ja) | 圧電発振回路 | |
| JPH02124606A (ja) | 広帯域周波数可変発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4677696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |