KR100618059B1 - 집적 오실레이터 - Google Patents

집적 오실레이터 Download PDF

Info

Publication number
KR100618059B1
KR100618059B1 KR1020007000264A KR20007000264A KR100618059B1 KR 100618059 B1 KR100618059 B1 KR 100618059B1 KR 1020007000264 A KR1020007000264 A KR 1020007000264A KR 20007000264 A KR20007000264 A KR 20007000264A KR 100618059 B1 KR100618059 B1 KR 100618059B1
Authority
KR
South Korea
Prior art keywords
amplifier
terminal
capacitor
inverting input
oscillator
Prior art date
Application number
KR1020007000264A
Other languages
English (en)
Other versions
KR20010021705A (ko
Inventor
반덴홈버그조한네스에이티엠
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010021705A publication Critical patent/KR20010021705A/ko
Application granted granted Critical
Publication of KR100618059B1 publication Critical patent/KR100618059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014—Structural aspects of oscillators
    • H03B2200/0026—Structural aspects of oscillators relating to the pins of integrated circuits

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

오실레이터(OSC)를 포함하는 집적 회로(IC)는 제 1 및 제 2 증폭기(AMP1, AMP2)를 갖는다. 제 1 및 제 2 증폭기(AMP1, AMP2)는 각각 비 반전 입력단과, 반전 입력단 및 출력단을 갖는다. 제 1 증폭기(AMP1)의 출력단은 제 1 증폭기(AMP1)의 비 반전 입력단과 제 2 증폭기(AMP2)의 비 반전 입력단에 연결된다. 제 2 증폭기(AMP2)의 출력단은 제 1 증폭기(AMP1)의 반전 입력단과 제 2 증폭기(AMP2)의 반전 입력단에 연결된다. 제 1 증폭기(AMP1)는 제 1 증폭기(AMP1)의 출력단과 외부 전원 공급 단자(1) 사이에 연결된 일 캐패시터(C)로 로딩된다. 제 2 증폭기(AMP2)는 제 2 증폭기(AMP2)의 출력단과 외부 전원 공급 단자(1) 사이에 연결된 다른 캐패시터(CF)로 로딩된다. 바이어스 레지스터(RB)는 캐패시터(C)와 병렬로 연결된다. 오실레이터(OSC)의 주파수를 결정하는 석영-크리스탈(Q)은 외부 전원 공급 단자(1)과 외부 신호 단자(XT) 사이에 연결된다. 외부 신호 단자(XT)은 오실레이터(OSC)에 필요한 집적 회로(IC)의 유일한 외부 단자가다.

Description

집적 오실레이터{INTEGRATED CIRCUIT COMPRISING AN OSCILLATOR}
본 발명은 집적(integrated) 오실레이터에 관한 것이다. 이 집적 오실레이터는 외부 전원 공급 단자과 외부 신호 단자 사이에 연결된 외부 공진기를 포함하며, 외부 신호 단자는 집적 오실레이터에서 필요한 유일한 외부 신호 단자가다.
그러한 집적 오실레이터는 1984년 4월 발행된 IEEE 저널, 고체 회로 Vol. SC-19, no.2의 228-235페이지에 개시되어 있다. 상기 간행물에는 양호한 주파수 안정성 및 높은 신뢰도를 갖는 크리스탈 오실레이터가 개시되어 있다. 집적 오실레이터는 하나의 외부 신호 단자만을 필요로 하고, 크리스탈 이외의 다른 외부 부품을 필요로 하지 않는다는 장점이 있다.
상기 간행물에 따른 오실레이터의 문제점은 적어도 하나의 소위 부동 캐패시터(floating capacitor)를 포함하고 있다는 것이다. 그러한 부동 캐패시터는 집적 오실레이터에서 비교적 넓은 면적을 차지한다.
본 발명의 목적은 상술한 문제점을 해결한 개선된 집적 오실레이터를 제공함에 있다.
상기 목적을 위해, 본 발명에 따른 전제부에 정의된 집적 회로의 오실레이터는 외부 신호 단자에 연결된 비 반전 입력단과, 반전 입력단 및 비 반전 입력단에 연결된 출력단을 가진 제 1 증폭기; 제 1 증폭기의 비 반전 입력단에 연결된 비 반전 입력단과, 제 1 증폭기의 반전 입력단에 연결된 반전 입력단 및 제 2 증폭기의 반전 입력단에 연결된 출력단을 가진 제 2 증폭기를 포함한다.
오실레이터가 외부 전원 공급 단자과 전기적으로 연결된 적어도 하나의 전극을 각각으로 가진 캐패시터들만을 포함할 경우, 큰 캐패시터를 채용하지 않아도 된다. 그러한 캐패시터를 비 부동(non-floating) 캐패시터라 한다. 비 부동 캐패시터를 이용함으로서, 캐패시터로 인핸스먼트 필드(enhancement field) 효과 트랜지스터를 사용할 수 있게 된다. 캐패시터로 사용된 인핸스먼트 필드 효과 트랜지스터는 집적 회로에서 큰 영역을 필요로 하지 않는다.
도 1은 본 발명에 따른 오실레이터를 포함하는 집적 회로를 나타낸 도면,
도 2는 본 발명에 따른 오실레이터의 일 실시 예를 나타내는 전기 회로 구성도,
도 3은 본 발명에 따른 오실레이터의 다른 실시 예를 나타내는 전기 회로 구성도,
도 4는 본 발명에 따른 실시 예들에 이용될 수 있는 캐패시터 뱅크의 전기 회로 구성도.
이러한 도면에 있어서, 유사한 기능 또는 목적을 갖는 부분 또는 소자는 동일 참조 번호로 표시된다.
도 1에는 본 발명에 따른 오실레이터(OSC)를 포함하는 집적 회로(IC)에 대한 도면이 도시된다. 집적 회로(IC)는 전압원(Vs)에 의해 전원 온(ON)되며, 이 전압원(Vs)은, 집적 회로(IC)의 제 1 외부 전원 공급 단자(1)과 제 2 외부 전원 공급 단자(2) 사이에 연결된다. 집적 회로(IC)는 외부 신호 단자(XT)을 갖는다. 외부 신호 단자(XT)은 오실레이터(OSC)에서 필요한 집적 회로(IC)의 유일한 외부 신호 단자가다. 공진기(Q)는 석영-크리스탈(quartz-crystal)로 구현되며, 외부 신호 단자(XT)과 제 1 외부 전원 공급 단자(1) 사이에 연결된다.
도 2에는 본 발명에 따른 집적 오실레이터의 실시 예를 나타내는 전기 회로에 대한 도면이 도시된다. 오실레이터는 제 1 증폭기(AMP1)와 제 2 증폭기(AMP2)를 포함한다. 제 1 및 제 2 증폭기(AMP1, AMP2)는 각각 비 반전 입력단, 반전 입력단, 및 출력단을 갖는다. 제 1 증폭기(AMP1)의 출력단은 제 1 증폭기(AMP1)의 비 반전 입력단 및 제 2 증폭기(AMP2)의 비 반전 입력단과 연결된다. 제 2 증폭기(AMP2)의 출력단은 제 1 증폭기(AMP1)의 반전 입력단과 제 2 증폭기(AMP2)의 반전 입력단에 연결된다. 제 1 증폭기(AMP1)는 캐패시터(C)로 로딩된다. 이 캐패시터(C)는 제 1 증폭기(AMP1)의 출력단과 제 1 외부 전원 공급 단자(1) 사이에 연결된다. 제 2 증폭기(AMP2)는 캐패시터(CF)로 로딩된다. 이 캐패시터(CF)는 제 2 증폭기(AMP2)의 출력단과 제 1 외부 전원 공급 단자(1) 사이에 연결된다. 바이어스 저항(RB)은 캐패시터(C)와 병렬로 연결된다. 오실레이터의 작용을 명확히 설명하기 위해, 도 2에는 석영-크리스탈의 단순화된 전기적 모델이 도시된다. 그 모델은 직렬 저항(RS), 직렬 캐패시터(CS), 직렬 인덕터(LS) 및 병렬 캐패시터(CP)를 포함한다. 직렬 저항(RS), 직렬 캐패시터(CS) 및 직렬 인덕터(LS)는 외부 신호 단자(XT)과 제 1 외부 전원 공급 단자(1) 사이에서 서로 직렬로 배치된다. 병렬 캐패시터(CP)는 외부 신호 단자(XT)과 제 1 외부 전원 공급 단자(1) 사이에 연결된다.
오실레이터의 동작은 다음과 같다. 제 1 증폭기(AMP1)의 출력단이 제 1 증폭기(AMP1)의 비 반전 입력단에 연결되어, 정 귀환 루프를 형성하기 때문에, 제 1 증폭기(AMP1)는 음 저항(negative resistance)을 형성한다. 이 음 저항은 석영 크리스탈의 양 저항(positive resistance) 효과와, 바이어스 레지스터(RB)의 양 저항 효과를 보상할 수 있다. 결과적으로, 오실레이터(OSC)는 병렬 모드 공진으로 발진한다. 그러나, 정 귀환 루프가 직류 전압/전류(2)에 대해 활성 상태이기 때문에, 오실레이터(OSC)의 안정된 d.c 설정이 보증될 수 없다. 제 2 증폭기(AMP2)의 주요한 작업은 오실레이터의 안정된 d.c 설정을 보증하는 것이다. 제 2 증폭기(AMP2)의 출력단이 제 2 증폭기(AMP2)의 반전 입력단에 연결되기 때문에, 부 귀환 루프가 형성된다. 오실레이터(OSC)의 d.c 설정은 정 및 부 귀환 루프에 달려있다. 오실레이터(OSC)의 안정된 d.c 설정은, 부 귀환 루프의 효과가 정 귀환 루프의 효과보다 주도적으로 작용할 때, 보증된다. 이 경우는, 예를 들어, 제 1 및 제 2 증폭기(AMP1,AMP2)가 일치할 경우이다. 그 경우에는, 제 1 증폭기(AMP1)의 이득이 제 2 증폭기(AMP2)의 이득 보다 낮다. 이것은, 직류에 대해 제 1 증폭기(AMP1)는 d.c 저항에 의해 부하가 걸리는 반면, 제 2 증폭기는 d.c 저항에 의한 부하가 걸리지 않기 때문이다.
제 2 증폭기(AMP2)의 출력 임피던스와 캐패시터(CF)에 의해 저역 통과 필터가 형성된다. 따라서, 부 귀환 루프가 교류 전류에 대해 활성 상태가 되는 것을 방지한다. 그렇지 않을 경우, 제 1 증폭기(AMP1)에 의해 형성된 음 저항 효과가 소거될 수 있으며, 그에 따라 오실레이터(OSC)가 발진하지 않을 수도 있다. 캐패시터(C)는 필수적인 것이 아니라 원래 상존하고 있는 것으로, 이는 외부 신호 단자(XT)에 연결된 집적 회로(IC)의 접착 패드의 (기생)커패시턴스와, 외부 신호 단자(XT)의 (기생)커패시턴스 때문이다.
그러나, 기생 캐패시터가 충분히 높지 않을 경우, 캐패시터(C)가 의도적으로 부가될 수 있다. 제 1 증폭기(AMP1)의 출력 임피던스와 캐패시터(C)에 의해 저역 통과 필터가 형성된다.
여기에서, 제 1 및 제 2 증폭기(AMP1,AMP2)가 일치하며, 일 캐패시터(C)의 커패시턴스가 다른 캐패시터(CF)의 커패시턴스보다 더 높을 경우에 대해 고려해보자. 이 경우에는, 교류 전류가 제 2 증폭기(AMP2)보다 제 1 증폭기(AMP1)에 많이 제공된다. 이에 따라, 부 귀환 루프가 정 귀환 루프보다 주도적으로 작용한다. 이러한 이유로 인해, 오실레이터(OSC)가 진동하지 않을 것으로 보일 수 있다.
오실레이터가 통상적으로 진동할 것으로 기대되는 주파수를 목표 주파수라 한다. 목표 주파수에서, 석영-크리스탈(Q)과 캐패시터(C)에 의해 형성되는 임피던스는 실수(즉, 허수 성분을 가지고 있지 않음)이다(또한 높다). 그러므로, 목표 주파수에서, 캐패시터(C)는 필터 작용을 하지 않는다. 이에 따라, 목표 주파수에서는 정 귀환 루프가 부 귀환 루프보다 주도적으로 작용한다. 이것은, 캐패시터(C)가 다른 캐패시터(CF)보다 높은 커패시턴스를 갖음에도 불구하고 오실레이터(OSC)가 발진할 것임을 의미한다. 실제로, 캐패시터(C)의 커패시턴스가 다른 캐패시터(CF)의 커패시턴스보다 약간 높을 경우에 오실레이터(OSC)의 바람직한 치수가 정해진다.
캐패시터(C)의 커패시턴스가 다른 캐패시터(CF)의 커패시턴스보다 높게되면, 목표 주파수를 제외한 모든 주파수에서 부 귀환 루프가 정 귀환 루프보다 주도적으로 작용한다. 따라서, 오실레이터가 목표 주파수에서만 발진한다는 것을 보증하는 장점을 얻는다. 이에 따라, 석영-크리스탈 오실레이터의 종래의 문제점, 즉 소위 잘못된 상음(overtone) 주파수에서 발진이 발생할 수 있다는 문제점이 방지된다. 또한, 그것은 석영-크리스탈이 없을 경우, 오실레이터(OSC)가 발진할 수 없다는 것을 보증한다.
또한, 오실레이터(OSC)는 제 1 및 제 2 증폭기(AMP1, AMP2)의 이득을 감소시키기 위한 크기 제어 회로를 구비할 수 있다. 이것은, 예를 들어 제 1 및 제 2 트랜지스터(T1,T2)를 통해 전류를 감소시킴에 의해 이루어질 수 있다. 결과적으로, 예를들어 제 1 증폭기(AMP1)의 출력단으로부터 얻을 수 있는 오실레이터 신호는, 출력 신호의 왜곡이 아주 낮음을 의미하는 순(pure) 정현파일 수 있다. 또한, 오실레이터 신호의 소위 레일 투 레일(rail-to-rail) 출력 스윙이 허용되는 것을 알 수 있을 것이다.
약간 응용하여, 집적 회로(IC)의 오실레이터(OSC)를 사용하지 않고 대신 또다른 외부 (레일-투-레일)클럭 신호를 이용할 수도 있는 장점이 있다. 외부 레일-투-레일 클럭 신호가 외부 신호 단자(XT)에 제공되면, 크기 제어 회로는 자동적으로 오실레이터(OSC)를 디스에이블(disable) 시킨다. 상술한 바와 같이, 제 1 및 제 2 증폭기(AMP1, AMP2)가 일치하도록 제조하는 것이 매우 실용적이지만, 이것이 반드시 필요한 것은 아니다. 목표 주파수를 제외한 모든 주파수에서 정 귀환 루프가 부 귀환 루프보다 주도적으로 작용하도록 하는 방식으로, 제 1 및 제 2 증폭기(AMP1, AMP2)와 캐패시터(C) 및 캐패시터(CF)를 구현해도, 상술한 장점을 충분히 얻을 수 있다.
도 3에는 본 발명에 따른 오실레이터의 다른 실시 예를 나타내는 전기 회로 구성도가 도시된다. 오실레이터(OSC)는 외부 신호 단자(XT)에 연결된 제어 전극과, 제 1 주요 전극 및 제 2 주요 전극을 갖는 제 1 트랜지스터(T1)와; 제어 전극과, 제 1 트랜지스터(T1)의 제 1 주요 전극에 연결된 제 1 주요 전극 및 제 2 주요 전극을 갖는 제 2 트랜지스터(T2)와; 제어 전극, 제 2 외부 전원 공급 단자(2)에 연결된 제 1 주요 전극 및 제어 전극과 제 2 트랜지스터(T2)의 제 2 주요 전극에 연결된 제 2 주요 전극을 갖는 제 3 트랜지스터(T3)와; 제 3 트랜지스터(T3)의 제어 전극에 연결된 제어 전극과, 제 2 외부 전원 공급 단자(2)에 연결된 제 1 주요 전극 및 제 2 주요 전극을 갖는 제 4 트랜지스터(T4)와; 제 4 트랜지스터(T4)의 제 2 주요 전극에 연결된 제어 전극과, 제 1 외부 전원 공급 단자(1)에 연결된 제 1 주요 전극 및 제어 전극에 연결된 제 2 주요 전극을 갖는 제 5 트랜지스터(T5)와; 제 5 트랜지스터(T5)의 제어 전극에 연결된 제어 전극과, 제 1 외부 전원 공급 단자(1)에 연결된 제 1 주요 전극 및 제 2 트랜지스터(T2)의 제어 전극에 연결된 제 2 주요 전극을 갖는 제 6 트랜지스터(T6)와; 제 1 트랜지스터(T1)의 제 2 주요 전극에 연결된 제어 전극과, 제 2 외부 전원 공급 단자(2)에 연결된 제 1 주요 전극 및 제어 전극에 연결된 제 2 주요 전극을 갖는 제 7 트랜지스터(T7)와; 제 7 트랜지스터(T7)의 제어 전극에 연결된 제어 전극과, 제 2 외부 전원 공급 단자(2)에 연결된 제 1 주요 전극 및 제 1 트랜지스터(T1)의 제어 전극에 연결된 제 2 주요 전극을 갖는 제 8 트랜지스터(T8)와; 제 5 트랜지스터(T5)의 제어 전극에 연결된 제어 전극과, 제 1 외부 전원 공급 단자(1)에 연결된 제 1 주요 전극 및 제 1 트랜지스터(T1)의 제어 전극에 연결된 제 2 주요 전극을 갖는 제 9 트랜지스터(T9)와; 제 7 트랜지스터(T7)의 제어 전극에 연결된 제어 전극과, 제 2 외부 전원 공급 단자(2)에 연결된 제 1 주요 전극 및 제 2 트랜지스터(T2)의 제어 전극에 연결된 제 2 주요 전극을 갖는 제 10 트랜지스터(T10)와; 제 1 트랜지스터(T1)와 제 1 외부 전원 공급 단자(1) 사이에 연결되고, 제 1 트랜지스터(T1)와 제 2 트랜지스터(T2)를 통해 전류를 공급하는 전류원(ITL)을 포함한다. 제 1 내지 제 10 트랜지스터(T1-T10)와 전류원(ITL)은 도 2에 도시된바와 같이, 제 1 및 제 2 증폭기(AMP1, AMP2)의 변형이다. 제 1 및 제 2 트랜지스터(T1, T2)는 제 1 및 제 2 증폭기(AMP1, AMP2)에 대한 차동쌍(differential pair)이다. 이것은, 제 1 트랜지스터(T1)의 제어 전극이 제 1 및 제 2 증폭기(AMP1, AMP2)의 비 반전 입력을 형성하고, 제 2 트랜지스터(T2)의 제어 전극이 제 1 및 제 2 증폭기(AMP1, AMP2)의 반전 입력을 형성함을 의미한다. 오실레이터는 제 1 트랜지스터(T1)의 제어 전극에 연결된 게이트와, 제 2 외부 전원 공급 단자(2)에 각각 연결된 소오스 및 드레인을 갖는 제 11 트랜지스터(T11)와; 제 1 트랜지스터(T1)의 제어 전극에 연결된 게이트와, 제 1 외부 전원 공급 단자(1)에 각각 연결된 소오스 및 드레인을 갖는 제 12 트랜지스터(T12)와; 제 2 트랜지스터(T2)의 제어 전극에 연결된 게이트와, 제 2 외부 전원 공급 단자(2)에 각각 연결된 소오스 및 드레인을 갖는 제 13 트랜지스터(T13)와; 제 2 트랜지스터(T2)의 제어 전극에 연결된 게이트와, 제 1 외부 전원 공급 단자(1)에 각각 연결된 소오스 및 드레인을 갖는 제 14 트랜지스터(T14)와; 제 2 외부 전원 공급 단자(2)과 제 1 트랜지스터(T1)의 제어 전극 사이에 연결된 제 1 레지스터(RB1)와; 제 1 트랜지스터(T1)의 제어 전극과 제 1 외부 전원 공급 단자(1) 사이에 연결된 제 2 레지스터(RB2)를 더 포함한다. 도 2 에 도시된바와 같이, 제 1 및 제 2 레지스터(RB1, RB2)의 조합은 바이어스 레지스터(RB)와 등가이다. 도 2에 도시된바와 같이, 제 11 트랜지스터(T11)와 제 12 트랜지스터(T12)의 조합 및 제 13 트랜지스터(T13)와 제 14 트랜지스터(T14)의 조합은 각각 일 캐패시터(C)와 다른 캐패시터(CF)와 등가이다.
사실상, 제 1 및 제 2 증폭기(AMP1, AMP2)가 연산 트랜스컨덕턴스 증폭기들(operational transconductance amplifiers : OTAs) 형태를 취하고 있음을 알게 될 것이다.
도 4에는 본 발명의 실시 예에 이용될 수 있는 캐패시터 뱅크의 전기적 회로 구성도가 도시된다. 집적 회로에 응용하기 위해서는, 일 캐패시터(C) 및/또는 다른 캐패시터(CF)의 커패시턴스가 쉽게 조절될 수 있도록 하는 것이 바람직하다. 이 경우는, 예를 들어 오실레이터(OSC) PLL(Phase Locked Loop) 시스템에 이용되어, 오실레이터의 주파수가 어느 정도 변경되는 것이 필요한 경우이다. 이러한 목적을 위해, 도 4에 도시된 캐패시터 뱅크는 가변 캐패시터로 이용될 수 있다. 캐패시터 뱅크는 다단(STGS)으로 구성된다.
도 4 에는 3단(STGS)이 예시된다. 이 예에 있어서, 각 단은 도 3에 도시된 바와 같은 제 11 및 제 12 트랜지스터(T11, T12)에 의해 형성된 캐패시터(C)와 동일한 방식으로 형성된다. 각 단은 캐패시터 뱅크의 출력 단자(CV)에 그것에 관련된 캐패시터를 연결하기 위한 스위치(SW)를 포함하며, 스위치는, 예를 들어, N-채널 트랜지스터와 P-채널 트랜지스터의 병렬 구성을 포함하는 소위 패스 게이트(pass gate)에 의해 형성된다.
논리"하이" 또는 논리 "로우" 전압 레벨을 각 단(STGS)의 스위치에 적용함에 따라, 출력 단자(CV)에 연결된 캐패시터수가 프로그램될 수 있다. 일반적으로 커래시터 뱅크는, 가변되어야 하는 캐패시터가 부동 캐패시터인 오실레이터에 이용될 수 없음을 알 수 있을 것이다. 이것은 캐패시터 뱅크의 스위치의 기생 커패시턴스 때문이다. 그러나, 본 발명의 오실레이터(OSC)는 부동이 아닌 캐패시터(C, CF)만을 포함하기 때문에, 캐패시터 뱅크를 오실레이터(OSC)에 이용하기에 아주 적합하다.
또한, 공진기(Q)는 외부 캐패시터 및 외부 코일의 조합 회로에 의해 형성될수 있다. 오실레이터(OSC)에 의해 제공되는 오실레이터 신호는 오실레이터(OSC)의 다양한 단자/노드로부터, 예를 들어 외부 신호 단자(XT)이나 제 2 증폭기(AMP2)의 출력으로부터 얻을 수 있다. 제 1 내지 제 10 트랜지스터(T1-T10)는 모든 타입의 트랜지스터, 예를 들어 바이폴라 트랜지스터 또는 MOS 트랜지스터로 형성될 수 있다.

Claims (8)

  1. 집적 오실레이터로서,
    외부 전원 공급 단자(1)과 외부 신호 단자(XT) 사이에 연결된 외부 공진기(Q)―상기 외부 신호 단자(XT)은 집적 오실레이터에 필요한 유일한 외부 신호 단자임―와,
    상기 외부 신호 단자(XT)에 연결된 비 반전 입력단, 반전 입력단 및 상기 비 반전 입력단에 연결된 출력단을 갖는 제 1 증폭기(AMP1)와,
    상기 제 1 증폭기(AMP1)의 비 반전 입력단에 연결된 비 반전 입력단 및 상기 제 1 증폭기(AMP1)의 반전 입력단에 연결된 반전 입력단을 갖는 제 2 증폭기(AMP2)를 포함하며,
    상기 제 2 증폭기(AMP2)의 출력단은 상기 제 2 증폭기(AMP2)의 반전 입력단에 연결되는 집적 오실레이터.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 증폭기(AMP1, AMP2)중 적어도 하나의 증폭기는 연산 트랜스컨덕턴스 증폭기(operational transconductance amplifier)인 집적 오실레이터.
  3. 제 1 항에 있어서,
    상기 제 1 증폭기(AMP1)의 출력이 캐패시터(C)로 로딩(loading)되는 집적 오실레이터.
  4. 제 1 항에 있어서,
    상기 제 2 증폭기(AMP2)의 출력단은 다른 캐패시터(CF)로 로딩되는 집적 오실레이터.
  5. 제 1 항에 있어서,
    상기 외부 공진기(Q)는 압전 소자를 포함하는 집적 오실레이터.
  6. 제 1 항에 있어서,
    상기 외부 공진기(Q)는 외부 캐패시터와 외부 코일의 조합 회로를 포함하는 집적 오실레이터.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 증폭기(AMP1, AMP2)는 출력단에서 캐패시터(C, CF)가 로딩되는 연산 트랜스컨덕턴스 증폭기이며, 상기 외부 공진기(Q)는 압전 소자를 포함하는 집적 오실레이터.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 캐패시터(C, CF)는 캐패시터 뱅크를 포함하는 집적 오실레이터.
KR1020007000264A 1998-05-14 1999-04-30 집적 오실레이터 KR100618059B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98201591.9 1998-05-14
EP98201591 1998-05-14
PCT/IB1999/000789 WO1999059240A2 (en) 1998-05-14 1999-04-30 Integrated circuit comprising an oscillator

Publications (2)

Publication Number Publication Date
KR20010021705A KR20010021705A (ko) 2001-03-15
KR100618059B1 true KR100618059B1 (ko) 2006-08-30

Family

ID=8233726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007000264A KR100618059B1 (ko) 1998-05-14 1999-04-30 집적 오실레이터

Country Status (6)

Country Link
US (1) US6111473A (ko)
EP (1) EP0996995B1 (ko)
JP (1) JP4290334B2 (ko)
KR (1) KR100618059B1 (ko)
DE (1) DE69909399T2 (ko)
WO (1) WO1999059240A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002148296A (ja) * 2000-11-13 2002-05-22 Suwa Denshi Kk 水晶振動子のｃｉ測定方法および水晶発振回路
US6606007B1 (en) * 2001-07-31 2003-08-12 Lsi Logic Corporation Crystal oscillator with minimized Q reduction
JP5035017B2 (ja) * 2008-02-26 2012-09-26 富士通株式会社 発振回路
NL2002640C2 (en) * 2009-03-19 2010-09-21 Bruco B V Ultra low three points oscillator assembly, oscillator circuit, and electronic device.
CN104184415B (zh) * 2013-05-22 2017-02-15 上海华虹宏力半导体制造有限公司 压控振荡器
FR3045982B1 (fr) * 2015-12-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule logique a faible consommation
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
US10218309B2 (en) * 2017-06-22 2019-02-26 Tritan Technology Inc. Fast start-up single pin crystal oscillation apparatus and operation method thereof
CN109120231A (zh) * 2017-06-26 2019-01-01 硕呈科技股份有限公司 快速起振的单接点石英振荡装置及操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517533A (en) * 1983-10-26 1985-05-14 Zenith Electronics Corporation Integrated crystal VCO
US4760353A (en) * 1988-01-04 1988-07-26 Motorola, Inc. Integrated gyrator oscillator
DE3839658A1 (de) * 1988-11-24 1990-05-31 Philips Patentverwaltung Quarzoszillator
US4980655A (en) * 1990-05-02 1990-12-25 Reliance Comm/Tec Corporation D type flip-flop oscillator
US5063359A (en) * 1990-11-15 1991-11-05 At&T Bell Laboratories Low-jitter oscillator
US5912596A (en) * 1998-01-26 1999-06-15 International Business Machines Corporation Apparatus and method for frequency tuning an LC oscillator in a integrated clock circuit

Also Published As

Publication number Publication date
WO1999059240A3 (en) 2000-03-02
US6111473A (en) 2000-08-29
JP4290334B2 (ja) 2009-07-01
EP0996995B1 (en) 2003-07-09
DE69909399D1 (de) 2003-08-14
JP2002515664A (ja) 2002-05-28
EP0996995A2 (en) 2000-05-03
KR20010021705A (ko) 2001-03-15
DE69909399T2 (de) 2004-04-15
WO1999059240A2 (en) 1999-11-18

Similar Documents

Publication Publication Date Title
US7852164B2 (en) Piezoelectric oscillator
US6696899B2 (en) Differential oscillator circuit including an electro-mechanical resonator
US20060220754A1 (en) Voltage controlled oscillator
JP4536364B2 (ja) 高品質並列共振発振器
US7183868B1 (en) Triple inverter pierce oscillator circuit suitable for CMOS
KR100835130B1 (ko) 발진기 회로
KR100618059B1 (ko) 집적 오실레이터
JPH0818340A (ja) 水晶発振回路
JP2006060797A (ja) 電圧制御型発振器
US7038550B2 (en) Smart current controlled (SCC) resonator driver
US6952140B2 (en) Ocillator and electronic device using same
JP2004023570A (ja) 平衡型発振器およびそれを用いた電子装置
US5675294A (en) Single pin crystal oscillator circuit
JP3358379B2 (ja) Ｃｍｏｓ圧電発振回路
EP1143605B1 (en) An Oscillator circuit
JPH0697732A (ja) 発振回路
JPH0786834A (ja) 発振回路装置
JPH08148937A (ja) 電圧制御圧電発振器
KR19990026233A (ko) 전압 제어 발진 회로
JP2003198249A (ja) 発振器
JPH0936709A (ja) 発振回路と半導体集積回路装置
JP2004080527A (ja) 発振器およびそれを用いた電子装置
JPH0324807A (ja) 発振回路
JP2001339245A (ja) 圧電発振回路
JPH0774541A (ja) Ｃｍｏｓ反転増幅回路及びこれを用いた圧電振動子の発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee