JP3358379B2 - Ｃｍｏｓ圧電発振回路 - Google Patents
Ｃｍｏｓ圧電発振回路Info
- Publication number
- JP3358379B2 JP3358379B2 JP09369695A JP9369695A JP3358379B2 JP 3358379 B2 JP3358379 B2 JP 3358379B2 JP 09369695 A JP09369695 A JP 09369695A JP 9369695 A JP9369695 A JP 9369695A JP 3358379 B2 JP3358379 B2 JP 3358379B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- oscillation
- nand gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、三次オーバートーン周
波数で発振するＣＭＯＳデバイスを用いた圧電発振回路
に関する。
波数で発振するＣＭＯＳデバイスを用いた圧電発振回路
に関する。
【０００２】
【従来の技術】従来、オーバートーン周波数で発振する
圧電発振回路には、例えば図５に示すようなＣＭＯＳイ
ンバータを用いた構成のものがある。この発振回路は、
ＭＯＳ−ＦＥＴ４２，４３を２個直列接続した構成のＣ
ＭＯＳインバータの入出力間に、抵抗Ｒf と水晶振動子
とが並列に接続され、また、この水晶振動子の両端と基
準電位との間には、それぞれコンデンサが接続されてい
る。さらに、インバータの入力端子と電源または接地間
には、ＦＥＴ４１が接続され、このＦＥＴ４１に印加す
る電圧によって発振出力を‘ＯＮ’／‘ＯＦＦ’するス
タンバイ機能を有するものとなっている。
圧電発振回路には、例えば図５に示すようなＣＭＯＳイ
ンバータを用いた構成のものがある。この発振回路は、
ＭＯＳ−ＦＥＴ４２，４３を２個直列接続した構成のＣ
ＭＯＳインバータの入出力間に、抵抗Ｒf と水晶振動子
とが並列に接続され、また、この水晶振動子の両端と基
準電位との間には、それぞれコンデンサが接続されてい
る。さらに、インバータの入力端子と電源または接地間
には、ＦＥＴ４１が接続され、このＦＥＴ４１に印加す
る電圧によって発振出力を‘ＯＮ’／‘ＯＦＦ’するス
タンバイ機能を有するものとなっている。
【０００３】この回路構成を有する圧電発振回路におい
て、まず、発振を停止させる場合は、ＦＥＴ４１のゲー
トに＋５Ｖ（Ｈ）の電圧を印加する。これにより、イン
バータの入力端子は接地され、発振は停止する。一方、
発振動作をさせる場合には、ＦＥＴ４１のゲートに０Ｖ
（Ｌ）の電圧を印加するようになっている。
て、まず、発振を停止させる場合は、ＦＥＴ４１のゲー
トに＋５Ｖ（Ｈ）の電圧を印加する。これにより、イン
バータの入力端子は接地され、発振は停止する。一方、
発振動作をさせる場合には、ＦＥＴ４１のゲートに０Ｖ
（Ｌ）の電圧を印加するようになっている。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の圧電発振回路では、発振を停止させるためにＦＥＴ
４１を‘ＯＮ’とした場合、発振段の入力側ａ（図５に
示す）点が０Ｖ、出力側ｂ（図５に示す）点がＨレベル
（電源電圧）となるために、抵抗Ｒf に電圧がかかり、
無駄に電流を消費していた。特に、オーバートーン周波
数で発振させる場合、抵抗Ｒf は、基本波を発振させる
場合では１ＭΩであるのに対し、数ｋΩの値としなけれ
ばならず、発振停止時にはこの抵抗Ｒf の両端には数ｍ
Ａ（３ｍＡ〜５ｍＡ）のスタンバイ電流が流れる。従来
技術では、このように無駄に電流を消費してしまうた
め、例えば、バッテリーや乾電池等を使用した機器で
は、動作時間が短縮され、電源の効率的な使用ができな
いという問題があった。
来の圧電発振回路では、発振を停止させるためにＦＥＴ
４１を‘ＯＮ’とした場合、発振段の入力側ａ（図５に
示す）点が０Ｖ、出力側ｂ（図５に示す）点がＨレベル
（電源電圧）となるために、抵抗Ｒf に電圧がかかり、
無駄に電流を消費していた。特に、オーバートーン周波
数で発振させる場合、抵抗Ｒf は、基本波を発振させる
場合では１ＭΩであるのに対し、数ｋΩの値としなけれ
ばならず、発振停止時にはこの抵抗Ｒf の両端には数ｍ
Ａ（３ｍＡ〜５ｍＡ）のスタンバイ電流が流れる。従来
技術では、このように無駄に電流を消費してしまうた
め、例えば、バッテリーや乾電池等を使用した機器で
は、動作時間が短縮され、電源の効率的な使用ができな
いという問題があった。
【０００５】本発明はこのような問題点を解決するため
になされたもので、オーバートーン周波数で発振しても
スタンバイ電流を低く抑えることができ、電源の効率的
な使用を可能とするＣＭＯＳ圧電発振回路を提供するこ
とを目的とする。
になされたもので、オーバートーン周波数で発振しても
スタンバイ電流を低く抑えることができ、電源の効率的
な使用を可能とするＣＭＯＳ圧電発振回路を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の目的を達成する
ために、本発明のＣＭＯＳ圧電発振回路は、オーバート
ーン周波数で発振するＣＯＭＳ圧電発振回路であって、
ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続してなるＣ
ＭＯＳ回路によるＮＡＮＤゲートと、このＮＡＮＤゲー
トの入出力間に並列に接続された低抵抗値の抵抗および
水晶振動子と、その水晶振動子の両端と基準電位との間
にそれぞれ接続された発振用コンデンサと、その水晶振
動子の発振の動作あるいは停止を選択するためのスイッ
チを有するスタンバイ回路とからなり、上記ＮＡＮＤゲ
ートの１つの入力には上記スタンバイ回路からの動作信
号あるいは停止信号が入力され、かつ、もう一方の入力
には上記ＮＡＮＤゲートの出力が上記水晶振動子を介し
て入力されるとともに、そのＮＡＮＤゲートは、上記停
止信号が入力された場合には、その停止信号と同レベル
の電位であるＧＮＤレベルと遮断がなされるよう上記ｎ
ＭＯＳあるいはｐＭＯＳの一部をオフとする構成とした
ことによって特徴付けられる。
ために、本発明のＣＭＯＳ圧電発振回路は、オーバート
ーン周波数で発振するＣＯＭＳ圧電発振回路であって、
ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続してなるＣ
ＭＯＳ回路によるＮＡＮＤゲートと、このＮＡＮＤゲー
トの入出力間に並列に接続された低抵抗値の抵抗および
水晶振動子と、その水晶振動子の両端と基準電位との間
にそれぞれ接続された発振用コンデンサと、その水晶振
動子の発振の動作あるいは停止を選択するためのスイッ
チを有するスタンバイ回路とからなり、上記ＮＡＮＤゲ
ートの１つの入力には上記スタンバイ回路からの動作信
号あるいは停止信号が入力され、かつ、もう一方の入力
には上記ＮＡＮＤゲートの出力が上記水晶振動子を介し
て入力されるとともに、そのＮＡＮＤゲートは、上記停
止信号が入力された場合には、その停止信号と同レベル
の電位であるＧＮＤレベルと遮断がなされるよう上記ｎ
ＭＯＳあるいはｐＭＯＳの一部をオフとする構成とした
ことによって特徴付けられる。
【０００７】また、上記ＮＡＮＤゲートに代えてＮＯＲ
ゲートとしてもよい。なお、本願発明でいう低抵抗値と
は、数ｋΩ〜十数ｋΩの範囲をいう。
ゲートとしてもよい。なお、本願発明でいう低抵抗値と
は、数ｋΩ〜十数ｋΩの範囲をいう。
【０００８】
【作用】オーバートーン周波数で発振する本発明にかか
るＣＯＭＳ圧電発振回路のＮＡＮＤゲート（もしくはＮ
ＯＲゲート）の１つの入力には、スタンバイ回路からの
動作信号あるいは停止信号が入力され、もう一方の入力
には、ＮＡＮＤゲート（もしくはＮＯＲゲート）の出力
が水晶振動子を介して入力される。
るＣＯＭＳ圧電発振回路のＮＡＮＤゲート（もしくはＮ
ＯＲゲート）の１つの入力には、スタンバイ回路からの
動作信号あるいは停止信号が入力され、もう一方の入力
には、ＮＡＮＤゲート（もしくはＮＯＲゲート）の出力
が水晶振動子を介して入力される。
【０００９】このように、発振の動作あるいは発振の停
止を指示する信号入力と、発振回路を構成するための入
力とは独立しており、互いの入力間において影響を及ぼ
さない。
止を指示する信号入力と、発振回路を構成するための入
力とは独立しており、互いの入力間において影響を及ぼ
さない。
【００１０】ここで、スタンバイ回路からの動作信号あ
るいは停止信号が入力された場合、ＮＡＮＤゲートによ
る、入出力レベルの関係は表１に示すようになる。
るいは停止信号が入力された場合、ＮＡＮＤゲートによ
る、入出力レベルの関係は表１に示すようになる。
【００１１】
【表１】
【００１２】また、ＮＡＮＤゲートに代えて、ＮＯＲゲ
ートによる入出力レベルの関係は表２に示すようにな
る。
ートによる入出力レベルの関係は表２に示すようにな
る。
【００１３】
【表２】
【００１４】また、このＮＡＮＤゲート（もしくはＮＯ
Ｒゲート）は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ
接続されたＣＭＯＳデバイスによって構成されているの
で、能動負荷となるトランジスタに電流は流れず、直流
電流の消費は低減される。
Ｒゲート）は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ
接続されたＣＭＯＳデバイスによって構成されているの
で、能動負荷となるトランジスタに電流は流れず、直流
電流の消費は低減される。
【００１５】さらに、発振の停止時には、停止信号と同
レベルの電位との遮断がなされるようｎＭＯＳあるいは
ｐＭＯＳをオフとすることにより、ＮＡＮＤゲートの出
力はその電位から遮断されるので電流は流れない。
レベルの電位との遮断がなされるようｎＭＯＳあるいは
ｐＭＯＳをオフとすることにより、ＮＡＮＤゲートの出
力はその電位から遮断されるので電流は流れない。
【００１６】
【実施例】図１は本発明実施例のＣＭＯＳ圧電発振回路
であり、発振段をＮＡＮＤ回路で構成したものである。
であり、発振段をＮＡＮＤ回路で構成したものである。
【００１７】このＣＭＯＳ回路圧電発振回路は、ＮＡＮ
Ｄゲートで構成された発振段１と、この発振段１の入出
力間に並列に接続された低抵抗値の抵抗Ｒf および水晶
振動子ＬQ と、その水晶振動子ＬQ の両端と基準電位と
の間にそれぞれ接続された発振用コンデンサＣ1 ，Ｃ2
と、その水晶振動子ＬQ の発振の動作あるいは停止を選
択するためのスイッチング回路２とからなる。
Ｄゲートで構成された発振段１と、この発振段１の入出
力間に並列に接続された低抵抗値の抵抗Ｒf および水晶
振動子ＬQ と、その水晶振動子ＬQ の両端と基準電位と
の間にそれぞれ接続された発振用コンデンサＣ1 ，Ｃ2
と、その水晶振動子ＬQ の発振の動作あるいは停止を選
択するためのスイッチング回路２とからなる。
【００１８】まず、スタンバイ回路は、後述するＴｒ1
およびＴｒ4 のゲートと電源または接地間にスイッチン
グ回路２を接続し、ゲートに印加する電圧によって発振
出力を‘ＯＮ’／‘ＯＦＦ’させるスタンバイ機能を有
する。ここで、正電位（＋Ｖ）の電圧を印加すると、発
振動作が行われ、また、アース電位に接続されると発振
動作の停止が行われるようになっている。
およびＴｒ4 のゲートと電源または接地間にスイッチン
グ回路２を接続し、ゲートに印加する電圧によって発振
出力を‘ＯＮ’／‘ＯＦＦ’させるスタンバイ機能を有
する。ここで、正電位（＋Ｖ）の電圧を印加すると、発
振動作が行われ、また、アース電位に接続されると発振
動作の停止が行われるようになっている。
【００１９】また、発振段１を構成するＮＡＮＤ回路
は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続したＣ
ＭＯＳ回路によって構成されている。すなわち、Ｔｒ1
のゲートとＴｒ4 のゲート、また、Ｔｒ2 のゲートとＴ
ｒ3 のゲートがそれぞれ接続され、ｐＭＯＳのＴｒ3 お
よびＴｒ4 は並列に、また ｎＭＯＳのＴｒ1 およびＴ
ｒ2 は直列に接続されている。ここで、発振回路を構成
しているトランジスタはＴｒ3 およびＴｒ2 である。こ
れらの構成により、能動負荷となるトランジスタに電流
は流れないので、直流電流の消費を極端に低減した回路
となっている。
は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続したＣ
ＭＯＳ回路によって構成されている。すなわち、Ｔｒ1
のゲートとＴｒ4 のゲート、また、Ｔｒ2 のゲートとＴ
ｒ3 のゲートがそれぞれ接続され、ｐＭＯＳのＴｒ3 お
よびＴｒ4 は並列に、また ｎＭＯＳのＴｒ1 およびＴ
ｒ2 は直列に接続されている。ここで、発振回路を構成
しているトランジスタはＴｒ3 およびＴｒ2 である。こ
れらの構成により、能動負荷となるトランジスタに電流
は流れないので、直流電流の消費を極端に低減した回路
となっている。
【００２０】なお、抵抗Ｒf は抵抗値が数ｋΩ〜十数ｋ
Ωといった低いものが用いられており、これによりオー
バートーン周波数の発振を可能としている。以上の構成
の本実施例のＣＭＯＳ圧電発振回路の動作を以下に説明
する。
Ωといった低いものが用いられており、これによりオー
バートーン周波数の発振を可能としている。以上の構成
の本実施例のＣＭＯＳ圧電発振回路の動作を以下に説明
する。
【００２１】発振動作を停止とする場合、まず、スイッ
チング回路２によって、アース電位に接続すると、図２
に示すように、Ｔｒ1 は‘ＯＦＦ’、Ｔｒ4 は‘ＯＮ’
となる。これにより出力Ｖ0 側はＧＮＤレベルと遮断さ
れ、抵抗Ｒf 両端には電圧がかからず、従って、電流は
流れない。
チング回路２によって、アース電位に接続すると、図２
に示すように、Ｔｒ1 は‘ＯＦＦ’、Ｔｒ4 は‘ＯＮ’
となる。これにより出力Ｖ0 側はＧＮＤレベルと遮断さ
れ、抵抗Ｒf 両端には電圧がかからず、従って、電流は
流れない。
【００２２】一方、発振動作をする場合は、スイッチン
グ回路２によって、正電位（＋Ｖ）に接続すると、図３
に示すように、Ｔｒ4 は‘ＯＦＦ’、Ｔｒ1 は‘ＯＮ’
となる。この状態で、通常の発振動作が行われる。
グ回路２によって、正電位（＋Ｖ）に接続すると、図３
に示すように、Ｔｒ4 は‘ＯＦＦ’、Ｔｒ1 は‘ＯＮ’
となる。この状態で、通常の発振動作が行われる。
【００２３】次に、本発明の他の実施例として、発振段
をＮＯＲ回路で構成した場合のＣＭＯＳ圧電発振回路を
図４（ａ）に示す。この回路において、発振動作を停止
とする場合、まず、スイッチング回路によって片方の入
力端子を正電位（＋Ｖ）に接続する。この状態で図４
（ｂ）に示すように、Ｔｒ2 は‘ＯＮ’、Ｔｒ3 は‘Ｏ
ＦＦ’となる。これにより出力Ｖ0 側はＶddレベルと遮
断され、抵抗Ｒf 両端には電圧がかからず、従って、電
流は流れない。
をＮＯＲ回路で構成した場合のＣＭＯＳ圧電発振回路を
図４（ａ）に示す。この回路において、発振動作を停止
とする場合、まず、スイッチング回路によって片方の入
力端子を正電位（＋Ｖ）に接続する。この状態で図４
（ｂ）に示すように、Ｔｒ2 は‘ＯＮ’、Ｔｒ3 は‘Ｏ
ＦＦ’となる。これにより出力Ｖ0 側はＶddレベルと遮
断され、抵抗Ｒf 両端には電圧がかからず、従って、電
流は流れない。
【００２４】一方、発振動作をする場合は、スイッチン
グ回路によって、片方の入力端子をアース電位に接続す
ると、図４（ｃ）に示すように、Ｔｒ2 は‘ＯＦＦ’、
Ｔｒ 3 は‘ＯＮ’となる。この状態で、通常の発振動作
が行われる。
グ回路によって、片方の入力端子をアース電位に接続す
ると、図４（ｃ）に示すように、Ｔｒ2 は‘ＯＦＦ’、
Ｔｒ 3 は‘ＯＮ’となる。この状態で、通常の発振動作
が行われる。
【００２５】以上述べた本実施例の三次オーバートーン
発振器を用いた場合、スタンバイ電流は数μＡ以下とす
ることができ、従来３ｍＡ〜５ｍＡであったのに対し、
かなりの減少を実現することできた。
発振器を用いた場合、スタンバイ電流は数μＡ以下とす
ることができ、従来３ｍＡ〜５ｍＡであったのに対し、
かなりの減少を実現することできた。
【００２６】
【発明の効果】以上説明したように、本発明のＣＭＯＳ
圧電発振回路は、オーバートーン周波数で発振するＣＯ
ＭＳ圧電発振回路であって、ＣＭＯＳ回路によるＮＡＮ
Ｄゲートと、このＮＡＮＤゲートの入出力間に並列に接
続された低抵抗値の抵抗および水晶振動子と、その水晶
振動子の両端と基準電位との間にそれぞれ接続された発
振用コンデンサと、その水晶振動子の発振の動作あるい
は停止を選択するためのスイッチを有するスタンバイ回
路とからなり、ＮＡＮＤゲートの１つの入力にはスタン
バイ回路からの動作信号あるいは停止信号が入力され、
もう一方の入力にはＮＡＮＤゲートの出力が水晶振動子
を介して入力されるとともに、そのＮＡＮＤゲートは、
停止信号が入力された場合には、その停止信号と同レベ
ルの電位であるＧＮＤレベルと遮断がなされるようｎＭ
ＯＳあるいはｐＭＯＳの一部をオフとする構成としたの
で、オーバートーン周波数で発振してもスタンバイ電流
は殆ど流れず、例えば従来３ｍＡ〜５ｍＡであったのに
対し、数μＡ以下という低いオーダーとすることがで
き、効率的な使用を可能とすることができる。また特
に、小型の機器における電源を確保できる効果も大き
い。
圧電発振回路は、オーバートーン周波数で発振するＣＯ
ＭＳ圧電発振回路であって、ＣＭＯＳ回路によるＮＡＮ
Ｄゲートと、このＮＡＮＤゲートの入出力間に並列に接
続された低抵抗値の抵抗および水晶振動子と、その水晶
振動子の両端と基準電位との間にそれぞれ接続された発
振用コンデンサと、その水晶振動子の発振の動作あるい
は停止を選択するためのスイッチを有するスタンバイ回
路とからなり、ＮＡＮＤゲートの１つの入力にはスタン
バイ回路からの動作信号あるいは停止信号が入力され、
もう一方の入力にはＮＡＮＤゲートの出力が水晶振動子
を介して入力されるとともに、そのＮＡＮＤゲートは、
停止信号が入力された場合には、その停止信号と同レベ
ルの電位であるＧＮＤレベルと遮断がなされるようｎＭ
ＯＳあるいはｐＭＯＳの一部をオフとする構成としたの
で、オーバートーン周波数で発振してもスタンバイ電流
は殆ど流れず、例えば従来３ｍＡ〜５ｍＡであったのに
対し、数μＡ以下という低いオーダーとすることがで
き、効率的な使用を可能とすることができる。また特
に、小型の機器における電源を確保できる効果も大き
い。
【００２７】なお、上記のＮＡＮＤゲートに代えてＮＯ
Ｒゲートとした場合も、上記したＮＡＮＤゲートの場合
と同様の効果を得ることができる。
Ｒゲートとした場合も、上記したＮＡＮＤゲートの場合
と同様の効果を得ることができる。
【図１】本発明実施例の回路図
【図２】本発明実施例の発振動作停止時の状態を示す図
【図３】本発明実施例の発振動作時の状態を示す図
【図４】本発明の他の実施例を説明するための回路図
【図５】従来例の回路図
１・・・・発振段 ２・・・・スイッチング回路 Ｒf ・・・・抵抗 ＬQ ・・・・水晶振動子 Ｃ1 ，Ｃ2 ・・・・コンデンサ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/32 H03K 19/0948
Claims (2)
- 【請求項１】オーバートーン周波数で発振するＣＯＭＳ
圧電発振回路であって、ｎＭＯＳとｐＭＯＳをコンプリ
メンタリ接続してなるＣＭＯＳ回路によるＮＡＮＤゲー
トと、このＮＡＮＤゲートの入出力間に並列に接続され
た低抵抗値の抵抗および水晶振動子と、その水晶振動子
の両端と基準電位との間にそれぞれ接続された発振用コ
ンデンサと、その水晶振動子の発振の動作あるいは停止
を選択するためのスイッチを有するスタンバイ回路とか
らなり、上記ＮＡＮＤゲートの１つの入力には上記スタ
ンバイ回路からの動作信号あるいは停止信号が入力さ
れ、かつ、もう一方の入力には上記ＮＡＮＤゲートの出
力が上記水晶振動子を介して入力されるとともに、その
ＮＡＮＤゲートは、上記停止信号が入力された場合に
は、その停止信号と同レベルの電位であるＧＮＤレベル
と遮断がなされるよう上記ｎＭＯＳあるいはｐＭＯＳの
一部をオフとする構成としたことを特徴とするＣＭＯＳ
圧電発振回路。 - 【請求項２】 上記ＮＡＮＤゲートに代えてＮＯＲゲー
トとすることを特徴とするＣＭＯＳ圧電発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09369695A JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09369695A JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293731A JPH08293731A (ja) | 1996-11-05 |
| JP3358379B2 true JP3358379B2 (ja) | 2002-12-16 |
Family
ID=14089574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09369695A Ceased JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358379B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237851B (zh) * | 2010-04-20 | 2015-12-09 | 慧荣科技股份有限公司 | 振荡讯号产生装置与其相关方法 |
-
1995
- 1995-04-19 JP JP09369695A patent/JP3358379B2/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293731A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| JP2002344242A (ja) | 電圧制御発振器 | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| US6624710B2 (en) | External oscillator resistor detection circuit | |
| JP3434774B2 (ja) | 水晶発振器 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH0983344A (ja) | インバータ回路 | |
| JP3965034B2 (ja) | 水晶発振器 | |
| JP2952647B2 (ja) | 圧電発振回路 | |
| JPS6034847B2 (ja) | 水晶発振回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JPH04167806A (ja) | 発振装置 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| EP1143605B1 (en) | An Oscillator circuit | |
| JPS63146503A (ja) | 発振回路 | |
| JPH11284437A (ja) | 発振回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
| JPH01106505A (ja) | 発振回路 | |
| JP3319901B2 (ja) | 圧電発振回路 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH0533056Y2 (ja) | ||
| JPH06204748A (ja) | Ｃｍｏｓ水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |