JPH06204748A - Ｃｍｏｓ水晶発振器 - Google Patents
Ｃｍｏｓ水晶発振器Info
- Publication number
- JPH06204748A JPH06204748A JP4361188A JP36118892A JPH06204748A JP H06204748 A JPH06204748 A JP H06204748A JP 4361188 A JP4361188 A JP 4361188A JP 36118892 A JP36118892 A JP 36118892A JP H06204748 A JPH06204748 A JP H06204748A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- control signal
- oscillation
- cmos
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
ＣＭＯＳ水晶発振器
【目的】 スタンバイ動作時の消費電力を極力低減し得
るＣＭＯＳ発振器を提供する。 【構成】 ＣＭＯＳインバータの入出力間に抵抗と水晶
振動子を並列に接続して発振回路を形成し、外部からの
制御信号により前記発振回路の出力を一時的に停止させ
るＣＭＯＳ水晶発振器おいて、 上記制御信号に基づ
き、ＣＭＯＳインバータの動作電圧をＯＮ、ＯＦＦした
構成とする。
るＣＭＯＳ発振器を提供する。 【構成】 ＣＭＯＳインバータの入出力間に抵抗と水晶
振動子を並列に接続して発振回路を形成し、外部からの
制御信号により前記発振回路の出力を一時的に停止させ
るＣＭＯＳ水晶発振器おいて、 上記制御信号に基づ
き、ＣＭＯＳインバータの動作電圧をＯＮ、ＯＦＦした
構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、スタンバイ機能付きの
ＣＭＯＳ水晶発振器（ＣＭＯＳ発振器とする）を利用分
野とし、特に消費電流を減少し得る制御方法に関する。
ＣＭＯＳ水晶発振器（ＣＭＯＳ発振器とする）を利用分
野とし、特に消費電流を減少し得る制御方法に関する。
【０００２】
【発明の背景】ＣＭＯＳ発振器は、例えばパーソナルコ
ンピュータ等のクロック信号源として多用されている。
一般には、クロック信号源の非動作状態時には、発振出
力を停止させる所謂スタンバイ機能を持たせ、低消費電
力化を計っている。そして、近年では、バッテリー動作
を主とするノートブック型等の出現から、さらに消費電
力を低減するものが求められている。
ンピュータ等のクロック信号源として多用されている。
一般には、クロック信号源の非動作状態時には、発振出
力を停止させる所謂スタンバイ機能を持たせ、低消費電
力化を計っている。そして、近年では、バッテリー動作
を主とするノートブック型等の出現から、さらに消費電
力を低減するものが求められている。
【０００３】
【従来技術】第３図はこの種の一従来例を説明するスタ
ンバイ機能付きのＣＭＯＳ発振器の回路図である。ＣＭ
ＯＳ発振器は、共通電圧源Ｖｃから動作電圧を供給され
る、発振回路部とスタンバイ回路とからなる。発振回路
部は、ＣＭＯＳインバータ集積回路（発振用インバータ
とする）１の入出力間に、抵抗２と水晶振動子３とを並
列接続する。水晶振動子３の両端子と基準電位との間に
はコンデンサ４、５が接続される。そして、発振用イン
バータ１に増幅用インバータ６を接続する。スタンバイ
回路は制御用インバータ７を主とし、電源端と入力端の
間にプルアップ抵抗８を有する。そして、例えば外部回
路からのスタンバイ用の制御信号を入力し、その出力を
増幅用インバータ６の出力制御端に供給する。そして、
増幅用インバータ６のトランジスタをＯＦＦとして電流
を断ち、その出力を停止させる「第３図（ａ）」。ある
いは、制御用インバータ７の出力端にＦＥＴを接続し、
ドレインからの出力を発振用インバータ１の入力端に供
給し、発振出力を停止させる「第３図（ｂ）」。
ンバイ機能付きのＣＭＯＳ発振器の回路図である。ＣＭ
ＯＳ発振器は、共通電圧源Ｖｃから動作電圧を供給され
る、発振回路部とスタンバイ回路とからなる。発振回路
部は、ＣＭＯＳインバータ集積回路（発振用インバータ
とする）１の入出力間に、抵抗２と水晶振動子３とを並
列接続する。水晶振動子３の両端子と基準電位との間に
はコンデンサ４、５が接続される。そして、発振用イン
バータ１に増幅用インバータ６を接続する。スタンバイ
回路は制御用インバータ７を主とし、電源端と入力端の
間にプルアップ抵抗８を有する。そして、例えば外部回
路からのスタンバイ用の制御信号を入力し、その出力を
増幅用インバータ６の出力制御端に供給する。そして、
増幅用インバータ６のトランジスタをＯＦＦとして電流
を断ち、その出力を停止させる「第３図（ａ）」。ある
いは、制御用インバータ７の出力端にＦＥＴを接続し、
ドレインからの出力を発振用インバータ１の入力端に供
給し、発振出力を停止させる「第３図（ｂ）」。
【０００４】
【従来技術の問題点】しかしながら、上記構成のスタン
バイ動作でも、前者の場合は、スタンバイ時において
も、単に増幅用インバータ６からの出力を停止するのみ
で、発振回路そのものは動作しているため、１０〜２０
ｍＡ程度の電流を消費する。また、後者の場合は発振自
体は停止し、これによる電力は消費する。しかし、この
場合でも、電源からの抵抗２及びＦＥＴ９への電流は消
費される。特に、オーバトーン発振の場合には、抵抗２
の値を１０ＫΩ以下にする必要があることから、その消
費電流を０．５ｍＡ以下にはできない問題があった。
バイ動作でも、前者の場合は、スタンバイ時において
も、単に増幅用インバータ６からの出力を停止するのみ
で、発振回路そのものは動作しているため、１０〜２０
ｍＡ程度の電流を消費する。また、後者の場合は発振自
体は停止し、これによる電力は消費する。しかし、この
場合でも、電源からの抵抗２及びＦＥＴ９への電流は消
費される。特に、オーバトーン発振の場合には、抵抗２
の値を１０ＫΩ以下にする必要があることから、その消
費電流を０．５ｍＡ以下にはできない問題があった。
【０００５】
【発明の目的】本発明は、スタンバイ動作時の消費電力
を極力低減し得るＣＭＯＳ発振器を提供することを目的
とする。
を極力低減し得るＣＭＯＳ発振器を提供することを目的
とする。
【０００６】
【解決手段】本発明は、外部回路からの制御信号によ
り、ＣＭＯＳインバータへの供給電源をＯＮ、ＯＦＦし
たことを解決手段とする。以下、本発明の各実施例を作
用とともに説明する。
り、ＣＭＯＳインバータへの供給電源をＯＮ、ＯＦＦし
たことを解決手段とする。以下、本発明の各実施例を作
用とともに説明する。
【０００７】
【第１実施例】第１図は本発明の一実施例を説明するス
タンバイ機能付きＣＭＯＳ発振器の回路図である。な
お、前従来例図と同一部分には同番号を付与し、その説
明は簡略する。発振回路部は、前述同様に、抵抗２、水
晶振動子３及びコンデンサ４、５を具備した発振用イン
バータ１に増幅用インバータ６を接続してなる。但し、
電圧源Ｖｃからの動作電圧は次のスタンバイ回路を経由
して供給される。スタンバイ回路は第１と第２の制御用
インバータ１０、１１の縦続を主とし、電圧源Ｖｃから
動作電圧をともに供給される。第１制御インバータ１０
は外部回路からの制御信号を入力し、その出力を第２制
御インバータ１１と、増幅用インバータ６の出力制御端
に供給する。第２インバータ１１はその出力を発振用イ
ンバータ１の電源端に供給する。
タンバイ機能付きＣＭＯＳ発振器の回路図である。な
お、前従来例図と同一部分には同番号を付与し、その説
明は簡略する。発振回路部は、前述同様に、抵抗２、水
晶振動子３及びコンデンサ４、５を具備した発振用イン
バータ１に増幅用インバータ６を接続してなる。但し、
電圧源Ｖｃからの動作電圧は次のスタンバイ回路を経由
して供給される。スタンバイ回路は第１と第２の制御用
インバータ１０、１１の縦続を主とし、電圧源Ｖｃから
動作電圧をともに供給される。第１制御インバータ１０
は外部回路からの制御信号を入力し、その出力を第２制
御インバータ１１と、増幅用インバータ６の出力制御端
に供給する。第２インバータ１１はその出力を発振用イ
ンバータ１の電源端に供給する。
【０００８】このようなスタンバイ回路では、外部回路
からの制御信号を、スタンバイ時には１、０信号中の０
レベル（０Ｖ）に、通常動作時には１レベル（５Ｖ）に
設定される。以下、このような制御信号に基づくスタン
バイ時及び通常時の動作を説明する。先ず、スタンバイ
時の制御信号（０）の入力があると、第１制御インバー
タ１０は、その反転制御信号（１）を増幅用インバータ
６と第２制御インバータ１１に供給する。したがって、
増幅用インバータ６は、従来同様にその動作を停止す
る。また、第２制御インバータ１１は、反転制御信号
（１）をさらに反転した原制御信号（０）を、発振用イ
ンバータ１の電源端に供給する。したがって、発振用イ
ンバータ１には電源端に０Ｖの電圧が印加され、基準電
位（０Ｖ）との間に電位差を生じないことになる。すな
わち、動作電圧を供給されないことにる。よって、発振
を停止する。次に、通常動作時の制御信号（１）が第１
制御インバータ１０に入力すると、増幅用インバータ６
には反転制御信号（０）が、また発振用インバータ１に
は原制御信号（１）が供給される。したがって、増幅用
インバータ６は、動作電圧を供給されその増幅動作を開
始する。また、発振用インバータ１にはその電源端に５
Ｖの電圧が印加され、発振動作を開始する。
からの制御信号を、スタンバイ時には１、０信号中の０
レベル（０Ｖ）に、通常動作時には１レベル（５Ｖ）に
設定される。以下、このような制御信号に基づくスタン
バイ時及び通常時の動作を説明する。先ず、スタンバイ
時の制御信号（０）の入力があると、第１制御インバー
タ１０は、その反転制御信号（１）を増幅用インバータ
６と第２制御インバータ１１に供給する。したがって、
増幅用インバータ６は、従来同様にその動作を停止す
る。また、第２制御インバータ１１は、反転制御信号
（１）をさらに反転した原制御信号（０）を、発振用イ
ンバータ１の電源端に供給する。したがって、発振用イ
ンバータ１には電源端に０Ｖの電圧が印加され、基準電
位（０Ｖ）との間に電位差を生じないことになる。すな
わち、動作電圧を供給されないことにる。よって、発振
を停止する。次に、通常動作時の制御信号（１）が第１
制御インバータ１０に入力すると、増幅用インバータ６
には反転制御信号（０）が、また発振用インバータ１に
は原制御信号（１）が供給される。したがって、増幅用
インバータ６は、動作電圧を供給されその増幅動作を開
始する。また、発振用インバータ１にはその電源端に５
Ｖの電圧が印加され、発振動作を開始する。
【０００９】このようなことから、本実施例のもので
は、制御信号に基づき、発振用インバータ１の電源端へ
の供給電圧をＯＮ、ＯＦＦしたので、スタンバイ動作と
通常動作とを切り換えることができる。そして、スタン
バイ動作時には、発振用インバータ１には動作電圧が供
給されないので、消費電流を生ずることがない。また、
増幅用インバータ６もその動作を停止するので、結局、
発振回路部での消費電流は殆どなくすことができる。す
なわち、第１制御インバータ１０のプルアップ抵抗８に
よる消費電流のみとなる。ちなみに、プルアップ抵抗８
の抵抗値を５００ＫΩ以上、あるいは１０ＭΩ以上とす
れば、その消費電流は１０μＡ以下、あるいは０．５μ
Ａ以下になる。
は、制御信号に基づき、発振用インバータ１の電源端へ
の供給電圧をＯＮ、ＯＦＦしたので、スタンバイ動作と
通常動作とを切り換えることができる。そして、スタン
バイ動作時には、発振用インバータ１には動作電圧が供
給されないので、消費電流を生ずることがない。また、
増幅用インバータ６もその動作を停止するので、結局、
発振回路部での消費電流は殆どなくすことができる。す
なわち、第１制御インバータ１０のプルアップ抵抗８に
よる消費電流のみとなる。ちなみに、プルアップ抵抗８
の抵抗値を５００ＫΩ以上、あるいは１０ＭΩ以上とす
れば、その消費電流は１０μＡ以下、あるいは０．５μ
Ａ以下になる。
【００１０】
【第２実施例】第２図は本発明の他の実施例を説明する
ＣＭＯＳ発振器の回路図てある。なお、前実施例図と同
一部分には同番号を付してその説明は省略する。この実
施例では、発振用インバータ１の電源端に、電圧源Ｖｃ
から電圧を供給し、第１制御インバータ１０からの反転
制御信号を発振用インバータ１の基準端に供給する。こ
のようなものでは、スタンバイ時には、制御信号（０）
が入力すると、発振用インバータ１の基準端には反転制
御信号（１）即ち５Ｖの電圧が印加される。したがっ
て、発振用インバータ１の電源端と基準端とは同電位と
なり、動作電圧を得れなくなる。したがって、発振を停
止する。また、通常時は、基準端には制御信号（１）に
対する反転制御信号（０）即ち０Ｖが供給されるので、
電源端と基準端との間には動作電圧５Ｖを得る。したが
って、発振開始となる。このようなことから、この実施
例においても、スタンバイ時には動作電圧の供給を断つ
ことになり、発振回路部での消費電流は発生しない。
ＣＭＯＳ発振器の回路図てある。なお、前実施例図と同
一部分には同番号を付してその説明は省略する。この実
施例では、発振用インバータ１の電源端に、電圧源Ｖｃ
から電圧を供給し、第１制御インバータ１０からの反転
制御信号を発振用インバータ１の基準端に供給する。こ
のようなものでは、スタンバイ時には、制御信号（０）
が入力すると、発振用インバータ１の基準端には反転制
御信号（１）即ち５Ｖの電圧が印加される。したがっ
て、発振用インバータ１の電源端と基準端とは同電位と
なり、動作電圧を得れなくなる。したがって、発振を停
止する。また、通常時は、基準端には制御信号（１）に
対する反転制御信号（０）即ち０Ｖが供給されるので、
電源端と基準端との間には動作電圧５Ｖを得る。したが
って、発振開始となる。このようなことから、この実施
例においても、スタンバイ時には動作電圧の供給を断つ
ことになり、発振回路部での消費電流は発生しない。
【００１１】
【他の事項】上記第１実施例では、第２制御インバータ
１１を介在させてその出力を発振インバータに供給した
が、第２インバータ１１に代えて従来例で示したような
ＦＥＴを用いてもよい。要は、実質的に制御インバータ
の機能を持つ素子であればよい。このように、本発明は
その趣旨を逸脱しない範囲内で、適宜変更可能であり、
要するに、発振用インバータ１の動作電圧を、制御信号
に基づき、ＯＮ、ＯＦＦして消費電力を小さくしたもの
は、その技術的範囲に属する。
１１を介在させてその出力を発振インバータに供給した
が、第２インバータ１１に代えて従来例で示したような
ＦＥＴを用いてもよい。要は、実質的に制御インバータ
の機能を持つ素子であればよい。このように、本発明は
その趣旨を逸脱しない範囲内で、適宜変更可能であり、
要するに、発振用インバータ１の動作電圧を、制御信号
に基づき、ＯＮ、ＯＦＦして消費電力を小さくしたもの
は、その技術的範囲に属する。
【００１２】
【発明の効果】本発明は、外部回路からの制御信号によ
り、ＣＭＯＳインバータへの供給電源をＯＮ、ＯＦＦし
たので、スタンバイ動作時の消費電力を極力低減し得る
ＣＭＯＳ発振器を提供でき、実質的な効果は非常に大き
い。
り、ＣＭＯＳインバータへの供給電源をＯＮ、ＯＦＦし
たので、スタンバイ動作時の消費電力を極力低減し得る
ＣＭＯＳ発振器を提供でき、実質的な効果は非常に大き
い。
【第１図】本発明の一実施例を説明するスタンバイ機能
付きのＣＭＯＳ発振器の回路図である。
付きのＣＭＯＳ発振器の回路図である。
【第２図】本発明の他の実施例を説明するスタンバイ機
能付きのＣＭＯＳ発振器の回路図である。
能付きのＣＭＯＳ発振器の回路図である。
【第３図】同図（ａｂ）ともに、従来例を説明するスタ
ンバイ機能付きのＣＭＯＳ発振器の回路図である。
ンバイ機能付きのＣＭＯＳ発振器の回路図である。
１ 発振用インバータ、６ 増幅用インバータ、１０
第１制御インバータ、１１ 第２制御インバータ．
第１制御インバータ、１１ 第２制御インバータ．
Claims (1)
- 【請求項１】 ＣＭＯＳインバータの入出力間に抵抗と
水晶振動子を並列に接続して発振回路を形成し、外部か
らの制御信号により前記発振回路の出力を一時的に停止
させるＣＭＯＳ水晶発振器おいて、 上記制御信号に基づき、ＣＭＯＳインバータの動作電圧
をＯＮ、ＯＦＦしたことを特徴とするＣＭＯＳ水晶発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4361188A JPH06204748A (ja) | 1992-12-28 | 1992-12-28 | Ｃｍｏｓ水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4361188A JPH06204748A (ja) | 1992-12-28 | 1992-12-28 | Ｃｍｏｓ水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204748A true JPH06204748A (ja) | 1994-07-22 |
Family
ID=18472556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4361188A Pending JPH06204748A (ja) | 1992-12-28 | 1992-12-28 | Ｃｍｏｓ水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235208A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Crystal Device Corp | 水晶発振器 |
-
1992
- 1992-12-28 JP JP4361188A patent/JPH06204748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235208A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Crystal Device Corp | 水晶発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US20050202798A1 (en) | Method and circuit arrangement for switching an electronic circuit into a power-saving mode | |
| JPH06204748A (ja) | Ｃｍｏｓ水晶発振器 | |
| JP2000286637A (ja) | 発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPH07321631A (ja) | 入力バッファ回路及び半導体集積回路 | |
| JP2833355B2 (ja) | 半導体集積回路 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH054846B2 (ja) | ||
| JPH0548968B2 (ja) | ||
| JPH07135422A (ja) | 半導体集積回路 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JP2757478B2 (ja) | クロック回路 | |
| KR19990040828A (ko) | Usb코어의 절전/활성모드 전환방법 | |
| JP2788744B2 (ja) | 発振回路 | |
| JPS63202103A (ja) | 発振回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| JPH0247902A (ja) | 半導体集積回路装置 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH05165551A (ja) | 出力制御回路 | |
| JPH0553402B2 (ja) | ||
| JPS6124090A (ja) | スタンバイ機能を有するｃｍｏｓマイクロコンピュ−タ |