JPH0722245B2 - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH0722245B2
JPH0722245B2 JP60251760A JP25176085A JPH0722245B2 JP H0722245 B2 JPH0722245 B2 JP H0722245B2 JP 60251760 A JP60251760 A JP 60251760A JP 25176085 A JP25176085 A JP 25176085A JP H0722245 B2 JPH0722245 B2 JP H0722245B2
Authority
JP
Japan
Prior art keywords
output
circuit
terminal
input terminal
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60251760A
Other languages
English (en)
Other versions
JPS62111503A (ja
Inventor
正雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60251760A priority Critical patent/JPH0722245B2/ja
Publication of JPS62111503A publication Critical patent/JPS62111503A/ja
Publication of JPH0722245B2 publication Critical patent/JPH0722245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路内の発振回路、特に、外部に振動子
を接続する発振回路に関するものである。
従来の技術 第２図は従来の集積回路内の発振回路の例を示す図であ
る。外部振動子（たとえば水晶振動子）をＡ端子および
Ｂ端子間に接続すると、この水晶振動子とインバータ８
と帰還抵抗１とにより発振回路が構成される。この発振
回路の出力はインバータ３を介してＥ端子に出力され
る。Ｃ端子を“Ｌレベル”に固定しておくと、発振して
いるインバータ８の出力はANDゲート５およびORゲート
７を介してＦ端子に出力される。
発明が解決しようとする問題点 第２図のように構成された発振回路においては、Ｃ端子
を“Ｈレベル”に固定して別の発振回路の出力をＤ端子
に入力すると、Ｆ端子には別の発振回路の出力が得られ
る。このとき、水晶振動子とインバータ８と帰還抵抗１
とによる内部発振回路の出力は、ANDゲート５により遮
断されているのでＦ端子には出力されないが、インバー
タ３を介してＥ端子に出力される。
このように、外部の別の発振回路からの出力を利用する
ときにも内部発振回路は動作しているために、Ｅ端子に
接続された負荷へ供給する電流および内部発振回路の電
流は常時流れ、消費電力が大であるという欠点を有して
いた。
本発明は従来の上記事情に鑑みてなされたものであり、
従つて本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な発振回路を提供する
ことにある。
問題点を解決するための手段 上記目的を達成する為に、本発明による発振回路は、外
部振動子を接続する第１の端子と第２の端子の間に接続
された帰還抵抗と、第１の端子を一方の入力とし他の入
力を第３の制御端子に、出力を第２の端子に接続したNO
RゲートまたはNANDゲートと、第３の制御端子に入力を
与える信号入力手段と、前期NORゲートまたはNADゲート
の出力を発振回路の出力とするかあるいは外部入力端子
からの入力を選択出力するかを第３の制御端子の制御信
号により決定する信号選択出力手段とを有して構成され
る。
実施例 以下、図面を参照して本発明による発振回路の一実施例
を具体的に説明する。
第１図は本発明の一実施例を示す構成図である。Ｃ端子
を“Ｌレベル”に固定しておくとNORゲート２は、イン
バータと同等になり、外部振動子と帰還抵抗１とにより
発振回路が構成され、その発振出力は、インバータ３を
介してＥ端子に、ANDゲート５とORゲート７を介してＦ
端子に出力される。
Ｃ端子を“Ｈレベル”に固定したときには、NORゲート
２の出力は常に“Ｌレベルとなり、発振は停止する。こ
のとき、ANDゲート５の出力は“Ｌレベル”で、ANDゲー
ト６の出力はＤ端子の入力と同じになるので、Ｆ端子に
はＤ端子の信号が出力される。
以上説明された一実施例においてはNORゲート２が使用
されているが、NORゲートの代りにNANDゲートを用いる
こともできる。
発明の効果 以上のように構成された発振回路においては、制御端子
Ｃを“Ｌレベル”に固定しておけば従来の発振回路と同
じ動作をする。外部からＤ端子への信号を使用するとき
には、制御端子Ｃを“Ｈレベル”にすれば、内部発振回
路の動作が停止するので、内部発振回路およびＥ端子へ
のインバータ３、Ｅ端子に接続された負荷に流れる電流
分だけ消費電力が減少する。
発振回路を20MHzで動作させ、出力の負荷として50PFを
接続したときに内部発振回路を停止させると、およそ40
％消費電力が減少し、本発明をCMOSによる発振回路に用
いれば効果大である。
【図面の簡単な説明】
第１図は本発明による発振回路の一実施例を示す構成
図、第２図は従来の発振回路の構成図である。 １……帰還抵抗、２……NORゲート、3,4……インバー
タ、5,6……ANDゲート、７……ORゲート、８……インバ
ータ、A,B,C,D,E,F……端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】少なくとも発振素子が接続される第２及び
    第３の入力端子を有する内部発振回路内において構成さ
    れる論理回路であって、第１の入力端子が第１の論理レ
    ベルのときは該第２の入力端子への入力に対し反転増幅
    器として動作して該第３の入力端子に出力を発生し該第
    １の入力端子が第２の論理レベルのときはその出力のレ
    ベルを固定する論理回路と、該出力を反転し第１の出力
    を生じる第１の論理ゲート部と、発振信号が供給される
    外部入力端子と、該内部発振回路及び該外部入力端子に
    接続され制御信号を受ける選択回路であって、該制御信
    号が該第１の論理レベルのときは該内部発振回路の出力
    に応じて該出力信号を生じ、該制御信号が該第２の論理
    レベルのときは該内部発振回路からの出力を抑制する第
    ２の論理ゲート部と、該制御信号が該第２の論理レベル
    のときは該外部入力端子からの信号に応じて出力信号を
    生じ、該制御信号が該第１の論理レベルのときは該外部
    入力端子からの信号を抑制する第３の論理ゲート部と、
    該第１及び第２の論理ゲートからの第２の出力を出力端
    子へ供給する出力部とを有する選択回路とを備え、該制
    御信号を該論理回路の該第１の入力端子に供給したこと
    を特徴とする発振回路。
JP60251760A 1985-11-09 1985-11-09 発振回路 Expired - Fee Related JPH0722245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60251760A JPH0722245B2 (ja) 1985-11-09 1985-11-09 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60251760A JPH0722245B2 (ja) 1985-11-09 1985-11-09 発振回路

Publications (2)

Publication Number Publication Date
JPS62111503A JPS62111503A (ja) 1987-05-22
JPH0722245B2 true JPH0722245B2 (ja) 1995-03-08

Family

ID=17227512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60251760A Expired - Fee Related JPH0722245B2 (ja) 1985-11-09 1985-11-09 発振回路

Country Status (1)

Country Link
JP (1) JPH0722245B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137765U (ja) * 1991-06-12 1992-12-22 日産アルテイア株式会社 塗装ブースの表示装置
JPH0916545A (ja) * 1995-06-28 1997-01-17 Mitsubishi Electric Corp マイクロコンピュータ
US6138246A (en) * 1998-12-31 2000-10-24 Ericsson Inc. Dual clock signal generating circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165401A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 発振回路

Also Published As

Publication number Publication date
JPS62111503A (ja) 1987-05-22

Similar Documents

Publication Publication Date Title
JPH10135789A (ja) 発振回路
JPH0722245B2 (ja) 発振回路
JPH0457241B2 (ja)
JPS6148726B2 (ja)
JPH0548968B2 (ja)
JPS59195726A (ja) マイクロコンピユ−タ
JPH03175730A (ja) 出力バツフア
JPH0553402B2 (ja)
JPH0223703A (ja) 発振制御回路
JPH11284437A (ja) 発振回路
JPH0426221A (ja) 発振回路
JPH0619206Y2 (ja) 集積回路
JPH0448005Y2 (ja)
JPH04267607A (ja) 発振用駆動回路
JP2747102B2 (ja) １／２バイアスｌｃｄコモン信号発生回路
JP2712746B2 (ja) 発振回路
JPH11145727A (ja) 発振回路
JPS63157516A (ja) 発振回路
JPH06204748A (ja) Ｃｍｏｓ水晶発振器
JPS5910028A (ja) 発振回路
JPH0722910A (ja) 半導体集積回路
JPH0669727A (ja) 発振回路
JPH0645830A (ja) 発振回路
JPS63202103A (ja) 発振回路
JPH04348615A (ja) 発振回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees