JP2712746B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2712746B2 JP2712746B2 JP2106180A JP10618090A JP2712746B2 JP 2712746 B2 JP2712746 B2 JP 2712746B2 JP 2106180 A JP2106180 A JP 2106180A JP 10618090 A JP10618090 A JP 10618090A JP 2712746 B2 JP2712746 B2 JP 2712746B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- oscillation
- output
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は低消費電力を実現する発振回路に関する。
従来の技術 近年、発振回路を内蔵した集積回路が大勢を占めてい
るが、システムに組み込んだ場合には、コスト低減のた
め、各集積回路で発振させることは少なくなり、外部よ
りクロック信号を入力すること（以下、他励発振と記
す）が多くなっている。以下に従来の発振回路について
説明する。
るが、システムに組み込んだ場合には、コスト低減のた
め、各集積回路で発振させることは少なくなり、外部よ
りクロック信号を入力すること（以下、他励発振と記
す）が多くなっている。以下に従来の発振回路について
説明する。
第３図及び第４図は従来の発振回路の例を示すブロッ
ク図である。両面において、３は反射回路、９は帰還抵
抗、12は発振回路の入力、13は発振回路の出力、14はク
ロック出力である。
ク図である。両面において、３は反射回路、９は帰還抵
抗、12は発振回路の入力、13は発振回路の出力、14はク
ロック出力である。
第５図は自励発振を行なうための外部回路の一例を示
す回路図である。12は発振回路の入力、13は発振回路の
出力、15は水晶振動子、16,17はそれぞれ一方の電極を
グランド電位に固定したコンデンサである。以上のよう
に構成された従来の発振回路について、以下その動作を
説明する。
す回路図である。12は発振回路の入力、13は発振回路の
出力、15は水晶振動子、16,17はそれぞれ一方の電極を
グランド電位に固定したコンデンサである。以上のよう
に構成された従来の発振回路について、以下その動作を
説明する。
自励発振を行なうときは、第３図または第４図の発振
回路に第５図の外部回路を接続する。すると水晶振動子
15の共振周波数で決まる周波数で発振し、クロック出力
14より集積回路内部へクロック信号が供給される。
回路に第５図の外部回路を接続する。すると水晶振動子
15の共振周波数で決まる周波数で発振し、クロック出力
14より集積回路内部へクロック信号が供給される。
一方、他励発振を行なうときは、第３図または第４図
の発振回路のみを用いる。発振回路の出力13をオープン
とし、発振回路の入力12へ外部からクロック信号を入力
することにより、クロック出力14より集積回路内部へク
ロックが供給される。
の発振回路のみを用いる。発振回路の出力13をオープン
とし、発振回路の入力12へ外部からクロック信号を入力
することにより、クロック出力14より集積回路内部へク
ロックが供給される。
発明が解決しようとする課題 近年システムのポータブル化や、電池駆動を実現する
ために低消費電力化が望まれている。さらにクロック周
波数の向上にともない、発振回路の消費電力が無視でき
なくなってきている。しかしながら前記の従来構成の発
振回路においては、他励発振時に帰還抵抗などの不要な
要素にも電流が流れ、消費電力が増すという欠点を有し
ていた。
ために低消費電力化が望まれている。さらにクロック周
波数の向上にともない、発振回路の消費電力が無視でき
なくなってきている。しかしながら前記の従来構成の発
振回路においては、他励発振時に帰還抵抗などの不要な
要素にも電流が流れ、消費電力が増すという欠点を有し
ていた。
本発明は、前記従来の問題点を解消し、低消費電力の
発振回路を提供することを目的とするものである。
発振回路を提供することを目的とするものである。
課題を解決するための手段 この目的を達成するために本発明の第１の発振回路
は、水晶振動子の両端にコンデンサの一方がそれぞれ接
続され、且つ、前記コンデンサの他方がグランド電位に
固定されている外部回路の両端を発振回路入力および発
振回路出力に接続することにより自励発振を行う発振回
路であって、 前記発振回路入力を入力とし、第１の制御入力のレベ
ルによって反転データを前記発振回路出力に出力する第
１の反転回路と、前記第１の反転回路の出力を第２の制
御入力のレベルによって前記発振回路入力に戻す帰還回
路と、前記発振回路入力を入力とし、反転データを出力
する第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１
の制御入力により前記第１の反転回路を動作状態にし、
且つ、前記第２の制御入力により前記帰還回路を導通状
態にして前記第２の反転回路からクロック信号を出力
し、 前記外部回路を接続せずに他励発振する場合、前記第
１の制御入力により前記第１の反転回路を停止状態に
し、且つ、前記第２の制御入力により前記帰還回路を非
導通状態にして、外部からクロック信号を前記発振回路
入力に入力することによって前記第２の反転回路からク
ロック信号を出力することを特徴とするものである。
は、水晶振動子の両端にコンデンサの一方がそれぞれ接
続され、且つ、前記コンデンサの他方がグランド電位に
固定されている外部回路の両端を発振回路入力および発
振回路出力に接続することにより自励発振を行う発振回
路であって、 前記発振回路入力を入力とし、第１の制御入力のレベ
ルによって反転データを前記発振回路出力に出力する第
１の反転回路と、前記第１の反転回路の出力を第２の制
御入力のレベルによって前記発振回路入力に戻す帰還回
路と、前記発振回路入力を入力とし、反転データを出力
する第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１
の制御入力により前記第１の反転回路を動作状態にし、
且つ、前記第２の制御入力により前記帰還回路を導通状
態にして前記第２の反転回路からクロック信号を出力
し、 前記外部回路を接続せずに他励発振する場合、前記第
１の制御入力により前記第１の反転回路を停止状態に
し、且つ、前記第２の制御入力により前記帰還回路を非
導通状態にして、外部からクロック信号を前記発振回路
入力に入力することによって前記第２の反転回路からク
ロック信号を出力することを特徴とするものである。
また、本願発明の第２の発振回路は、水晶振動子の両
端にコンデンサの一方がそれぞれ接続され、且つ、前記
コンデンサの他方がグランド電位に固定されている外部
回路の両端を発振回路入力および発振回路出力に接続す
ることにより自励発振を行う発振回路であって、 前記発振回路入力を入力とし、第１の制御入力のレベ
ルによって反転データを前記発振回路出力に出力する第
１の反転回路と、前記第１の反転回路の出力を第２の制
御入力のレベルによって前記発振回路入力に戻す帰還回
路と、前記第１の反転回路の出力を入力とし、反転デー
タを出力する第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１
の制御入力により前記第１の反転回路を動作状態にし、
且つ、前記第２の制御入力により前記帰還回路を導通状
態にして前記第２の反転回路からクロック信号を出力
し、 前記外部回路を接続せずに他励発振する場合、前記第
１の制御入力により前記第１の反転回路からの出力を高
インピーダンスにし、且つ、前記第２の制御入力により
前記帰還回路を非導通状態にして、外部からクロック信
号を前記発振回路出力に入力することによって前記第２
の反転回路からクロック信号を出力することを特徴とす
るものである。
端にコンデンサの一方がそれぞれ接続され、且つ、前記
コンデンサの他方がグランド電位に固定されている外部
回路の両端を発振回路入力および発振回路出力に接続す
ることにより自励発振を行う発振回路であって、 前記発振回路入力を入力とし、第１の制御入力のレベ
ルによって反転データを前記発振回路出力に出力する第
１の反転回路と、前記第１の反転回路の出力を第２の制
御入力のレベルによって前記発振回路入力に戻す帰還回
路と、前記第１の反転回路の出力を入力とし、反転デー
タを出力する第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１
の制御入力により前記第１の反転回路を動作状態にし、
且つ、前記第２の制御入力により前記帰還回路を導通状
態にして前記第２の反転回路からクロック信号を出力
し、 前記外部回路を接続せずに他励発振する場合、前記第
１の制御入力により前記第１の反転回路からの出力を高
インピーダンスにし、且つ、前記第２の制御入力により
前記帰還回路を非導通状態にして、外部からクロック信
号を前記発振回路出力に入力することによって前記第２
の反転回路からクロック信号を出力することを特徴とす
るものである。
作用 この構成により、他励発振時に不要な電流をなくする
ことができ、低消費電力の発振回路が実現される。
ことができ、低消費電力の発振回路が実現される。
実施例 まず、第１の発明の一実施例について第１図を参照し
ながら説明する。第１図において、１はNANDゲートで、
停止手段を備えた反転回路として働く。２はトランスフ
ァーゲートで、帰還回路の導通状態を制御できる。３は
反転回路、４は発振回路入力、５は発振回路出力、６は
クロック出力、７はNANDゲート１の制御入力、８はトラ
ンスファーゲート２の制御入力である。
ながら説明する。第１図において、１はNANDゲートで、
停止手段を備えた反転回路として働く。２はトランスフ
ァーゲートで、帰還回路の導通状態を制御できる。３は
反転回路、４は発振回路入力、５は発振回路出力、６は
クロック出力、７はNANDゲート１の制御入力、８はトラ
ンスファーゲート２の制御入力である。
以上のように構成された発振回路について、以下動作
説明を行なう。
説明を行なう。
自励発振時は、制御入力7,8を“H"レベルに固定する
ことにより従来例と同じ動作をする。他励発振時は、制
御入力7,8を“L"レベルに固定し、発振回路出力５をオ
ープンまたは“H"レベル固定とし、発振回路入力４より
外部クロックを入力することによりクロック出力６から
集積回路内部へクロック信号を供給することができる。
このとき、NANDゲート１及びトランスファーゲート２は
完全に動作を停止しており、電力を一切消費しないので
低消費電力化を実現できる。
ことにより従来例と同じ動作をする。他励発振時は、制
御入力7,8を“L"レベルに固定し、発振回路出力５をオ
ープンまたは“H"レベル固定とし、発振回路入力４より
外部クロックを入力することによりクロック出力６から
集積回路内部へクロック信号を供給することができる。
このとき、NANDゲート１及びトランスファーゲート２は
完全に動作を停止しており、電力を一切消費しないので
低消費電力化を実現できる。
次に第２の発明の一実施例について第２図を参照しな
がら説明する。第２図において、10は反転回路としての
トライステート・インバータで、制御入力７によって出
力を高インピーダンスにすることができる。２はトラン
スファーゲートで、制御入力８によって帰還回路の導通
状態を制御できる。３は別の反転回路、４は発振回路入
力、５は発振回路出力、６はクロック出力である。
がら説明する。第２図において、10は反転回路としての
トライステート・インバータで、制御入力７によって出
力を高インピーダンスにすることができる。２はトラン
スファーゲートで、制御入力８によって帰還回路の導通
状態を制御できる。３は別の反転回路、４は発振回路入
力、５は発振回路出力、６はクロック出力である。
以上のように構成された発振回路について、以下動作
説明を行なう。
説明を行なう。
自励発振時は、制御入力7,8を“H"レベルに固定する
ことにより、第４図に示した従来例と同じ動作を行な
う。
ことにより、第４図に示した従来例と同じ動作を行な
う。
他励発振時は、制御入力7,8を“L"レベルに固定し、
発振回路入力４はオープンとし、発振回路出力より外部
クロックを入力することによって、クロック出力６から
集積回路内部へクロック信号を供給することができる。
このとき、反転回路であるトライステート・インバータ
と、トランスファーゲートは完全に動作を停止してお
り、電力を一切消費しないので低消費電力化を実現でき
る。
発振回路入力４はオープンとし、発振回路出力より外部
クロックを入力することによって、クロック出力６から
集積回路内部へクロック信号を供給することができる。
このとき、反転回路であるトライステート・インバータ
と、トランスファーゲートは完全に動作を停止してお
り、電力を一切消費しないので低消費電力化を実現でき
る。
発明の効果 以上述べたように本発明の発振回路は、反転回路の停
止手段又は高インピーダンスにする手段と、その反転回
路の帰還回路を不通にする手段とを設けることにより低
消費電力化を実現したもので、ポータブル機器に応用し
て優れた効果が得られる。
止手段又は高インピーダンスにする手段と、その反転回
路の帰還回路を不通にする手段とを設けることにより低
消費電力化を実現したもので、ポータブル機器に応用し
て優れた効果が得られる。
第１図及び第２図は本発明の発振回路の実施例の構成を
示すブロック図、第３図及び第４図は従来の発振回路の
構成を示すブロック図、第５図は自励発振に必要な外部
回路の回路図である。 １……NANDゲート、２……トランスファーゲート、３…
…反転回路、7,8……制御入力。
示すブロック図、第３図及び第４図は従来の発振回路の
構成を示すブロック図、第５図は自励発振に必要な外部
回路の回路図である。 １……NANDゲート、２……トランスファーゲート、３…
…反転回路、7,8……制御入力。
Claims (2)
- 【請求項１】水晶振動子の両端にコンデンサの一方がそ
れぞれ接続され、且つ、前記コンデンサの他方がグラン
ド電位に固定されている外部回路の両端を発振回路入力
および発振回路出力に接続することにより自励発振を行
う発振回路であって、 前記発振回路入力を入力とし、第１の制御入力のレベル
によって反転データを前記発振回路出力に出力する第１
の反転回路と、前記第１の反転回路の出力を第２の制御
入力のレベルによって前記発振回路入力に戻す帰還回路
と、前記発振回路入力を入力とし、反転データを出力す
る第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１の
制御入力により前記第１の反転回路を動作状態にし、且
つ、前記第２の制御入力により前記帰還回路を導通状態
にして前記第２の反転回路からクロック信号を出力し、 前記外部回路を接続せずに他励発振する場合、前記第１
の制御入力により前記第１の反転回路を停止状態にし、
且つ、前記第２の制御入力により前記帰還回路を非導通
状態にして、外部からクロック信号を前記発振回路入力
に入力することによって前記第２の反転回路からクロッ
ク信号を出力することを特徴とする発振回路。 - 【請求項２】水晶振動子の両端にコンデンサの一方がそ
れぞれ接続され、且つ、前記コンデンサの他方がグラン
ド電位に固定されている外部回路の両端を発振回路入力
および発振回路出力に接続することにより自励発振を行
う発振回路であって、 前記発振回路入力を入力とし、第１の制御入力のレベル
によって反転データを前記発振回路出力に出力する第１
の反転回路と、前記第１の反転回路の出力を第２の制御
入力のレベルによって前記発振回路入力に戻す帰還回路
と、前記第１の反転回路の出力を入力とし、反転データ
を出力する第２の反転回路とを備え、 前記外部回路を接続して自励発振する場合、前記第１の
制御入力により前記第１の反転回路を動作状態にし、且
つ、前記第２の制御入力により前記帰還回路を導通状態
にして前記第２の反転回路からクロック信号を出力し、 前記外部回路を接続せずに他励発振する場合、前記第１
の制御入力により前記第１の反転回路からの出力を高イ
ンピーダンスにし、且つ、前記第２の制御入力により前
記帰還回路を非導通状態にして、外部からクロック信号
を前記発振回路出力に入力することによって前記第２の
反転回路からクロック信号を出力することを特徴とする
発振回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-186437 | 1989-07-19 | ||
| JP18643789 | 1989-07-19 | ||
| JP23606489 | 1989-09-12 | ||
| JP1-236064 | 1989-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03179806A JPH03179806A (ja) | 1991-08-05 |
| JP2712746B2 true JP2712746B2 (ja) | 1998-02-16 |
Family
ID=26503763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106180A Expired - Fee Related JP2712746B2 (ja) | 1989-07-19 | 1990-04-20 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712746B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157006A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | マイクロコンピユ−タの発振回路 |
| JPS62132405A (ja) * | 1985-12-04 | 1987-06-15 | Toshiba Corp | 水晶発振回路 |
| JPS62159005U (ja) * | 1986-03-31 | 1987-10-08 |
-
1990
- 1990-04-20 JP JP2106180A patent/JP2712746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03179806A (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| EP0838898B1 (en) | Dual-mode oscillator circuit | |
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| JP2578817B2 (ja) | マイクロプロセツサ | |
| JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPH11234043A (ja) | 発振回路および半導体集積回路 | |
| JP2757478B2 (ja) | クロック回路 | |
| JPS59195726A (ja) | マイクロコンピユ−タ | |
| JPH0553402B2 (ja) | ||
| JPS6143274Y2 (ja) | ||
| JP2853718B2 (ja) | 出力制御回路 | |
| JPH0519023A (ja) | 集積回路装置 | |
| JP2000216667A (ja) | クロック発振回路 | |
| JPH04267607A (ja) | 発振用駆動回路 | |
| JPH054846B2 (ja) | ||
| JPS62111503A (ja) | 発振回路 | |
| KR19990048765A (ko) | 크리스탈과 알시 겸용 발진 회로 | |
| JP2002135092A (ja) | 波形整形回路 | |
| JPS59201515A (ja) | 発振回路 | |
| JPH10126243A (ja) | 半導体装置 | |
| JP2000148280A (ja) | クロック信号生成システム | |
| JPH07240092A (ja) | Ｄｒａｍリフレッシュクロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |