JPH11234043A - 発振回路および半導体集積回路 - Google Patents
発振回路および半導体集積回路Info
- Publication number
- JPH11234043A JPH11234043A JP10037397A JP3739798A JPH11234043A JP H11234043 A JPH11234043 A JP H11234043A JP 10037397 A JP10037397 A JP 10037397A JP 3739798 A JP3739798 A JP 3739798A JP H11234043 A JPH11234043 A JP H11234043A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- operation mode
- output
- oscillation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims 2
- 239000000919 ceramic Substances 0.000 abstract description 25
- 230000007704 transition Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0094—Measures to ensure starting of oscillations
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路を複雑化することなく、低消費電力モー
ドから通常動作モードヘの遷移時間を短くできる発振回
路および半導体集積回路を提供する。 【解決手段】 本発明の発振回路は、インバータセラミ
ック発振器１とインバータ２とＮＡＮＤゲート３とを備
える。ＮＡＮＤゲート３は、通常動作モード時にはイン
バータセラミック発振器１の出力をそのまま出力し、低
消費電力モード時には出力論理を固定にする。インバー
タセラミック発振器１の内部には、並列接続された大サ
イズのクロックドインバータ１１と小サイズのインバー
タ１２とが設けられる。インバータ１２は常に動作状態
で、インバータ１１は通常動作モード時のみ動作する。
このため、低消費電力モードから通常動作モードに移行
する際のインバータセラミック発振器１の発振動作が安
定するまでの期間を短くでき、かつ、低消費電力モード
時の消費電力を低減できる。
ドから通常動作モードヘの遷移時間を短くできる発振回
路および半導体集積回路を提供する。 【解決手段】 本発明の発振回路は、インバータセラミ
ック発振器１とインバータ２とＮＡＮＤゲート３とを備
える。ＮＡＮＤゲート３は、通常動作モード時にはイン
バータセラミック発振器１の出力をそのまま出力し、低
消費電力モード時には出力論理を固定にする。インバー
タセラミック発振器１の内部には、並列接続された大サ
イズのクロックドインバータ１１と小サイズのインバー
タ１２とが設けられる。インバータ１２は常に動作状態
で、インバータ１１は通常動作モード時のみ動作する。
このため、低消費電力モードから通常動作モードに移行
する際のインバータセラミック発振器１の発振動作が安
定するまでの期間を短くでき、かつ、低消費電力モード
時の消費電力を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、第１の動作モード
（例えば、通常動作モード）と第２の動作モード（例え
ば、倶消費電力モード）を有するシステムで用いられる
発振回路に関する。
（例えば、通常動作モード）と第２の動作モード（例え
ば、倶消費電力モード）を有するシステムで用いられる
発振回路に関する。
【０００２】
【従来の技術】ノート型コンピュータや携帯電話などの
ようにバッテリで駆動する電子機器は、通常動作モード
の他に、消費電力低減のために低消費電力モードを備え
たものが多い。低消費電力モード時は、システム内の各
部に供給されるシステムクロックを停止させて消費電力
低減を図るのが一般的である。
ようにバッテリで駆動する電子機器は、通常動作モード
の他に、消費電力低減のために低消費電力モードを備え
たものが多い。低消費電力モード時は、システム内の各
部に供給されるシステムクロックを停止させて消費電力
低減を図るのが一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、システ
ムクロックを生成するセラミック振動子等の発振器は、
発振開始直後は発振動作が不安定であり、発振動作が安
定した後にシステム各部にシステムクロックを供給する
必要がある。したがって、システムクロックをいったん
停止させた後に再び通常動作モードに移行する場合に
は、システムクロックが安定化するまで待機しなければ
ならず、モード切替に時間がかかってしまう。
ムクロックを生成するセラミック振動子等の発振器は、
発振開始直後は発振動作が不安定であり、発振動作が安
定した後にシステム各部にシステムクロックを供給する
必要がある。したがって、システムクロックをいったん
停止させた後に再び通常動作モードに移行する場合に
は、システムクロックが安定化するまで待機しなければ
ならず、モード切替に時間がかかってしまう。
【０００４】また、システムクロックが安定化したか否
かを通常はカウンタの計測値により判断するため、カウ
ンタを初めとするハードウェア回路が新たに必要とな
り、コストアップの要因になる。
かを通常はカウンタの計測値により判断するため、カウ
ンタを初めとするハードウェア回路が新たに必要とな
り、コストアップの要因になる。
【０００５】本発明は、このような点に鑑みてなされた
ものであり、その目的は、回路を複雑化することなく、
第２の動作モード（低消費電力モード）から第１の動作
モード（通常動作モード）への遷移時間を短くできる発
振回路および半導体集積回路を提供することにある。
ものであり、その目的は、回路を複雑化することなく、
第２の動作モード（低消費電力モード）から第１の動作
モード（通常動作モード）への遷移時間を短くできる発
振回路および半導体集積回路を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、所定の共振周波数を有する
振動子と、入力信号を反転出力するインバータ部と、所
定のインピーダンスを有するインピーダンス素子とを並
列接続して構成される発振部を備えた発振回路におい
て、第１の動作モード時には前記発振部からの発振出力
に応じた信号を出力し、第１の動作モードよりも消費電
力の少ない第２の動作モード時には前記発振部の発振出
力に関係なく出力論理を固定にする論理回路部を備え、
前記インバータ部は、前記振動子および前記インピーダ
ンス素子に並列接続された第１および第２のインバータ
を有し、前記第１のインバータは、前記第１の動作モー
ド時には入力信号を反転して出力し、かつ、前記第２の
動作モード時には出力論理をハイインピーダンス状態に
設定し、前記第２のインバータは、モードにかかわらず
入力信号を反転出力するものである。
ために、請求項１の発明は、所定の共振周波数を有する
振動子と、入力信号を反転出力するインバータ部と、所
定のインピーダンスを有するインピーダンス素子とを並
列接続して構成される発振部を備えた発振回路におい
て、第１の動作モード時には前記発振部からの発振出力
に応じた信号を出力し、第１の動作モードよりも消費電
力の少ない第２の動作モード時には前記発振部の発振出
力に関係なく出力論理を固定にする論理回路部を備え、
前記インバータ部は、前記振動子および前記インピーダ
ンス素子に並列接続された第１および第２のインバータ
を有し、前記第１のインバータは、前記第１の動作モー
ド時には入力信号を反転して出力し、かつ、前記第２の
動作モード時には出力論理をハイインピーダンス状態に
設定し、前記第２のインバータは、モードにかかわらず
入力信号を反転出力するものである。
【０００７】請求項１の発明を、例えば図１に対応づけ
て説明すると、「振動子」はセラミック振動子１４に、
「インバータ部」はクロックドインバータ１１およびイ
ンバータ１２に、「インピーダンス素子」は抵抗１３
に、「論理回路部」はＮＡＮＤゲート３に、それぞれ対
応する。また、「第１の動作モード」は例えば通常動作
モードに、「第２の動作モード」は例えば低消費電力モ
ードに、それぞれ対応する。
て説明すると、「振動子」はセラミック振動子１４に、
「インバータ部」はクロックドインバータ１１およびイ
ンバータ１２に、「インピーダンス素子」は抵抗１３
に、「論理回路部」はＮＡＮＤゲート３に、それぞれ対
応する。また、「第１の動作モード」は例えば通常動作
モードに、「第２の動作モード」は例えば低消費電力モ
ードに、それぞれ対応する。
【０００８】
【発明の実施の形態】以下、本発明に係る発振回路につ
いて、図面を参照しながら具体的に説明する。
いて、図面を参照しながら具体的に説明する。
【０００９】図１は本発明に係る発振回路の一実施形態
の回路図である。図１の発振回路は、特定の周波数で発
振動作を行うインバータセラミック発振器１と、モード
切替信号ＨＡＬＤの反転信号を出力するインバータ２
と、インバータセラミック発振器１の発振出力の反転信
号を出力するか否かを切り替えるシュミットトリガ型の
ＮＡＮＤゲート３とを備える。ＮＡＮＤゲート３は、イ
ンバータセラミック発振器１の発振出力を波形整形して
出力する。このＮＡＮＤゲート３の出力は、システムク
ロックとしてチップ内の各部に供給される。
の回路図である。図１の発振回路は、特定の周波数で発
振動作を行うインバータセラミック発振器１と、モード
切替信号ＨＡＬＤの反転信号を出力するインバータ２
と、インバータセラミック発振器１の発振出力の反転信
号を出力するか否かを切り替えるシュミットトリガ型の
ＮＡＮＤゲート３とを備える。ＮＡＮＤゲート３は、イ
ンバータセラミック発振器１の発振出力を波形整形して
出力する。このＮＡＮＤゲート３の出力は、システムク
ロックとしてチップ内の各部に供給される。
【００１０】インバータセラミック発振器１は、クロッ
クドインバータ１１と、インバータ１２と、抵抗１３
と、所定の共振周波数を有するセラミック振動子１４
と、セラミック振動子１４の振動を安定化させるコンデ
ンサＣ１，Ｃ２とを有する。
クドインバータ１１と、インバータ１２と、抵抗１３
と、所定の共振周波数を有するセラミック振動子１４
と、セラミック振動子１４の振動を安定化させるコンデ
ンサＣ１，Ｃ２とを有する。
【００１１】クロックドインバータ１１は、インバータ
２の出力論理に応じて、オン／オフ制御される。例え
ば、モード切替信号ＨＡＬＤがローレベル（通常動作モ
ード）のときは、クロックドインバータ１１はオン状態
になり、入力信号を反転して出力する。また、ＮＡＮＤ
ゲート３は、クロックドインバータ１１の出力を反転出
力する。一方、モード切替信号ＨＡＬＤがハイレベル
（低消費電力モード）のときは、クロックドインバータ
１１はオフ状態、すなわちハイインピーダンス状態にな
り、ＮＡＮＤゲート３の出力は、ハイレベル固定にな
る。
２の出力論理に応じて、オン／オフ制御される。例え
ば、モード切替信号ＨＡＬＤがローレベル（通常動作モ
ード）のときは、クロックドインバータ１１はオン状態
になり、入力信号を反転して出力する。また、ＮＡＮＤ
ゲート３は、クロックドインバータ１１の出力を反転出
力する。一方、モード切替信号ＨＡＬＤがハイレベル
（低消費電力モード）のときは、クロックドインバータ
１１はオフ状態、すなわちハイインピーダンス状態にな
り、ＮＡＮＤゲート３の出力は、ハイレベル固定にな
る。
【００１２】クロックドインバータ１１とインバータ１
２はいずれもトランジスタを組み合わせて形成される
が、クロックドインバータ１１を構成するトランジスタ
のサイズ（ディメンジョン）は、インバータ１２を構成
するトランジスタのサイズよりも大きい。サイズが大き
いほどトランジスタの消費電力が増えるため、クロック
ドインバータ１１の方がインバータ１２よりも消費電力
が大きくなる。
２はいずれもトランジスタを組み合わせて形成される
が、クロックドインバータ１１を構成するトランジスタ
のサイズ（ディメンジョン）は、インバータ１２を構成
するトランジスタのサイズよりも大きい。サイズが大き
いほどトランジスタの消費電力が増えるため、クロック
ドインバータ１１の方がインバータ１２よりも消費電力
が大きくなる。
【００１３】図２は図１の発振回路の等価回路図であ
り、この図を用いて図１の回路の動作を説明する。図１
のセラミック振動子１４は、等価的に、図２の発振部２
１、ダンピング抵抗２２およびカップリングコンデンサ
２３に相当する。また、図２では、図１のクロックドイ
ンバータ１１を、インバータ２４とスイッチ２５に分け
て図示している。
り、この図を用いて図１の回路の動作を説明する。図１
のセラミック振動子１４は、等価的に、図２の発振部２
１、ダンピング抵抗２２およびカップリングコンデンサ
２３に相当する。また、図２では、図１のクロックドイ
ンバータ１１を、インバータ２４とスイッチ２５に分け
て図示している。
【００１４】図２に示すように、発振部２２の出力は、
ダンピング抵抗２２により高調波成分が抑制され、カッ
プリングコンデンサ２３により直流分が除去される。こ
れにより、共振周波数成分のみがインバータ１１，２４
で増幅されて帰還され、最終的に、セラミック振動子１
４の共振周波数と同じ周波数の発振信号が図１，２の発
振回路から出力される。
ダンピング抵抗２２により高調波成分が抑制され、カッ
プリングコンデンサ２３により直流分が除去される。こ
れにより、共振周波数成分のみがインバータ１１，２４
で増幅されて帰還され、最終的に、セラミック振動子１
４の共振周波数と同じ周波数の発振信号が図１，２の発
振回路から出力される。
【００１５】通常動作モード時は図２のスイッチ２５が
オンし、インバータ１２，２４が並列接続された状態に
なる。この場合、両インバータ１２，２４に電流が流れ
るため、消費電力が増えてしまうが、通常動作モードな
ので特に支障はない。また、通常動作モード時は、図１
のＮＡＮＤゲート３の入力端子ａはハイレベルになるた
め、インバータセラミック発振器１の出力を反転した信
号がＮＡＮＤゲート３から出力される。
オンし、インバータ１２，２４が並列接続された状態に
なる。この場合、両インバータ１２，２４に電流が流れ
るため、消費電力が増えてしまうが、通常動作モードな
ので特に支障はない。また、通常動作モード時は、図１
のＮＡＮＤゲート３の入力端子ａはハイレベルになるた
め、インバータセラミック発振器１の出力を反転した信
号がＮＡＮＤゲート３から出力される。
【００１６】一方、低消費電力モード時は図２のスイッ
チ２５がオフし、インバータ１２だけがセラミック振動
子１４と抵抗１３に並列接続された状態になる。この場
合、インバータ２４には電流は流れないため、消費電力
の低減が図れる。また、低消費電力モード時は、ＮＡＮ
Ｄゲート３の出力はハイレベル固定になるため、図１の
発振回路から発振信号が出力されることはない。したが
って、発振回路からの発振信号（システムクロック）の
供給を受けるチップ内の回路はすべて非動作状態にな
り、チップ内で消費される電力を最小限に抑えることが
できる。
チ２５がオフし、インバータ１２だけがセラミック振動
子１４と抵抗１３に並列接続された状態になる。この場
合、インバータ２４には電流は流れないため、消費電力
の低減が図れる。また、低消費電力モード時は、ＮＡＮ
Ｄゲート３の出力はハイレベル固定になるため、図１の
発振回路から発振信号が出力されることはない。したが
って、発振回路からの発振信号（システムクロック）の
供給を受けるチップ内の回路はすべて非動作状態にな
り、チップ内で消費される電力を最小限に抑えることが
できる。
【００１７】ただし、低消費電力モード時でも、インバ
ータセラミック発振器１自体は発振動作を継続して行う
ため、その後に通常動作モードに切り替わったときに、
インバータセラミック発振器１の発振動作が安定するま
での時間が非常に短くなる。より詳しくは、図１の発振
回路は、クロックドインバータ１１がオフ状態からオン
状態に変化するのに必要な遷移時間とほぼ同程度の短い
時間で発振動作を安定化させることができる。
ータセラミック発振器１自体は発振動作を継続して行う
ため、その後に通常動作モードに切り替わったときに、
インバータセラミック発振器１の発振動作が安定するま
での時間が非常に短くなる。より詳しくは、図１の発振
回路は、クロックドインバータ１１がオフ状態からオン
状態に変化するのに必要な遷移時間とほぼ同程度の短い
時間で発振動作を安定化させることができる。
【００１８】このように、本実施形態の発振回路は、イ
ンバータセラミック発振器１の内部に、並列接続された
大サイズのクロックドインバータ１１と小サイズのイン
バータ１２とを設け、小サイズのインバータ１２は常に
動作状態にし、大サイズのインバータ１１は通常動作モ
ード時のみ動作させるようにし、さらに、インバータセ
ラミック発振器１１の出力側にＮＡＮＤゲート３を設け
て、低消費電力動作モード時に発振信号が出力されない
ようにしたため、低消費電力モード時の消費電力を低減
できるとともに、低消費電力モードから通常動作モード
に移行する際のインバータセラミック発振器１の発振動
作が安定するまでの期間を短縮できる。なお、上述した
実施形態では、セラミック振動子１４を用いたインバー
タセラミック発振器１を一例として説明したが、本発明
は、並列接続された複数のインバータを有する発振回路
であれば、特に回路構成は間わない。例えば、セラミッ
ク振動子１４の代わりに、水晶振動子を用いて発振回路
を構成してもよい。
ンバータセラミック発振器１の内部に、並列接続された
大サイズのクロックドインバータ１１と小サイズのイン
バータ１２とを設け、小サイズのインバータ１２は常に
動作状態にし、大サイズのインバータ１１は通常動作モ
ード時のみ動作させるようにし、さらに、インバータセ
ラミック発振器１１の出力側にＮＡＮＤゲート３を設け
て、低消費電力動作モード時に発振信号が出力されない
ようにしたため、低消費電力モード時の消費電力を低減
できるとともに、低消費電力モードから通常動作モード
に移行する際のインバータセラミック発振器１の発振動
作が安定するまでの期間を短縮できる。なお、上述した
実施形態では、セラミック振動子１４を用いたインバー
タセラミック発振器１を一例として説明したが、本発明
は、並列接続された複数のインバータを有する発振回路
であれば、特に回路構成は間わない。例えば、セラミッ
ク振動子１４の代わりに、水晶振動子を用いて発振回路
を構成してもよい。
【００１９】また、図１では、クロックドインバータ１
１とインバータ１２とを並列接続する例を示したが、イ
ンバータと同等の作用を行うものであれば、種類や形態
は問わない。例えば、図３に示すように、インバータ１
２をクロックドインバータ１２ａやNANDゲート１２ｂ等
に置き換えてもよい。
１とインバータ１２とを並列接続する例を示したが、イ
ンバータと同等の作用を行うものであれば、種類や形態
は問わない。例えば、図３に示すように、インバータ１
２をクロックドインバータ１２ａやNANDゲート１２ｂ等
に置き換えてもよい。
【００２０】また、図１では、サイズの異なる２種類の
インバータ１１，１２を並列接続する例を示したが、同
サイズのインバータを複数並列接続し、通常動作モード
時は全インバータを動作させ、低消費電力モード時は一
部のインバータのみ動作させて消費電力の低減を図って
もよい。
インバータ１１，１２を並列接続する例を示したが、同
サイズのインバータを複数並列接続し、通常動作モード
時は全インバータを動作させ、低消費電力モード時は一
部のインバータのみ動作させて消費電力の低減を図って
もよい。
【００２１】また、上述した実施形態では、図１のクロ
ックドインバータ１１を構成するトランジスタのサイズ
を、インバータ１２を構成するトランジスタのサイズよ
りも大きくする例について説明したが、例えばインバー
タ１２の内部回路構成を、クロックドインバータ１１よ
りも低消費電力型の回路構成にしてもよい。
ックドインバータ１１を構成するトランジスタのサイズ
を、インバータ１２を構成するトランジスタのサイズよ
りも大きくする例について説明したが、例えばインバー
タ１２の内部回路構成を、クロックドインバータ１１よ
りも低消費電力型の回路構成にしてもよい。
【００２２】また、図１では、インバータセラミック発
振器１の出力端子にＮＡＮＤゲート３を接続している
が、低消費電力時に出力論理が固定になるのであれば、
ＮＡＮＤゲート３以外の論理ゲートを接続してもよい。
ただし、波形整形を行う必要があるため、シュミット型
の論理ゲートを用いるのが望ましい。
振器１の出力端子にＮＡＮＤゲート３を接続している
が、低消費電力時に出力論理が固定になるのであれば、
ＮＡＮＤゲート３以外の論理ゲートを接続してもよい。
ただし、波形整形を行う必要があるため、シュミット型
の論理ゲートを用いるのが望ましい。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、発振部の内部に、並列接続された第１および第２
のインバータを設け、第２のインバータは常に動作状態
にし、第１のインバータは第１の動作モード時のみ動作
させるようにし、さらに、発振部の出力側に論理回路部
を設けて、第２の動作モード時には発振部からの発振信
号が出力されないようにしたため、第２の動作モード時
の消費電力を低減できるとともに、第２の動作モードか
ら第１の動作モードに移行する際の発振部の発振動作が
安定するまでの期間を非常に短くすることができる。
れば、発振部の内部に、並列接続された第１および第２
のインバータを設け、第２のインバータは常に動作状態
にし、第１のインバータは第１の動作モード時のみ動作
させるようにし、さらに、発振部の出力側に論理回路部
を設けて、第２の動作モード時には発振部からの発振信
号が出力されないようにしたため、第２の動作モード時
の消費電力を低減できるとともに、第２の動作モードか
ら第１の動作モードに移行する際の発振部の発振動作が
安定するまでの期間を非常に短くすることができる。
【図面の簡単な説明】
【図１】本発明に係る発振回路の一実施形態の回路図。
【図２】図１の発振回路の等価回路図。
【図３】インバータをクロックドインバータやＮＡＮＤ
ゲートに置き換えた例を示す図。
ゲートに置き換えた例を示す図。
１ インバータセラミック発振器 ２，１２，２４ インバータ ３ ＮＡＮＤゲート １１ クロックドインバータ １３ 抵抗 １４ セラミック振動子 ２１ 発振部 ２２ ダンピング抵抗 ２３ カップリングコンデンサ Ｃ１，Ｃ２ コンデンサ
Claims (4)
- 【請求項１】所定の共振周波数を有する振動子と、入力
信号を反転出力するインバータ部と、所定のインピーダ
ンスを有するインピーダンス素子とを並列接続して構成
される発振部を備えた発振回路において、 第１の動作モード時には前記発振部からの発振出力に応
じた信号を出力し、第１の動作モードよりも消費電力の
少ない第２の動作モード時には前記発振部の発振出力に
関係なく出力論理を固定にする論理回路部を備え、 前記インバータ部は、前記振動子および前記インピーダ
ンス素子に並列接続された第１および第２のインバータ
を有し、 前記第１のインバータは、前記第１の動作モード時には
入力信号を反転して出力し、かつ、前記第２の動作モー
ド時には出力論理をハイインピーダンス状態に設定し、
前記第２のインバータは、モードにかかわらず入力信号
を反転出力することを特徴とする発振回路。 - 【請求項２】前記第２のインバータは、前記第１のイン
バータよりも消費電力の少ない回路で構成されることを
特徴とする請求項１に記載の発振回路。 - 【請求項３】前記第１のインバータを構成するトランジ
スタのサイズを、前記第２のインバータを構成するトラ
ンジスタのサイズよりも大きくしたことを特徴とする請
求項２に記載の発振回路。 - 【請求項４】請求項１〜３のいずれかに記載の発振回路
を半導体基板上に形成し、前記発振回路の出力を半導体
基板上に形成された各部の回路に供給することを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037397A JPH11234043A (ja) | 1998-02-19 | 1998-02-19 | 発振回路および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037397A JPH11234043A (ja) | 1998-02-19 | 1998-02-19 | 発振回路および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234043A true JPH11234043A (ja) | 1999-08-27 |
Family
ID=12496405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10037397A Pending JPH11234043A (ja) | 1998-02-19 | 1998-02-19 | 発振回路および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234043A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
| EP2242175B1 (en) * | 2009-01-23 | 2019-03-13 | Rohm Co., Ltd. | Oscillator circuit |
-
1998
- 1998-02-19 JP JP10037397A patent/JPH11234043A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
| EP2242175B1 (en) * | 2009-01-23 | 2019-03-13 | Rohm Co., Ltd. | Oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004240651A (ja) | 電源制御装置及び情報処理装置 | |
| JPH08250983A (ja) | フィードバック・ラッチおよびその方法 | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JPH0816276A (ja) | マイクロコンピュータ | |
| US6903616B2 (en) | Startup circuit and method for starting an oscillator after power-off | |
| JP2000013143A (ja) | 発振回路 | |
| US6891409B2 (en) | Semiconductor device | |
| JPH11234043A (ja) | 発振回路および半導体集積回路 | |
| US6791428B2 (en) | Duty cycle tuner for low power real time clock oscillator | |
| JP2000513509A (ja) | 電圧レベルシフト回路を備える低電圧低電力発振器 | |
| JP4547226B2 (ja) | 発振器及び半導体装置 | |
| JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
| JP2008099247A (ja) | 表面弾性波（ｓａｗ）式発振器を有するトランスミッタ集積回路 | |
| JPS6148726B2 (ja) | ||
| JP3892693B2 (ja) | クロックノイズ除去回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| JP2006340133A (ja) | 半導体集積回路 | |
| JP2010103671A (ja) | 半導体集積回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP4277645B2 (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JP2722920B2 (ja) | クロック発振停止制御回路 | |
| KR19990048765A (ko) | 크리스탈과 알시 겸용 발진 회로 | |
| KR100496853B1 (ko) | 반도체장치의다기능발진기 | |
| JPH03165619A (ja) | クロック供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |