JP4277645B2 - 発振開始検出回路及びそれを内蔵した半導体集積回路 - Google Patents
発振開始検出回路及びそれを内蔵した半導体集積回路 Download PDFInfo
- Publication number
- JP4277645B2 JP4277645B2 JP2003361549A JP2003361549A JP4277645B2 JP 4277645 B2 JP4277645 B2 JP 4277645B2 JP 2003361549 A JP2003361549 A JP 2003361549A JP 2003361549 A JP2003361549 A JP 2003361549A JP 4277645 B2 JP4277645 B2 JP 4277645B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- signal
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
また、第2の回路が、第1の回路から出力される分周信号に同期してハイレベルの信号をラッチする第1のフリップフロップと、第1の回路から出力される分周信号に同期して第1のフリップフロップの出力信号をラッチする第2のフリップフロップとを含み、第3の回路が、第1の回路から出力される分周信号に同期してローレベルの信号をラッチする第3のフリップフロップと、第1の回路から出力される分周信号に同期して第3のフリップフロップの出力信号をラッチする第4のフリップフロップとを含むようにしても良い。
また、本発明に係る半導体集積回路は、以上に述べたいずれかの発振開始検出回路を内蔵している。
図1は、本発明の第1の実施形態に係る半導体集積回路の一部の構成を示す図である。この半導体集積回路は、水晶振動子、セラミック振動子、又は、SAW振動子等の発振素子を用いた発振回路100からの発振信号を入力端子を介して入力する発振開始検出回路を内蔵している。なお、発振回路100の少なくとも一部を、半導体集積回路に内蔵するようにしても良い。
図2は、本発明の第2の実施形態に係る半導体集積回路の一部の構成を示す図である。本発明の第2の実施形態においては、図1におけるエクスクルーシブOR回路40の替わりにエクスクルーシブNOR回路41を用いており、それに対応して出力回路53も変更している。その他の点に関しては、第1の実施形態と同様である。
Claims (6)
- 発振回路によって生成される発振信号を所定の分周比で分周して分周信号を出力する第1の回路と、
前記第1の回路から出力される分周信号に同期してハイレベルの信号を順次ラッチする複数のフリップフロップを含む第2の回路と、
前記第1の回路から出力される分周信号に同期してローレベルの信号を順次ラッチする複数のフリップフロップを含む第3の回路と、
前記第2及び第3の回路の出力信号のレベルが一致するか否かに従って制御信号を活性化する第4の回路と、
前記発振回路によって生成される発振信号を入力し、前記第4の回路から出力される制御信号が活性化されたときに発振信号を出力する第5の回路と、
を具備する発振開始検出回路。 - 前記第1の回路が、直列に接続された複数の1/2分周回路を含む、請求項1記載の発振開始検出回路。
- 前記第2の回路が、
前記第1の回路から出力される分周信号に同期してハイレベルの信号をラッチする第1のフリップフロップと、
前記第1の回路から出力される分周信号に同期して前記第1のフリップフロップの出力信号をラッチする第2のフリップフロップと、
を含み、前記第3の回路が、
前記第1の回路から出力される分周信号に同期してローレベルの信号をラッチする第3のフリップフロップと、
前記第1の回路から出力される分周信号に同期して前記第3のフリップフロップの出力信号をラッチする第4のフリップフロップと、
を含む、請求項1又は2記載の発振開始検出回路。 - 前記第5の回路が、前記発振回路によって生成される発振信号と、前記第2及び第3の回路の出力信号のレベルが一致するときにローレベルとなり一致しないときにハイレベルとなる制御信号との論理積を求めるAND回路又はNAND回路を含む、請求項項1〜3のいずれか1項記載の発振開始検出回路。
- 前記第5の回路が、前記発振回路によって生成される発振信号と、前記第2及び第3の回路の出力信号のレベルが一致するときにハイレベルとなり一致しないときにローレベルとなる制御信号との論理和を求めるOR回路又はNOR回路を含む、請求項1〜3のいずれか1項記載の発振開始検出回路。
- 請求項1〜5のいずれか1項記載の発振開始検出回路を内蔵した半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003361549A JP4277645B2 (ja) | 2003-10-22 | 2003-10-22 | 発振開始検出回路及びそれを内蔵した半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003361549A JP4277645B2 (ja) | 2003-10-22 | 2003-10-22 | 発振開始検出回路及びそれを内蔵した半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005130067A JP2005130067A (ja) | 2005-05-19 |
JP4277645B2 true JP4277645B2 (ja) | 2009-06-10 |
Family
ID=34641457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003361549A Expired - Fee Related JP4277645B2 (ja) | 2003-10-22 | 2003-10-22 | 発振開始検出回路及びそれを内蔵した半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4277645B2 (ja) |
-
2003
- 2003-10-22 JP JP2003361549A patent/JP4277645B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005130067A (ja) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7250822B2 (en) | Clock oscillator | |
JP3141816B2 (ja) | 発振回路 | |
US6084483A (en) | Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit | |
US7203126B2 (en) | Integrated circuit systems and devices having high precision digital delay lines therein | |
TW502493B (en) | Voltage controlled oscillator, PLL circuit and semiconductor integrated circuit device | |
US7863992B2 (en) | Oscillator having comparator circuits having adjustable driving capabilities and method for operating the same | |
JP5384959B2 (ja) | 電子回路 | |
JPH07202690A (ja) | クロック信号発生回路 | |
US6094105A (en) | Oscillator with digital frequency control | |
JP4463807B2 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
US6801062B2 (en) | Output circuit | |
JP2009529823A (ja) | 水晶発振子のためのパルス整形回路 | |
JP2000013143A (ja) | 発振回路 | |
JP4277645B2 (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 | |
CN112994660B (zh) | 触发器电路和振荡器 | |
US7321270B2 (en) | Current-controlled CMOS ring oscillator circuit | |
JP3176296B2 (ja) | クロック信号発生回路 | |
US6943638B1 (en) | Voltage controlled oscillator and electronic system using the same | |
US9581973B1 (en) | Dual mode clock using a common resonator and associated method of use | |
JP3323153B2 (ja) | Pll回路 | |
JP2004129198A (ja) | ジッター発生回路及び半導体装置 | |
JPH11145727A (ja) | 発振回路 | |
JP2006340133A (ja) | 半導体集積回路 | |
JP3964652B2 (ja) | 水晶発振装置 | |
KR920006751B1 (ko) | 고집적소자의 초기전원 공급시 칩 안정화 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |