JP2009529823A

JP2009529823A - 水晶発振子のためのパルス整形回路

Info

Publication number: JP2009529823A
Application number: JP2008557886A
Authority: JP
Inventors: マッホーチケヴィン
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2006-03-10
Filing date: 2007-03-08
Publication date: 2009-08-20
Also published as: WO2007105153A1; US20090039972A1; CN101401306A; EP1997226A1; US7764135B2; CN101401306B

Abstract

可変閾値の多段パルス整形回路を活用した、回路配置及び方法を用いて、水晶発振回路の信号出力をパルス整形する。パルス整形回路の各段は、ラッチの入力を駆動するシュミット・トリガを有し、該シュミット・トリガは水晶発振回路によって発生する歪んだパルスを拒否するために制御されるプログラム可能なトリップ・ポイントを有する。可変閾値の多段パルス整形回路は、例えば、ノイズおよび他の環境効果に対して強い電子回路のためのクロック信号の生成に用いることによって、電子回路におけるクロック関連のエラーの可能性を低減できる。

Description

本発明は、一般に、水晶発振子によってクロック信号を発生させる方法および回路配置に関連する。

水晶発振器は、極めて正確な周波数の電気信号を発生させるために用いられる。水晶発振回路によって発生される電気信号は正確な時間基準が要求される多くの用途に用いられ、例えば腕時計において時間の経過を追うため、安定なクロック信号をディジタル集積回路に提供するため、および無線送信機のための周波数を安定させるために用いられている。

特に、水晶発振回路を用いてディジタル集積回路のためのクロック信号を発生させるときには、クロック信号が安定かつ正確になるように特別の注意を払わなくてはならない。その理由は、クロック信号の歪みや不規則性が予期せぬ結果及び／又はデータ破壊につながりかねないからである。

多くの場合、水晶発振回路は、スタートアップを保証し、振動振幅を制御し、電力消費を制限し、ＥＭＩノイズを低減するのが望ましい回路を考慮して設計される。しかし、水晶発振回路について最高の設計を行ったとしても、特に水晶ピン、ケース、又はボディがグランド又は電源に接触又はショートされる、または、水晶自体が回路から除去されるような厳しい環境下で水晶発振子が使用されるときには、常に適切な機能が保障されるわけではない。

その様な場合には、水晶発振子の振幅および周期に誘発される歪みのために、多くの場合、水晶発振回路は、連続する立ち上がりおよび立ち下がりエッジ間に極めて短い期間を有するサイクルを生じさせる。このような出力を、一般に受信可能な最小パルス幅を有するマイクロコントローラまたはマイクロプロセッサのクロックとして用いる場合、マイクロコントローラまたはマイクロプロセッサは命令を適切に実行することができない。その結果、マイクロコントローラまたはマイクロプロセッサは、実行しているプログラムを追跡できなくなり、予期せぬメモリアドレスへジャンプし得る。この結果として、マイクロコントローラまたはマイクロプロセッサが、不可欠なデータまたはプログラムコードを含むメモリ位置を上書きしてしまい得る。

クロック発生回路は、水晶発振回路から発生するクロック信号の精度および安定性を改善するために開発されてきた。例えば、回路は、スタートアップ状態に対応し、パワーオン時に発振子がスタートアップするように開発されてきた。また、回路は、振幅および発振周波数制御を向上するために開発されてきた。さらにまた、回路は、低減された内部電源の使用により電力消費を低減するために開発されてきた。しかし、これらの試みの多くにおいて、過酷な使用環境が水晶発振子に及ぼす影響を解決するための対策はなされなかった。

加えて、これらの試みの多くにおいて得られた回路は、抵抗／コンデンサ（ＲＣ）回路網により実現される受動的フィルタを使用しているため、周波数依存が高く、従って、狭い周波数範囲内で動作する水晶発振子のみと連動するように構成されていた。

従って、当該技術分野には、過酷な環境の影響に対して弱い、広い周波数範囲の使用に適している水晶発振回路から、安定で正確な出力信号を発生させるための改善された方法を開発する重要な必要性がある。

本発明は、可変閾値の多段パルス整形回路を用いて、水晶発振回路により出力される信号をパルス整形する回路配置及び方法を提供することによって、従来技術に係るこれらの問題を解決する。パルス整形回路の各段は、ラッチの入力を駆動し、水晶発振回路により発生された歪んだパルスを拒否するように制御されるプログラム可能なトリップ・ポイントを有するシュミット・トリガを含む。可変閾値の多段パルス整形回路は、例えば、ノイズおよびその他の環境の影響に対して強い電子回路のためのクロック信号を発生させるために用いることができ、これにより、電子回路におけるクロック関連のエラーの可能性を低減できる。

本発明に従う可変閾値の多段パルス整形回路は、水晶発振回路に応答する入力信号を受信し、それからパルス状の信号を生成するように構成される。この種のパルス整形回路は複数の段を含み、各段はラッチ及びラッチの入力に結合されたシュミット・トリガを含み、各段のシュミット・トリガはプログラム可能なトリップ・ポイントを有する。

本発明を特徴づけるこれら及び他の利点と特徴は、添付の特許請求の範囲に記載されている。しかし、本発明及び達成される利点や目的のよりよい理解のために、本発明の模範的な実施態様が記載されている添付の図面及び図面についての記載事項を参照されたい。

本発明に従う実施例は、可変閾値の多段パルス整形回路を用いて水晶発振回路により出力される信号をパルス整形する。このパルス整形回路の各段は、ラッチの入力を駆動するシュミット・トリガを含み、該シュミット・トリガは水晶発振回路より発生された歪んだパルスを拒絶するように制御されるプログラム可能なトリップ・ポイントを有する。従って、このパルス整形回路は出力が他の回路に分配される前に、水晶発振子の出力から狭いパルスを除去するために用いることができる。

以下に記載する可変閾値の多段パルス整形回路は、例えば、ノイズおよび他の環境影響に対して強い電子回路のためのクロック信号を生成するために用いることによって、電子回路におけるクロック関連のエラーの可能性を低減することができる。他の例においては、このパルス整形回路を、安定で正確な時間基準信号が要求されるほかの用途に用いることができる。

図につき説明すると、いくつかの図では同じ構成要素は同じ参照願号によって示され、図１は、クロック信号を発振子の出力に発生するように構成された回路配置１０を示す。回路配置１０は、典型的には、１つ以上の集積回路装置及びそのための支持回路を含む。また、回路配置１０は、個別装置を用いて実現してもよい。本発明は、以下に、回路配置及び該回路配置を用いるデータ処理システムに関連して記載されるが、本発明に係る回路配置はハードウェア記述言語又は回路設計の他の機能的／物理的定義で定義できること、この様な定義は多様な形式のプログラム製品として配布できること、および本発明は実際の配布に使用された特定のタイプのコンピュータ読み取り可能な媒体と関係なく等しく適用できることは当業者に明らかであろう。コンピュータ読み取り可能な媒体の例として、具体的には、揮発性半導体メモリ装置及び不揮発性半導体メモリ装置や、フロッピー及び他のリムーバブルディスクや、ハードディスク装置や、磁気テープや、光ディスク（例えば、ＣＤ−ＲＯＭ、ＤＶＤとその他）、および、ディジタル及びアナログ通信リンクなどの伝送型媒体が含まれるが、これらに限定するものではない。

回路配置１０は水晶発振回路１２に結合される。水晶発振回路１２は、その相互コンダクタンス（ｇｍ）の入力および出力、即ち水晶発振回路１２内の相互コンダクタンス素子の入力および出力間に結合された水晶１４を駆動する。コンデンサ１６、１８は、それぞれ水晶発振回路１２のｇｍ入力および出力をグランドに接続している。多種多様な水晶および水晶発振回路が本発明に従って使用できることは理解されよう。実際に、以下に記述される回路配置により得られる柔軟性によって、この回路配置は、例えば異なる出力電圧や異なる共振周波数などを有する多種多様の水晶発振回路と共に用いるのに適している。水晶発振回路１２はパッケージ部品として提供されるのが典型的であるが、いくつかの実施例において、回路配置１０および水晶発振回路１２の機能は共通の回路に併合することがきることは明らかである。

図示の実施例では、回路配置１０は水晶発振回路１２に、その相互コンダクタンス入力にて結合される。換言すれば、相互コンダクタンス要素の入力が回路配置１０の入力信号となる。本実施例においては出力よりもむしろ入力が用いられる。その理由は、スタートアップにおいては、水晶発振回路１２における振動振幅の増加に従って、入力はゼロから出発して決まった軌道を描いてその最終値に達するためである。この決まった軌道は、以下に詳述するパルス整形回路の各段に対する適切なレベルのトリップ・ポイントの選択を容易にすることが確かめられた。しかし、他の実施例では、回路配置１０は、発振回路１２の他のノード、例えばその相互コンダクタンス出力から得られる入力信号を受信できる。

図１に示すように、回路配置１０および水晶発振回路１２は、電源２０によって供給される入力供給電圧信号により電力を供給される。水晶発振回路１２の相互コンダクタンス入力から取得された入力信号は、可変閾値の多段パルス整形回路２２に供給され、この多段パルス整形回路は、この入力信号に基づいてパルス整形した信号を出力する。

図示の実施において、パルス整形回路２２は、低減内部電源レギュレータ２４よって給電される。この低減内部電源レギュレータ２４は、入力供給電圧信号（例えば、約１．８ＶＤＣ〜５．５ＶＤＣ）を電源２０から受け取り、パルス整形回路の入力、即ち水晶発振回路１２の相互コンダクタンス入力の平均ＤＣ電圧レベルによって決まる低減された内部電圧（たとえば、約１．５ＶＤＣ）を生成する。水晶発振回路１２の相互コンダクタンス入力を供給することによって、レギュレータ２４は、相互コンダクタンス入力の電圧レベルよりもいくらか高い電圧を、振動が安定しその最大値に達した後に、パルス整形回路２２に出力するように設定することができる。

パルス整形回路２２は、入力として基準電圧２６から基準電圧信号も受信する。基準電圧信号は、パルス整形回路（図３と関連して後述する）内のシュミット・トリガのためのトリップ・ポイントをプログラムするために用いられ、特定の水晶発振回路に適切な固定値に設定できる。具体的には、各シュミット・トリガのトリップ・ポイントは、典型的には、ソーティング時に設定され、通常動作の間は変更されない。この設計が異なるプロセス及び／又は異なる温度範囲で用いられる場合にもトリップ・ポイントを設定できるように、トリップ・ポイントはプログラム可能である。水晶発振回路１２からの相互コンダクタンス入力がパルス整形回路２２のための入力として用いられるので、異なるプロセスに基づいて、異なる最終値を有することができる。例えば、単一のトランジスタｇｍ段を有する水晶発振回路に対しては、そのトランジスタの閾値電圧を最終値として用いることができる。基準電圧は、本発明と整合する多くの方法、例えば分圧器や他の抵抗回路網により決定することができる。図示の実施例では、基準電圧は、例えば、約１ボルトの公称レベルに設定できる。

パルス整形回路２２は、レベルシフタ２８に供給されるパルス状の信号を出力し、レベルシフタ２８は、パルス状の信号の電圧レベルを供給レベルに戻す。レギュレータ２４を使用しない実施形態においては、レベルシフタ２８も省略できる。

レベルシフタ２８により出力される、レベルがシフトされたパルス状の信号はパルス列の形をとり、１／２分周回路３０に提供される。回路３０は、カウンタまたは他の適当な回路として実装され、５０％のデューティーサイクルを有する出力信号を生成する。一対のワンショットタイマ３２、３４が１／２分周回路３０から信号を受信し、１／２分周回路３０とワンショットタイマ３２の間にインバータ３６が結合され、ワンショットタイマ３２、３４がパルス列の両方の極性を合成する。各ワンショットタイマのタイマ時間は、これにより出力されるパルスが、クロック信号を消費するいかなる回路も応答できる最小持続時間のパルス（例えば、回路配置１０に結合されるマイクロコントローラまたはマイクロプロセッサにより処理可能な最小持続時間のパルス）よりも常に長くなるように設定される。

第１のＯＲゲート３８はワンショットタイマ３２、３４の出力を合成して、水晶発振子と同じ周波数を有するとともにマイクロプロセッサ、マイクロコントローラまたは水晶発振子で駆動される他の回路で使用可能な最小値よりも長い周期を有するパルスを生成する。第２のＯＲゲート４０は、第１のＯＲゲート３８により出力されるこの合成パルス列を、レベルシフタ２８により調整されたパルス整形回路２２の出力パルス列と合成する。第２のＯＲゲート４０は、パルス列の最小幅が振動振幅が大きくなるにつれて大きくなり、振動振幅が安定化するときその最大値に達することを確実にする。それぞれの装置３０、３２、３４および３６は、電源２０から電力供給されていることに注意されたい。

図２は、４つの段５０、５２、５４および５６を具えているパルス整形回路２２の一つの実施例を示している。各段５０、５２、５４、５６は、信号入力、プログラム可能なトリップ・ポイント入力および信号出力を有する。各段５０、５２、５４、５６のトリップ・ポイント入力は基準電圧２６（図１）に接続する。但し、他の実施例においては、各段は別々の基準電圧を利用することができる。第１の段５０の信号入力は水晶発振回路１２（図１）の相互コンダクタンス入力に結合し、順次の段５２、５４、５６の信号入力は、それぞれ、その前の段５０、５２、５４の信号出力に結合する。最後の段５６の信号出力は、パルス状の信号をレベルシフタ２８（図１）に供給する。

図３はパルス整形回路２２の第１の段５０をより詳細に示す。段５２、５４および５６が同じように構成できることは理解されよう。段５０は、プログラム可能なトリップ・ポイント回路を有するシュミット・トリガ６０を含み、当該段のための信号およびトリップ・ポイント制御入力を受信する入力を有する。シュミット・トリガ６０はＲ−Ｓラッチ６２のリセット入力に出力し、また、ラッチ６２のセット入力はインバータ６４および遅延回路６６を経てシュミット・トリガ６０の出力に結合される。遅延回路６６は、シュミット・トリガ６０の出力の遷移時に、ラッチ６２のセット入力の遷移をリセット入力に対して遅延させるために用いられ、比較的小さい遅延（例えば約２０ｐｓ〜約８０ｐｓ）に設定できる。

他の実施例においては、ラッチ６２への入力を逆にすることもでき、他のラッチ実装を用いてもよいことは理解されよう。段５０の他の修正及び変更は、特許文献の早期開示の利益を享受する当業者に明らかであり、また、本発明は図３に示した、段の特定の実施に限定されるものではない。

図２に戻り説明すると、パルス整形回路２２は、４つの段を含んで示してある。しかし、回路２２は、４つ未満又は４つ以上の段を使用できるということは理解されよう。例えば、いくつかの実施例では、３〜５の段を利用することは望ましい。

パルス整形回路２２の各段５０、５２、５４および５６は、ノイズ部分、すなわち、水晶発振回路１２（図１）により出力される信号に含まれ得る短持続時間パルスを除去するように作用する。例えば、図４Ａは、水晶発振回路１２の相互コンダクタンス入力に発生され、パルス整形回路２２の段５０への入力として供給され、図２のノード４Ａに取得される信号を例示する。図４Ｂ〜４Ｅは、それぞれ、ノード４Ａに供給される入力信号に基づく各段５０、５２、５４および５６（図２のノード４Ｂ、４Ｃ、４Ｄ及び４Ｅ）の出力を例示する。図４Ｂ〜４Ｅのそれぞれから分かるように、入力信号のノイズは次第に取り除かれ、ノード４Ｅでパルス列は実質的にノイズフリーとなる。

ここで、図５Ａ〜５Ｄに戻り、図１も参照すると、図５Ａは、レベルシフタ２８から出力され、ノード５Ａで１／２分周回路３０に入力として供給されるる典型的な信号を示す。本実施において、ノード５Ａにおける信号は、図４Ｅに示したパルス状の信号のレベルシフトされたものとすることができる。

図５Ｂ及び５Ｃはそれぞれ、ワンショットタイマ３２、３４（図１のノード５Ｂ及び５Ｃ）の出力に生成される典型的な信号を示す。図５Ｄは第１のＯＲゲート３８の出力（図１のノード５Ｄ）に生成される典型的な信号を示す。上記の様に、各ワンショットタイマ３２、３４は、回路配置１０によって発生される信号を消費する特定のマイクロプロセッサ、マイクロコントローラまたは他の回路のための最小のパルス持続時間を上回る持続時間を有するパルスを出力するように構成される。したがって、ノード５Ｄにおける信号は、パルス整形回路２２によって出力されるパルスと同じ周波数であり、各パルス幅はパルスを利用する回路により要求される最小値を上回っている。

図５Ｅは、図５Ａ及び５Ｄに示した信号を合成する第２のＯＲゲート４０（図１のノード５Ｅ）の出力に発生する典型的な信号を示す。水晶発振回路１２が安定すると、パルス整形回路２２により出力されるパルスの幅は、ワンショットタイマ３２、３４によって出力されるパルスの幅より大きくなり、結果として生じるノード５Ｅにおける信号は、典型的にはノード５Ａにおける信号を密接に反映するものとなる。他方、過大ノイズのためにパルス整形回路２２の出力信号がパルスを消費する回路により要求される最小持続時間よりも短い持続時間のパルスを含む場合でも、ノード５Ｄに生成される信号によって、最小幅のパラメータが回路配置１０のノード５Ｅの出力で満たされる。

整形される信号のレベルから得られた低減内部電圧で動作する多数の段を用いる上述したパルス形成回路は、理想的でない状況下でも、安定かつ正確な出力信号を供給する点で、従来設計に勝る多くの利点をもたらす。更に、パルス整形回路の各段において、プログラム可能なトリップ・ポイントを有するシュミット・トリガと、遅延ユニットと、Ｒ−Ｓラッチを使用することで、多様なパルス整形用途に使用できるとともに広範囲の供給電圧及び広範囲の周波数（例えば、約２０ＫＨｚ〜約２０ＭＨｚ）で使用できる低電力で高速度の回路フィルタを提供することができる。

本発明の精神と範囲から逸脱することなく、様々な変更を記載した実施例に加えることができる。従って、本発明は、添付の特許請求の範囲において特定される。

本発明に従う、パルス整形回路を内蔵し、水晶発振子からクロック信号を生成する回路配置のブロック図を示す。図１のパルス整形回路を４つの段で実現した実施態様のブロック図を示す。図２のパルス整形回路における一つの段のブロック図を示す。水晶発振回路の相互コンダクタンス入力に発生され、図２のパルス整形回路の第１の段に入力として供給される典型的な信号の信号波形図である。図２のパルス整形回路の第１の段の出力に発生される典型的な信号を示す信号波形図である。図２のパルス整形回路の第２の段の出力に発生される典型的な信号を示す信号波形図である。図２のパルス整形回路の第３の段の出力に発生される典型的な信号を示す信号波形図である。図２のパルス整形回路の第４の段の出力に発生される典型的な信号を示す信号波形図である。図１に示される１／２分周回路に入力として供給される典型的な信号を示す信号波形図である。図１に示される第１のワンショットタイマの出力に発生される典型的な信号を示す信号波形図である。図１に示される第２のワンショットタイマの出力に発生される典型的な信号を示す信号波形図である。図１に示される第１のＯＲゲートの出力に発生される典型的な信号を示す信号波形図である。図１に示される第２のＯＲゲートの出力に発生される典型的な信号を示す信号波形図である。

Claims

クロック信号パルス幅に対して応答可能な最小持続時間を有する型の電子回路のためのクロック信号を生成する回路配置であって、該回路配置は
入力信号を発生するように構成された水晶発振回路と、
前記水晶発振回路に結合され、前記入力信号からパルス状の信号を生成するように構成された、可変閾値の多段パルス整形回路であって、該パルス整形回路は複数の段を含み、各段が、基準電圧に結合されたプログラム可能なトリップ・ポイントを有するシュミット・トリガと、前記シュミット・トリガの出力に結合された第１および第２入力を有するラッチと、前記ラッチの第２入力と前記シュミット・トリガとの出力の間に結合された遅延回路と、前記ラッチの第２入力と前記シュミット・トリガの出力との間に結合された第１のインバータとを含む多段パルス整形回路と、
前記パルス状の信号を分周する分周回路と、
前記分周回路の出力に結合された第１および第２のワンショット回路と、
前記分周回路の出力と前記第２のワンショット回路との間に結合された第２のインバータと、
前記パルス状の信号と前記第１及び第２ワンショット回路の出力を合成するように構成された合成回路と、
を備えることを特徴とする、回路配置。
請求項１に記載の回路配置であって、更に、
入力供給電圧信号に基づいて低減した供給電圧信号を前記パルス整形回路に出力する様に構成されている電圧レギュレータ回路と、
前記パルス整形回路と前記分周回路との間に結合され、前記入力供給電圧信号に基づいて前記パルス整形信号をレベルシフトするように構成されたレベルシフタとを備えることを特徴とする、回路配置。
水晶発振回路に応答する入力信号を受信するように構成された可変閾値の多段パルス整形回路を備え、該多段パルス整形回路は、複数の段を含み、各段はラッチと、該ラッチの入力に結合されたシュミット・トリガとを含み、各段のシュミット・トリガはプログラム可能なトリップ・ポイントを有し、前記複数の段のうちの最終段が前記入力信号に基づいたパルス状の信号を出力することを特徴とする、回路配置。
請求項３に記載の回路配置であって、
各シュミット・トリガのトリップ・ポイントをプログラムするために、各段のシュミット・トリガのトリップ制御入力に結合された基準電圧を更に含むことを特徴とする、回路配置。
請求項３に記載の回路配置であって、
前記水晶発振回路は入力供給電圧信号を受信するように構成され、当該回路配置は前記入力供給電圧信号を受信するように結合された電圧レギュレータ回路を更に備え、該電圧レギュレータ回路は、低減された供給電圧信号を前記パルス整形回路に供給するように構成されていることを特徴とする、回路配置。
請求項５に記載の回路配置であって、
前記入力供給電圧信号に基づくパルス状の信号をレベルシフトするように構成されているレベルシフタを含むことを特徴とする、回路配置。
請求項３に記載の回路配置であって、
前記パルス整形回路の各段のラッチがＲ−Ｓラッチであることを特徴とする、回路配置。
請求項７に記載の回路配置であって、
前記パルス整形回路の各段のシュミット・トリガがそれぞれのラッチの第１入力に結合され、更に、前記パルス整形回路の各段は前記シュミット・トリガとそれぞれのラッチの第２入力との間に結合された遅延及びインバータを含むことを特徴とする、回路配置。
請求項３に記載の回路配置であって、
前記パルス整形回路が少なくとも３つの段を備えることを特徴とする、回路配置
請求項９に記載の回路配置であって、
前記パルス整形回路が４つの段を備えることを特徴とする、回路配置。
請求項３に記載の回路配置であって、更に、
前記パルス状の信号を周波数分割するように構成された分周回路を備えることを特徴とする、回路配置。
請求項１１に記載の回路配置であって、更に、
前記分周回路の出力に結合された第１のワンショット回路と、
前記分周回路の出力に結合されたインバータと、
前記インバータの出力に結合された第２のワンショット回路と、
を備えることを特徴とする、回路配置。
請求項１２に記載の回路配置であって、更に、
前記第１および第２のワンショット回路の出力を合成するように構成されたＯＲ回路を備えることを特徴とする、回路配置。
請求項１３に記載の回路配置であって、
更に、前記第１のＯＲ回路の出力と前記パルス状の信号とを合成するように構成された第２のＯＲ回路を備えることを特徴とする、回路配置。
請求項１４に記載の回路配置であって、
前記第２のＯＲ回路が電子回路にクロック信号を供給するように構成され、かつ、前記第１及び第２のワンショット回路のそれぞれが、該電子回路が応答する最小の持続時間よりも大きい持続時間のパルスを出力するように構成されていることを特徴とする、回路配置。
請求項３に記載の回路配置であって、
前記パルス整形回路が前記水晶発振回路の相互コンダクタンス入力から入力信号を受信するように構成されていることを特徴とする、回路配置。
水晶発振回路により発生される信号をパルス整形する方法であって、
水晶発振回路に応答する入力信号を受信し、
複数の段を含み、各段がラッチと、該ラッチの入力に結合されたプログラム可能なトリップ・ポイントを有するシュミット・トリガとを含んでいる可変閾値の多段パルス整形回路を用いて、前記入力信号からパルス状の信号を生成することを特徴とするパルス整形方法。
請求項１７に記載の方法であって、
基準電圧を用いて各シュミット・トリガのトリップ・ポイントをプログラムすることを特徴とする、パルス整形方法。
請求項１７に記載の方法であって、更に、
入力供給電圧信号から、前記パルス整形回路のための低減された供給電圧信号を生成し、且つ
前記入力供給電圧信号に基づいて、前記パルス状の信号をレベルシフトすることを特徴とする方法。
請求項１７に記載の方法であって、
前記パルス整形回路の各段内の前記ラッチはＲ−Ｓラッチであり、前記パルス整形回路の各段内の前記シュミット・トリガはそれぞれラッチの第１入力に結合され、更に、前記パルス整形回路の各段はそれぞれのシュミット・トリガとそれぞれのラッチの第２入力との間に結合された遅延及びインバータを含むことを特徴とするパルス整形方法。
請求項１７に記載の方法であって、更に、
前記パルス状の信号を分周して分周された信号を発生し、
前記分周された信号を第１および第２のワンショット回路に出力し、
前記第２のワンショット回路へ出力される前記分周された信号を反転し、
前記第１および第２のワンショット回路の出力を合成し、合成された信号を生成することを特徴とするパルス整形方法。
請求項２１に記載の方法であって、更に、
前記合成された信号と前記パルス状の信号を合成して第２の合成された信号を生成することを特徴とするパルス整形方法。
請求項２２に記載の方法であって、
前記第２の合成された信号は電子回路に供給されるように構成され、前記第１及び第２のワンショット回路の各々は、前記電子回路が応答可能な最小持続時間よりも大きい持続時間を有するパルスを出力するように構成されていることを特徴とするパルス整形方法。
請求項１７に記載の方法であって、
前記パルス整形回路が前記水晶発振回路の相互コンダクタンス入力から入力信号を受信するように構成されていることを特徴とするパルス整形方法。