CN111130534B - 一种缓冲电路及晶振电路 - Google Patents
一种缓冲电路及晶振电路 Download PDFInfo
- Publication number
- CN111130534B CN111130534B CN201911328045.0A CN201911328045A CN111130534B CN 111130534 B CN111130534 B CN 111130534B CN 201911328045 A CN201911328045 A CN 201911328045A CN 111130534 B CN111130534 B CN 111130534B
- Authority
- CN
- China
- Prior art keywords
- output
- amplifying unit
- crystal oscillator
- swing
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 58
- 230000010355 oscillation Effects 0.000 claims abstract description 55
- 230000003321 amplification Effects 0.000 claims abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明提供一种缓冲电路及晶振电路，所述缓冲电路包括：差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。通过本发明解决了现有晶振电路在电源与地受到噪声或动态ESD干扰的影响产生较大波动时导致输出时钟出现异常的问题。
Description
技术领域
本发明涉及集成电路设计领域，特别是涉及一种缓冲电路及晶振电路。
背景技术
在传统皮尔斯晶振电路中，晶振在完成起振后，其输入振荡信号和输出振荡信号的振幅一般稳定在几百mV量级；但在电源与地受到噪声或动态ESD干扰的影响产生较大波动时，由于晶振的输入振荡信号和输出振荡信号的振荡波形幅度较小，所以噪声或干扰对其影响较大，容易导致输出时钟出现异常。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种缓冲电路及晶振电路，用于解决现有晶振电路在电源与地受到噪声或动态ESD干扰的影响产生较大波动时导致输出时钟出现异常的问题。
为实现上述目的及其他相关目的，本发明提供一种缓冲电路，所述缓冲电路包括：
差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；
摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；
输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。
可选地，所述差分放大单元包括：第一运算放大器及第二运算放大器，其中所述第一运算放大器的正相输入端接入所述输出振荡信号，所述第一运算放大器的反相输入端接入所述输入振荡信号，所述第一运算放大器的输出端作为所述差分放大单元的第一输出端，所述第二运算放大器的正相输入端接入所述输入振荡信号，所述第二运算放大器的反相输入端接入所述输出振荡信号，所述第二运算放大器的输出端作为所述差分放大单元的第二输出端。
可选地，所述摆幅放大单元包括：一锁存器，其中所述锁存器的第一输入端连接于所述差分放大单元的第一输出端，所述锁存器的第二输入端连接于所述差分放大单元的第二输出端，所述锁存器的输出端作为所述摆幅放大单元的输出端。
可选地，所述输出单元包括：第一反相器及第二反相器，其中所述第一反相器的输入端连接于所述摆幅放大单元的输出端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端作为所述输出单元的输出端。
本发明还提供了一种晶振电路，所述晶振电路包括：
起振电路，用于产生振荡信号；
如上所述的缓冲电路，连接于所述起振电路，用于对所述起振电路产生的所述振荡信号进行波形整形以产生时钟信号，同时对电源与地之间的噪声及动态ESD干扰进行抑制。
可选地，所述起振电路包括：电流源、晶振、电阻、MOS管、第一电容及第二电容，其中所述电流源的一端接入电源电压，所述电流源的另一端连接于所述晶振的一端、所述电阻的一端、所述MOS管的漏极端及所述第一电容的一端，所述晶振的另一端连接于所述电阻的另一端、所述MOS管的栅极端及所述第二电容的一端，所述第一电容的另一端、所述第二电容的另一端及所述MOS管的源极端接地。
如上所述，本发明提供一种缓冲电路及晶振电路，其中所述缓冲电路包括：差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。本发明通过所述差分放大单元和所述摆幅放大单元对电源与地之间的噪声及动态ESD干扰进行抑制，从而避免电源与地之间的噪声或动态ESD干扰对输出的时钟信号产生影响。
附图说明
图1显示为本发明实施例中带有缓冲电路的晶振电路示意图。
图2显示为本发明实施例中所述晶振电路在受到动态ESD噪声干扰时，输出的时钟信号的仿真波形图。
图3显示为本发明对比例中带有缓冲电路的晶振电路示意图。
图4显示为本发明对比例中所述晶振电路在受到动态ESD噪声干扰时，输出的时钟信号的仿真波形图。
元件标号说明
100 缓冲电路
101 差分放大单元
102 摆幅放大单元
103 输出单元
100’ 传统缓冲电路
200 起振电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例
如图1所示，本实施例提供一种缓冲电路，所述缓冲电路100包括：
差分放大单元101，用于对晶振的输入振荡信号OSCI和输出振荡信号OSCO进行差分放大以产生一组差分信号；
摆幅放大单元102，连接于所述差分放大单元101，用于对所述差分放大单元101输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；
输出单元103，连接于所述摆幅放大单元102，用于对所述摆幅放大单元102输出的所述满摆幅信号进行反相以产生时钟信号。
作为示例，如图1所示，所述差分放大单元101包括：第一运算放大器OP1及第二运算放大器OP2，其中所述第一运算放大器OP1的正相输入端接入所述输出振荡信号OSCO，所述第一运算放大器OP1的反相输入端接入所述输入振荡信号OSCI，所述第一运算放大器OP1的输出端作为所述差分放大单元101的第一输出端，用以输出差分信号OP_OUTP，所述第二运算放大器OP2的正相输入端接入所述输入振荡信号OSCI，所述第二运算放大器OP2的反相输入端接入所述输出振荡信号OSCO，所述第二运算放大器OP2的输出端作为所述差分放大单元101的第二输出端，用以输出差分信号OP_OUTN。本示例通过两个运算放大器构成一差分放大电路，以对输入振荡信号OSCI和输出振荡信号OSCO进行差分放大处理，从而产生一组差分信号OP_OUTP和OP_OUTN。虽然输入振荡信号OSCI和输出振荡信号OSCO的振荡波形幅度较小，电源与地之间的动态ESD干扰对其影响较大；但由于该干扰为共模干扰，故本示例利用差分输入的运算放大器来抵消其输入信号(即输入振荡信号OSCI和输出振荡信号OSCO)的共模干扰；同时由于运算放大器本身具有一定的电源抑制能力，所以电源与地之间的噪声对运算放大器本身的影响也可以被有效地抑制。
作为示例，如图1所示，所述摆幅放大单元102包括：一锁存器Latch，其中所述锁存器Latch的第一输入端连接于所述差分放大单元101的第一输出端，所述锁存器Latch的第二输入端连接于所述差分放大单元101的第二输出端，所述锁存器Latch的输出端作为所述摆幅放大单元102的输出端，用以输出满摆幅信号。本示例利用锁存器对其输入的差分信号的共模干扰(即电源与地之间的动态ESD干扰)及电源与地之间的噪声不敏感，从而进一步对电源与地之间的动态ESD干扰及电源与地之间的噪声进行抑制。
作为示例，如图1所示，所述输出单元103包括：第一反相器INV1及第二反相器INV2，其中所述第一反相器INV1的输入端连接于所述摆幅放大单元102的输出端，所述第一反相器INV1的输出端连接于所述第二反相器INV2的输入端，所述第二反相器INV2的输出端作为所述输出单元103的输出端，用以输出时钟信号。
如图1所示，本实施例还提供了一种晶振电路，所述晶振电路包括：
起振电路200，用于产生振荡信号；
如上所述的缓冲电路100，连接于所述起振电路200，用于对所述起振电路200产生的所述振荡信号进行波形整形以产生时钟信号，同时对电源与地之间的噪声及动态ESD干扰进行抑制。
作为示例，如图1所示，所述起振电路200包括：电流源I1、晶振XT1、电阻R1、MOS管M1、第一电容C1及第二电容C2，其中所述电流源I1的一端接入电源电压VDD，所述电流源I1的另一端连接于所述晶振XT1的一端、所述电阻R1的一端、所述MOS管M1的漏极端及所述第一电容C1的一端，所述晶振XT1的另一端连接于所述电阻R1的另一端、所述MOS管M1的栅极端及所述第二电容C2的一端，所述第一电容C1的另一端、所述第二电容C2的另一端及所述MOS管M1的源极端接地。本示例中，所述电流源I1为所述起振电路200提供稳定的电流；所述第一电容C1和所述第二电容C2为所述晶振XT1的负载电容，所述电阻R1为所述MOS管M1的偏置电阻，所述MOS管M1可看作负阻，用以补偿所述晶振XT1消耗的能量以维持振荡。
下面请参阅图1和图2，对本实施例所述晶振电路的工作过程及原理进行详细说明。
电路上电完成后，电流源I1为所述起振电路200提供稳定的电流，此时所述晶振XT1开始慢慢起振；在所述晶振XT1起振完成后，所述起振电路200产生输入振荡信号OSCI和输出振荡信号OSCO。输入振荡信号OSCI和输出振荡信号OSCO经过两个运算放大器(OP1和OP2)进行差分放大后产生一组差分信号OP_OUTP和OP_OUTN，该组差分信号OP_OUTP和OP_OUTN经过锁存器Latch后放大成满摆幅信号，并最终经过反相器(INV1和INV2)反相后输出时钟信号。
虽然输入振荡信号OSCI和输出振荡信号OSCO的振荡波形幅度较小(一般稳定在几百mV量级)，电源与地之间的动态ESD干扰对其影响较大；但由于该干扰为共模干扰，故利用差分输入的运算放大器可抵消其输入信号(即输入振荡信号OSCI和输出振荡信号OSCO)的共模干扰；同时由于运算放大器本身具有一定的电源抑制能力，所以电源与地之间的噪声对运算放大器本身的影响也可以被有效地抑制。而且，利用锁存器对输入的差分信号的共模干扰(即电源与地之间的动态ESD干扰)及电源与地之间的噪声不敏感，从而可进一步对电源与地之间的动态ESD干扰及电源与地之间的噪声进行抑制。
图2为本实施例所述晶振电路在受到电源与地之间的动态ESD干扰时输出的时钟信号的仿真波形图，从图2可以看出，本实施例所述晶振电路在受到电源与地之间的动态ESD干扰时，其输出的时钟信号没有出现异常，即电源与地之间的动态ESD干扰被有效地抑制。
对比例
如图3所示，本对比例提供一种由传统缓冲电路构成的晶振电路，其中该传统缓冲电路100'包括：交流耦合电容C2，由电阻R2、MOS管M2和MOS管M3构成的自偏置反相器，及由MOS管M4和MOS管M5构成的反相器(具体连接关系见图3)。
下面请参阅图3和图4，对本对比例所述晶振电路的工作过程及原理进行详细说明。
电路上电完成后，电流源I1为所述起振电路提供稳定的电流，此时所述晶振XT1开始慢慢起振；在所述晶振XT1起振完成后，所述起振电路产生振荡信号OSCO。振荡信号OSCO经过交流耦合电容C2后，通过自偏置反相器进行放大，并最终经过反相器输出时钟信号。
由于振荡信号OSCO的振荡波形幅度较小(一般稳定在几百mV量级)，故电源与地之间的噪声或动态ESD干扰对其影响很大，而且自偏置反相器本身也会受到电源与地之间的噪声及动态ESD干扰的影响，从而导致本对比例所述晶振电路输出的时钟信号出现异常。
图4为本对比例所述晶振电路在受到电源与地之间的动态ESD干扰时输出的时钟信号的仿真波形图，从图4可以看出，本对比例所述晶振电路在受到电源与地之间的动态ESD干扰时，其输出的时钟信号出现异常。
综上所述，本发明提供一种缓冲电路及晶振电路，其中所述缓冲电路包括：差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。本发明通过所述差分放大单元和所述摆幅放大单元对电源与地之间的噪声及动态ESD干扰进行抑制，从而避免电源与地之间的噪声或动态ESD干扰对输出的时钟信号产生影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种缓冲电路，其特征在于，所述缓冲电路包括：
差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；
摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号，同时对电源与地之间的噪声及动态ESD干扰进行抑制；
输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号；
其中，所述摆幅放大单元包括：一锁存器，所述锁存器的第一输入端连接于所述差分放大单元的第一输出端，所述锁存器的第二输入端连接于所述差分放大单元的第二输出端，所述锁存器的输出端作为所述摆幅放大单元的输出端。
2.根据权利要求1所述的缓冲电路，其特征在于，所述差分放大单元包括：第一运算放大器及第二运算放大器，其中所述第一运算放大器的正相输入端接入所述输出振荡信号，所述第一运算放大器的反相输入端接入所述输入振荡信号，所述第一运算放大器的输出端作为所述差分放大单元的第一输出端，所述第二运算放大器的正相输入端接入所述输入振荡信号，所述第二运算放大器的反相输入端接入所述输出振荡信号，所述第二运算放大器的输出端作为所述差分放大单元的第二输出端。
3.根据权利要求1所述的缓冲电路，其特征在于，所述输出单元包括：第一反相器及第二反相器，其中所述第一反相器的输入端连接于所述摆幅放大单元的输出端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端作为所述输出单元的输出端。
4.一种晶振电路，其特征在于，所述晶振电路包括：
起振电路，用于产生振荡信号；
如权利要求1至3任一项所述的缓冲电路，连接于所述起振电路，用于对所述起振电路产生的所述振荡信号进行波形整形以产生时钟信号，同时对电源与地之间的噪声及动态ESD干扰进行抑制。
5.根据权利要求4所述的晶振电路，其特征在于，所述起振电路包括：电流源、晶振、电阻、MOS管、第一电容及第二电容，其中所述电流源的一端接入电源电压，所述电流源的另一端连接于所述晶振的一端、所述电阻的一端、所述MOS管的漏极端及所述第一电容的一端，所述晶振的另一端连接于所述电阻的另一端、所述MOS管的栅极端及所述第二电容的一端，所述第一电容的另一端、所述第二电容的另一端及所述MOS管的源极端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911328045.0A CN111130534B (zh) | 2019-12-20 | 2019-12-20 | 一种缓冲电路及晶振电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911328045.0A CN111130534B (zh) | 2019-12-20 | 2019-12-20 | 一种缓冲电路及晶振电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111130534A CN111130534A (zh) | 2020-05-08 |
| CN111130534B true CN111130534B (zh) | 2024-03-01 |
Family
ID=70500740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911328045.0A Active CN111130534B (zh) | 2019-12-20 | 2019-12-20 | 一种缓冲电路及晶振电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111130534B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469116A (en) * | 1994-01-27 | 1995-11-21 | Sgs-Thomson Microelectronics, Inc. | Clock generator circuit with low current frequency divider |
| KR20010001081U (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 래치형 증폭기를 갖는 오실레이터 |
| US6696898B1 (en) * | 1998-11-12 | 2004-02-24 | Broadcom Corporation | Differential crystal oscillator |
| CN101401306A (zh) * | 2006-03-10 | 2009-04-01 | Nxp股份有限公司 | 用于晶体振荡器的脉冲整形电路 |
| CN102931915A (zh) * | 2012-11-13 | 2013-02-13 | 苏州磐启微电子有限公司 | 一种频率振荡器 |
| CN103731102A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 一种振荡电路 |
| CN104218892A (zh) * | 2013-06-05 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 多频率晶体振荡电路 |
| CN106169949A (zh) * | 2016-08-22 | 2016-11-30 | 江苏理工学院 | 一种基带信号位同步时钟宽频自适应提取装置及方法 |
| CN108429548A (zh) * | 2017-02-14 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种张弛振荡器及电子装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120439B2 (en) * | 2009-08-13 | 2012-02-21 | Texas Instruments Incorporated | Fast start-up crystal oscillator |
| US8502565B2 (en) * | 2010-07-26 | 2013-08-06 | St-Ericsson Sa | Low phase noise buffer for crystal oscillator |
-
2019
- 2019-12-20 CN CN201911328045.0A patent/CN111130534B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469116A (en) * | 1994-01-27 | 1995-11-21 | Sgs-Thomson Microelectronics, Inc. | Clock generator circuit with low current frequency divider |
| US6696898B1 (en) * | 1998-11-12 | 2004-02-24 | Broadcom Corporation | Differential crystal oscillator |
| KR20010001081U (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 래치형 증폭기를 갖는 오실레이터 |
| CN101401306A (zh) * | 2006-03-10 | 2009-04-01 | Nxp股份有限公司 | 用于晶体振荡器的脉冲整形电路 |
| CN102931915A (zh) * | 2012-11-13 | 2013-02-13 | 苏州磐启微电子有限公司 | 一种频率振荡器 |
| CN104218892A (zh) * | 2013-06-05 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 多频率晶体振荡电路 |
| CN103731102A (zh) * | 2014-01-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 一种振荡电路 |
| CN106169949A (zh) * | 2016-08-22 | 2016-11-30 | 江苏理工学院 | 一种基带信号位同步时钟宽频自适应提取装置及方法 |
| CN108429548A (zh) * | 2017-02-14 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种张弛振荡器及电子装置 |
Non-Patent Citations (1)
| Title |
|---|
| 陈红梅 徐静平 钟德刚.一种低功耗高稳定性晶体振荡器芯片的设计 .《微电子学与计算机》.2010,第106页第2段-107页第1段及图1、4. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111130534A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101394166B (zh) | 一种三角波产生电路、脉宽调制电路及音频功率放大电路 | |
| JP5090494B2 (ja) | 低位相雑音増幅回路 | |
| US6774735B2 (en) | Low power self-biasing oscillator circuit | |
| CN211321307U (zh) | 晶体振荡器电路 | |
| CN103117725B (zh) | 一种适用于多种频率晶体的晶振起振电路 | |
| CN104104331B (zh) | 跨导增强电路单元及晶体振荡器电路 | |
| CN111130534B (zh) | 一种缓冲电路及晶振电路 | |
| CN107421524B (zh) | 一种石英晶体振荡驱动电路及其单片集成电路 | |
| CN112311329B (zh) | 一种低功耗快速起振晶振电路 | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| CN110336558B (zh) | 振荡电路和集成电路 | |
| US20010006357A1 (en) | Oscillation/amplification circuit which is unsusceptible to noise and capable of supplying a stable clock | |
| JP2009296123A (ja) | バッファ回路及びこれを用いた信号伝達装置 | |
| JP2015159434A (ja) | 電圧変換回路、および、電子回路 | |
| CN106992769B (zh) | 一种e-tspc触发器 | |
| JP2002033653A (ja) | 信号レベル変換回路およびそれを備える半導体装置 | |
| TWI790325B (zh) | 自偏壓放大器 | |
| US11063567B2 (en) | Input circuit with wide range input voltage compatibility | |
| CN216526087U (zh) | 一种抑制电源噪声的晶体振荡器失效检测电路 | |
| JP5035017B2 (ja) | 発振回路 | |
| CN107070437B (zh) | 一种脉宽稳定电路 | |
| US8558630B2 (en) | Oscillator circuit and electronic apparatus including the same | |
| CN101997484B (zh) | 石英振荡器电路 | |
| US11309836B1 (en) | Differential crystal oscillator with large voltage swing | |
| CN115037283B (zh) | 一种高速相位抖动物理随机源电路及其工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |