CN107070437B - 一种脉宽稳定电路 - Google Patents
一种脉宽稳定电路 Download PDFInfo
- Publication number
- CN107070437B CN107070437B CN201710049055.5A CN201710049055A CN107070437B CN 107070437 B CN107070437 B CN 107070437B CN 201710049055 A CN201710049055 A CN 201710049055A CN 107070437 B CN107070437 B CN 107070437B
- Authority
- CN
- China
- Prior art keywords
- comparator
- nmos
- nmos transistor
- circuit
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003534 oscillatory effect Effects 0.000 claims 2
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 238000007599 discharging Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Abstract
本发明公开一种脉宽稳定电路,包括固定阈值产生电路、包络检测电路、第一比较器、第二比较器、与门电路、震荡波输入端;所述固定阈值产生电路输出连接所述第一比较器,用于给所述第一比较器提供固定阈值电压;所述包络检测电路输出连接所述第二比较器,用于给所述第二比较器提供包络阈值电压;所述震荡波输入端分别连接所述第一比较器、第二比较器;所述第一比较器、第二比较器的输出连接所述与门电路,经与门电路相与后输出脉冲串。
Description
技术领域
本发明涉及一种用于稳定脉冲宽度的电路技术领域,尤其涉及一种脉宽稳定电路。
背景技术
通常,一些电路需要将接收到的信号进行滤波处理,留下包含所需信息的震荡波,然后经过比较器转化为具有一定占空比的脉冲串来给其他模块处理。比较器的阈值通常使用固定阈值电压,这样如果震荡波的幅值超过阈值后再不断变大,那么转化后的占空比就也会随之变化,也就是说输出占空比与输入信号的幅度有关,这就会影响后面电路输出和进一步处理。
发明内容
本发明的目的在于克服现有技术的缺点,提供一种脉宽稳定电路。
本发明的技术方案是:
一种脉宽稳定电路,包括固定阈值产生电路、包络检测电路、第一比较器、第二比较器、与门电路、震荡波输入端;所述固定阈值产生电路输出连接所述第一比较器,用于给所述第一比较器提供固定阈值电压;所述包络检测电路输出连接所述第二比较器,用于给所述第二比较器提供包络阈值电压;所述震荡波输入端分别连接所述第一比较器、第二比较器;所述第一比较器、第二比较器的输出连接所述与门电路,经与门电路相与后输出脉冲串。
进一步的,所述固定阈值产生电路包括一个电流源、一个电阻、震荡波中心电压输入端及固定阈值电压输出端;所述震荡波中心电压输入端依次串联所述电阻、电流源;所述电流源连接电源;所述固定阈值电压输出端由所述电阻和电流源的连接端引出。
进一步的,所述固定阈值电压输出端输出的阈值电压设置成能过滤的最大噪声电压。
进一步的,所述包络检测电路包括一个电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、电容、缓冲器、第一电阻、第二电阻、震荡波中心电压输入端、包络阈值电压输出端;所述电流源第一端连接电源,第二端连接第五NMOS管的漏极;所述第五NMOS管栅极分别连接所述第五NMOS管漏极、第三NMOS管栅级及第四NMOS管栅级;所述第五NMOS管的源级、第四NMOS管源级、第三NMOS管源极接地;所述第四NMOS管漏极分别连接所述第一NMOS管源级、第二NMOS管源级;所述第二NMOS管漏级分别连接所述第二PMOS管的栅级、漏级;所述第一NMOS管漏级分别连接所述第一PMOS管的栅级、漏级及所述第三PMOS管栅级;所述第三PMOS管漏级分别连接所述第三NMOS管漏级、第二NMOS管栅级、所述电容第一端、所述缓冲器正极输入端;所述第一PMOS管源级、第二PMOS管源级、第三PMOS管源级连接电源;所述电容第二端接地;所述缓冲器输出端依次串联所述第一电阻、第二电阻及所述震荡波中心电压输入端;所述包络阈值电压输出端由所述第一电阻和第二电阻连接端引出。
进一步的,所述固定阈值产生电路输出的固定阈值电压大于稳定状态下所述第二NMOS管和所述第一NMOS管的栅级电压差。
进一步的,所述第四NMOS管与第三NMOS管的电流比为20:1。
进一步的,所述第二NMOS管与第一NMOS管的电流比为19:1。
与现有技术对比,本发明具有以下优点:本电路通过一个固定阈值产生电路和一个包络检测电路和2个比较器来将幅值不断变化的震荡波信号转化为占空比较为稳定的脉冲串,同时通过设定阈值电压来防止低于阈值电压的噪声被解调出来。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用来解释本发明,并不构成对本发明的限制。
附图1是本发明提出的电路框架图;
附图2是固定阈值产生电路的一种实现方式;
附图3是包络检测电路的一种实现方式。
具体实施方式
以下结合附图对本发明的优先实施例进行说明,应当理解,此处所描述的优先实施例仅用于说明和解释本发明,并不用于限定本发明。
如图1,一种脉宽稳定电路,包括固定阈值产生电路、包络检测电路、第一比较器、第二比较器、与门电路、震荡波输入端;所述固定阈值产生电路输出连接所述第一比较器,用于给所述第一比较器提供固定阈值电压;所述包络检测电路输出连接所述第二比较器,用于给所述第二比较器提供包络阈值电压;所述震荡波输入端分别连接所述第一比较器、第二比较器;所述第一比较器、第二比较器的输出连接所述与门电路,经与门电路相与后输出脉冲串。
所述固定阈值产生电路,产生一个比输入震荡波中心电压大一些的固定电压,作为第一比较器的阈值电压,此阈值电压设置成能过滤的最大噪声电压;所述包络检测电路,使用电容充放电的差异原理来提取输入震荡波信号的包络,再通过电阻连接到震荡波中心电压,由电阻分压得到输出给第二比较器的包络阈值电压。
假设输入震荡波信号为Asin(t),则第二比较器的包络阈值电压就是A的百分之多少,这里暂取50%,则50%A=Asin(t),算出来的2个t的差除以2π就得到了第二比较器输出的占空比,这个值与震荡波信号的幅值无关,只与电阻的分压有关。
通过设定阈值电压,然后将所述第一比较器和第二比较器的输出经过所述与门电路后输出脉冲串,可以防止低于阈值电压的噪声被解调出来。
如图2,所述固定阈值产生电路包括一个电流源DC、一个电阻R3、震荡波中心电压输入端及固定阈值电压输出端Vref_detect;所述震荡波中心电压输入端依次串联所述电阻R3、电流源DC;所述电流源DC连接电源VDD;所述固定阈值电压输出端Vref_detect由所述电阻R3和电流源DC的连接端引出。
所述固定阈值产生电路先获取震荡波中心电压,一般这个值由芯片内部给出,输出的固定阈值电压就在这个基础上叠加一个固定电压产生,这个固定电压由电流源DC和电阻R3产生。
所述包络检测电路包括一个电流源、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、电容C、缓冲器、第一电阻R1、第二电阻R2、震荡波中心电压输入端、包络阈值电压输出端;所述电流源第一端连接电源VDD,第二端连接第五NMOS管MN5的漏极;所述第五NMOS管MN5栅极分别连接所述第五NMOS管MN5漏极、第三NMOS管MN3栅级及第四NMOS管MN4栅级;所述第五NMOS管MN5的源级、第四NMOS管MN4源级、第三NMOS管MN3源极接地;所述第四NMOS管MN4漏极分别连接所述第一NMOS管MN1源级、第二NMOS管MN2源级;所述第二NMOS管MN2漏级分别连接所述第二PMOS管MP2的栅级、漏级;所述第一NMOS管MN1漏级分别连接所述第一PMOS管MP1的栅级、漏级及所述第三PMOS管MP3栅级;所述第三PMOS管MP3漏级分别连接所述第三NMOS管MN3漏级、第二NMOS管MN2栅级、所述电容C第一端、所述缓冲器正极输入端;所述第一PMOS管MP1源级、第二PMOS管MP2源级、第三PMOS管MP3源级连接电源VDD;所述电容C第二端接地;所述缓冲器输出端依次串联所述第一电阻R1、第二电阻R2及所述震荡波中心电压输入端;所述包络阈值电压输出端由所述第一电阻R1和第二电阻R2连接端引出。
震荡波信号从所述第一NMOS管MN1的栅级输入,稳定状态下,设置所述第四NMOS管MN4与第三NMOS管MN3的长宽比使得两NMOS管电流比为20:1,设置所述第二NMOS管MN2与第一NMOS管MN1的长宽比使得两NMOS管电流比为19:1,且由于2个NMOS公用源级,所以所述第二NMOS管MN2的栅级电压Vgn2要比所述第一NMOS管MN1的栅级电压Vgn1大一些。当Vgn1上升时,Ich(充电电流)变大给所述电容C充电,带动所述第二NMOS管MN2的电压上升来追赶到达与Vgn1之间的电压差,由于Ich随Vgn1变化很容易就是十几倍的所述第三NMOS管MN3的电流Imn3,所以Vgn2跟随的也很快。当Vgn1下降时电容C开始放电,由于Ich最大只能降低到所述第三NMOS管MN3的电流Imn3,所以放电电流最大为所述第三NMOS管MN3的电流Imn3。由于充电电流大,放电电流小,所以电路跟随上升信号快,下降信号慢,最终的输出就是比震荡波最大幅值大一些的初始包络。这个包络信号经过一个缓冲器后电压会下降到震荡波的最大幅值,再通过电阻分压就可以得到最大幅值一定百分比的最终包络阈值电压。
所述固定阈值产生电路输出提供的固定阈值大于稳定状态下所述第二NMOS管和所述第一NMOS管的栅级电压差即Vgn2-Vgn1,这是为了提高噪声容限制,防止小的噪声信号被误输出。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (7)
1.一种脉宽稳定电路,其特征在于:包括固定阈值产生电路、包络检测电路、第一比较器、第二比较器、与门电路、震荡波输入端;
所述固定阈值产生电路输出连接所述第一比较器,用于给所述第一比较器提供固定阈值电压;所述包络检测电路输出连接所述第二比较器,用于给所述第二比较器提供包络阈值电压;所述震荡波输入端分别连接所述第一比较器、第二比较器;所述第一比较器、第二比较器的输出连接所述与门电路,经与门电路相与后输出脉冲串;其中,假设输入震荡波信号为Asin(t),则所述包络阈值电压为A的预定百分比。
2.根据权利要求1所述脉宽稳定电路,其特征在于,所述固定阈值产生电路包括一个电流源、一个电阻、震荡波中心电压输入端及固定阈值电压输出端;所述震荡波中心电压输入端依次串联所述电阻、电流源;所述电流源连接电源;所述固定阈值电压输出端由所述电阻和电流源的连接端引出。
3.根据权利要求2所述脉宽稳定电路,其特征在于,所述固定阈值电压输出端输出的阈值电压设置成能过滤的最大噪声电压。
4.根据权利要求1所述脉宽稳定电路,其特征在于,所述包络检测电路包括一个电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、电容、缓冲器、第一电阻、第二电阻、震荡波中心电压输入端、包络阈值电压输出端;所述电流源第一端连接电源,第二端连接第五NMOS管的漏极;所述第五NMOS管栅极分别连接所述第五NMOS管漏极、第三NMOS管栅级及第四NMOS管栅级;所述第五NMOS管的源级、第四NMOS管源级、第三NMOS管源极接地;所述第四NMOS管漏极分别连接所述第一NMOS管源级、第二NMOS管源级;所述第二NMOS管漏级分别连接所述第二PMOS管的栅级、漏级;所述第一NMOS管漏级分别连接所述第一PMOS管的栅级、漏级及所述第三PMOS管栅级;所述第三PMOS管漏级分别连接所述第三NMOS管漏级、第二NMOS管栅级、所述电容第一端、所述缓冲器正极输入端;所述第一PMOS管源级、第二PMOS管源级、第三PMOS管源级连接电源;所述电容第二端接地;所述缓冲器输出端依次串联所述第一电阻、第二电阻及所述震荡波中心电压输入端;所述包络阈值电压输出端由所述第一电阻和第二电阻连接端引出。
5.根据权利要求4所述脉宽稳定电路,其特征在于,所述固定阈值产生电路输出的固定阈值电压大于稳定状态下所述第二NMOS管和所述第一NMOS管的栅级电压差。
6.根据权利要求4所述脉宽稳定电路,其特征在于,所述第四NMOS管与第三NMOS管的电流比为20:1。
7.根据权利要求4所述脉宽稳定电路,其特征在于,所述第二NMOS管与第一NMOS管的电流比为19:1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710049055.5A CN107070437B (zh) | 2017-01-23 | 2017-01-23 | 一种脉宽稳定电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710049055.5A CN107070437B (zh) | 2017-01-23 | 2017-01-23 | 一种脉宽稳定电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107070437A CN107070437A (zh) | 2017-08-18 |
CN107070437B true CN107070437B (zh) | 2020-08-11 |
Family
ID=59598284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710049055.5A Active CN107070437B (zh) | 2017-01-23 | 2017-01-23 | 一种脉宽稳定电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107070437B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108736967B (zh) * | 2018-05-11 | 2021-04-06 | 厦门思力科电子科技有限公司 | 红外线接收芯片电路及红外线接收系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9203346B2 (en) * | 2014-02-24 | 2015-12-01 | Futurewei Technologies, Inc. | Load current sensor for envelope tracking modulator |
CN104410378B (zh) * | 2014-10-20 | 2017-04-19 | 北京空间机电研究所 | 一种光电探测器系统增益稳定的控制电路 |
US9941936B2 (en) * | 2015-12-22 | 2018-04-10 | Intel IP Corporation | Method and apparatus for radio modulator and antenna driver |
-
2017
- 2017-01-23 CN CN201710049055.5A patent/CN107070437B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107070437A (zh) | 2017-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108390556B (zh) | 一种电荷泵电路 | |
CN107276587B (zh) | 一种具有外部同步功能的振荡器电路 | |
CN109525197B (zh) | 可修调高精度rc振荡器 | |
KR100994386B1 (ko) | 출력 회로 | |
CN111478686A (zh) | 低功率晶体振荡器 | |
JP2006222524A (ja) | 発振回路 | |
CN107070437B (zh) | 一种脉宽稳定电路 | |
CN102394565A (zh) | 振荡电路及振荡系统 | |
JP5048355B2 (ja) | 発振回路 | |
CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
US10879858B2 (en) | Oscillator circuit using comparator | |
CN108599745B (zh) | 单电容占空比可控振荡器 | |
CN114640324A (zh) | 一种低功耗周期脉冲产生电路 | |
CN109639135B (zh) | 一种电荷泵电路 | |
CN108304021B (zh) | 箝位电路 | |
KR101986799B1 (ko) | 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기 | |
TWI418137B (zh) | 電壓控制振盪器 | |
JP5193167B2 (ja) | 発振器、発振装置 | |
JP6786968B2 (ja) | コンパレータを用いた発振器回路 | |
JP4829724B2 (ja) | 発振回路 | |
JP5035017B2 (ja) | 発振回路 | |
CN110943496B (zh) | 一种充放电电路及振荡器 | |
JP6966367B2 (ja) | 基準電圧発生回路 | |
CN110943497B (zh) | 一种充放电电路及振荡器 | |
CN202334437U (zh) | 振荡电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |