TWI418137B - 電壓控制振盪器 - Google Patents

Description

電壓控制振盪器

本發明係有關於一種電壓控制振盪器(voltage control oscillator)。

電壓控制振盪器是根據一控制電壓調整所產生的一振盪信號的一振盪頻率。

在傳統電壓控制振盪器中，低電壓準位的控制電壓通常無法使之產生振盪信號。第1圖圖解其中一種狀況，其中以橫軸為上述控制電壓(標號為VCNT)、並以縱軸為上述振盪頻率(標號fout)。如圖所示，控制電壓VCNT對振盪頻率fout的影響存在一不作用區間102。當控制電壓VCNT的電位落入該不作用區域102時，振盪頻率fout沒有回應，振盪器不作用。

本發明揭露一種電壓控制振盪器，其中包括一控制信號調整器以及環型連結的複數個延遲單元。該控制信號調整器接收一第一控制信號以產生一第二控制信號，並於該第一控制信號小於一電晶體臨界電位時升壓轉換該第一控制信號以產生該第二控制信號。環形連結的該等延遲單元則在該第一以及該第二控制信號的控制下產生一振盪信號。

上述延遲單元各自包括：第一組以及第二組電流控制電晶體。第一組電流控制電晶體各自以一控制端接收該第一控制信號。第二組電流控制電晶體，各自以一控制端接收該第二控制信號。上述第一組以及第二組電流控制電晶體用於一同決定該振盪信號的一振盪頻率。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。

第2圖以一方塊圖圖解根據本發明一種實施方式所實現的一電壓控制振盪器200。電壓控制振盪器200包括一控制信號調整器202以及環型連結的複數個延遲單元204_1…204_3。

控制信號調整器202接收一第一控制信號VCNT1以產生一第二控制信號VCNT2，並於該第一控制信號VCNT1小於啟動電晶體動作所需的一電晶體臨界電位(transistor threshold voltage)時升壓轉換該第一控制信號VCNT1以產生該第二控制信號VCNT2。

該等延遲單元204_1…204_3在該第一以及該第二控制信號VCNT1以及VCNT2的控制下產生一振盪信號Vout。本發明在延遲單元204_1…204_3中有特殊設計，使各個延遲單元除了受第一控制信號VCNT1影響外，更受第二控制信號VCNT2影響而動作。以每一個延遲單元為例，其中包括兩組電流控制電晶體。第一組電流控制電晶體各自具有一控制端接收該第一控制信號VCNT1，第二組電流控制電晶體各自具有一控制端接收該第二控制信號VCNT2，且第一組以及第二組電流控制電晶體會一同影響振盪信號Vout的一振盪頻率。

第3圖圖解第2圖所述控制信號調整器202的一種實施方式。控制信號調整器300包括一電流源I、一第一P通道電晶體Mp1、一第二P通道電晶體Mp2以及一電流-電壓轉換單元302。第一P通道電晶體Mp1具有一源極S耦接電流源I的一輸出端n1、一汲極D接地、以及一閘極G耦接上述第一控制信號VCNT1。第二P通道電晶體Mp2具有一源極S耦接電流源I的輸出端n1、一閘極G由一偏壓電路304控制、以及一汲極D。電流-電壓轉換單元302對該第二P通道電晶體Mp2的汲極D所流出的電流進行轉換，以產生上述第二控制信號VCNT2。

在第3圖所示實施方式中，電流-電壓轉換單元302包括耦接第二P通道電晶體Mp2汲極D的一電阻R1，且該電阻R1的另一端接地。電阻R1用以產生壓差作為該第二控制信號VCNT2。此外，如圖所示，電流-電壓轉換單元302更可包括耦接該第二P通道電晶體Mp2該汲極D的一電容C，且該電容C的另一端接地。電容C提供穩壓功能。

偏壓電路304是設計來恆導通該第二P通道電晶體Mp2。例如，在圖中所示實施方式中(電流源I由一電源電位VDD驅動)，偏壓電路304是以一分壓器實現，其中包括兩個等量電阻R2，用以產生該電源電位VDD的一半值VDD/2作為偏壓電位Vb。偏壓電位Vb將施加於該第二P通道電晶體Mp2的閘極G上，以恆導通第二P通道電晶體Mp2。

上述偏壓電路304亦可使用複數個電阻值不同的電阻來實踐。上述電流源I之供電電流、電阻R1之電阻值、電容C之電容值、以及偏壓電位Vb…等實際設定可交由使用者視實際應用設計；目的是在第一控制信號VCNT1小於電晶體臨界電位的狀態下，使第二P通道電晶體Mp2之汲極D所供應的電流得以轉換成較高準位的第二控制信號VCNT2。

必須聲明的是，第3圖所揭露的控制信號調整器300僅是用來幫助了解本發明內容，並非意圖限定所揭露之控制信號調整器之實現方式。任何具有同樣功效的電路或模組都可用來實現本案所述之控制信號調整器。

第4圖則圖解第2圖之延遲單元(204_1、204_2與204_3)的一種實施方式，所示電路是關於單一個延遲單元。延遲單元400採用的是差動延遲技術，又可稱為差動延遲單元(differential delay cell)。圖中所示電路可用於實現環狀連結的複數個延遲單元內任何一級的延遲單元，以下討論以標號k代表延遲單元所屬級數，k為一整數。

於所示延遲單元400中，包括有一差動輸入輸出電路402。差動輸入輸出電路402包括：一第三P通道電晶體Mp3、一第四P通道電晶體Mp4、一第五P通道電晶體Mp5以及一第六P通道電晶體Mp6。第三P通道電晶體Mp3具有一閘極G作為一第一差動輸入端Vpik(其中標號k代表是第k級延遲單元)、一源極S耦接一電源電位VDD、以及一汲極D。第四P通道電晶體Mp4具有一閘極G作為一第二差動輸入端Vnik(其中標號k代表是第k級延遲單元)、一源極S耦接電源電位VDD、以及一汲極D。第五P通道電晶體Mp5具有一閘極G耦接該第四P通道電晶體Mp4的該汲極D作為一第一差動輸出端Vpok(其中標號k代表是第k級延遲單元)、一源極S耦接該電源電位VDD、以及一汲極D耦接該第三P通道電晶體Mp3的該汲極D。第六P通道電晶體Mp6具有一閘極G耦接該第三P通道電晶體Mp3的該汲極D作為一第二差動輸出端Vnok、一源極S耦接該電源電位VDD、以及一汲極D耦接該第四P通道電晶體Mp4的該汲極D。

關於環型連結結構，每一級的延遲單元之第一以及第二差動輸出端是分別耦接至下一級的延遲單元之上述第一以及第二差動輸入端。參考第2圖，延遲單元204_1的第一以及第二差動輸入端Vpi1以及Vni1是分別接收延遲單元204_3的第一以及第二差動輸出端Vpo3以及Vno3的信號；延遲單元204_2的第一以及第二差動輸入端Vpi2以及Vni2是分別接收延遲單元204_1的第一以及第二差動輸出端Vpo1以及Vno1的信號；且延遲單元204_3的第一以及第二差動輸入端Vpi3以及Vni3是分別接收延遲單元204_2的第一以及第二差動輸出端Vpo2以及Vno2的信號。如此環型連結結構以延遲單元204_3的第一差動輸出端Vpo3供應所述振盪信號Vout。請注意，縱然第2圖環型連結結構僅採用三級延遲單元，但並不限定僅能以三級延遲單元實現之，也可採用其他數量的延遲單元實現之。

回到第4圖之延遲單元400電路，第三、第四、第五以及第六P通道電晶體Mp3、Mp4、Mp5以及Mp6的汲極D更與所揭露之第一組以及第二組電流控制電晶體耦接，詳細結構敘述如下。

在延遲單元400中，一第一N通道電晶體Mn1以及一第二N通道電晶體Mn2形成第一組電流控制電晶體，且一第三N通道電晶體Mn3以及一第四N通道電晶體Mn4形成第二組電流控制電晶體。

關於第一組電流控制電晶體，結構如下。第一N通道電晶體Mn1具有一閘極G接收第一控制信號VCNT1、一源極S接地、以及一汲極D耦接該第三以及該第五P通道電晶體Mp3以及Mp5的上述汲極D。第二N通道電晶體Mn2具有一閘極G接收第一控制信號VCNT1、一源極S接地、以及一汲極D耦接該第四以及該第六P通道電晶體Mp4以及Mp6的上述汲極D。在第一控制信號VCNT1的作用下，第一以及第二N通道電晶體Mn1以及Mn2貢獻電流以充放電所示延遲單元400內的雜散電容，進而影響環型連結的複數個延遲單元所產生的振盪信號(如第2圖Vout)之振盪頻率。

關於第二組電流控制電晶體，結構如下。第三N通道電晶體Mn3具有一閘極G接收該第二控制信號VCNT2、一源極S接地、以及一汲極D耦接該第三以及該第五P通道電晶體Mp3以及Mp4的上述汲極D。第四N通道電晶體Mn4具有一閘極G接收該第二控制信號VCNT2、一源極S接地、以及一汲極D耦接該第四以及該第六P通道電晶體Mp4以及Mp6的上述汲極D。在第二控制信號VCNT2的作用下，第三以及第四N通道電晶體Mn3以及Mn4同樣也貢獻電流充放電所示延遲單元400內的雜散電容，進而影響環型連結的複數個延遲單元所產生的振盪信號(如第2圖Vout)之振盪頻率。

參考第4圖所揭露的延遲單元，即使第一控制信號VCNT1的準位過低，不足以啟動第一組電流控制電晶體(包括第一以及第二N通道電晶體Mn1以及Mn2)，第二組電流控制電晶體(包括第三以及第四N通道電晶體Mn3以及Mn4)仍可被準位較第一控制信號VCNT1高的第二控制信號VCNT2啟動，使延遲單元400動作。因此，第1圖所示的不作用區間102將被改善。第5圖圖解根據本案一種實施方式所實現的一電壓控制振盪器之效果；橫軸為第一控制信號VCNT1，縱軸為振盪信號Vout的振盪頻率fout。如圖所示，第5圖不存在第1圖所示的「不作用區間102」。本案所揭露的電壓控制振盪器極適用於低電源驅動的電路中。此外，第一控制信號VCNT1與振盪頻率fout的關係較為線性。與傳統技術相較，本案所揭露的電壓控制振盪器可大幅壓制振盪信號Vout的抖動(jitter)問題。

雖然上述例子主要是採差動延遲技術，但是，並不限定本發明一定要用在採用差動延遲技術的應用中。任何其他形式的延遲單元，也可能依照本發明所揭露的精神進行改良，達到同樣的效果。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102．．．不作用區間

200．．．電壓控制振盪器

202．．．控制信號調整器

204_1…204_3．．．延遲單元

300．．．控制信號調整器

302．．．電流-電壓轉換單元

304．．．偏壓電路

400．．．延遲單元

402．．．差動輸入輸出電路

C．．．電容

D．．．汲極

fout．．．振盪頻率

G．．．閘極

Mn1…Mn4．．．第一…第四N通道電晶體

Mp1…Mp6．．．第一…第六P通道電晶體

n1．．．電流源I的輸出端

I．．．電流源

R1、R2．．．電阻

S．．．源極

Vb．．．偏壓電位

VCNT．．．控制信號

VCNT1、VCNT2．．．第一、第二控制信號

VDD．．．電源電位

Vpi1…Vpi3、Vpik．．．第一差動輸入端

Vpo1…Vpo3、Vpok．．．第一差動輸出端

Vni1…Vni3、Vnik．．．第二差動輸入端

Vno1…Vno3、Vnok．．．第二差動輸出端

以及

Vout．．．振盪信號

第1圖圖解傳統電壓控制振盪器之作用，其中以橫軸表示一控制信號VCNT且以縱軸表示傳統電壓控制振盪器所產生的振盪信號之振盪頻率fout；

第2圖以一方塊圖圖解根據本發明之實施方式所實現的一電壓控制振盪器；

第3圖圖解第2圖所述控制信號調整器202的一種實施方式；

第4圖圖解第2圖之延遲單元(204_1、204_2與204_3)的一種實施方式；以及

第5圖圖解根據本發明一種實施方式所實現的一電壓控制振盪器之作用，其中以橫軸表示第一控制信號VCNT1且以縱軸表示振盪頻率fout。

200．．．電壓控制振盪器

202．．．控制信號調整器

204_1…204_3．．．延遲單元

VCNT1、VCNT2．．．第一、第二控制信號

Vpi1…Vpi3．．．第一差動輸入端

Vpo1…Vpo3．．．第一差動輸出端

Vni1…Vni3．．．第二差動輸入端

Vno1…Vno3．．．第二差動輸出端

以及

Vout．．．振盪信號

Claims (12)

1. 一種電壓控制振盪器根據一第一控制信號產生一振盪信號，包括：一控制信號調整器，接收該第一控制信號且根據該第一控制信號產生一第二控制信號，係於該第一控制信號低於一電晶體臨界電位時升壓轉換該第一控制信號以產生該第二控制信號；以及環型連結的複數個延遲單元，在該第一以及該第二控制信號的控制下產生該振盪信號，其中，上述延遲單元各自包括：第一組電流控制電晶體，各自以一控制端接收該第一控制信號以產生電流；以及第二組電流控制電晶體，各自以一控制端接收該第二控制信號以產生電流；其中，當上述第一組電流控制電晶體因為上述第一控制信號之電壓過低而無法啟動時，上述第二組電流控制電晶體受該第二控制信號啟動。
2. 如申請專利範圍第1項所述之電壓控制振盪器，其中上述控制信號調整器包括：一第一P通道電晶體，具有一源極耦接一電流源、一汲極耦接一地端、以及一閘極耦接該第一控制信號；一第二P通道電晶體，具有一源極耦接該電流源、一閘極由一偏壓電位控制、以及一汲極；以及一電流-電壓轉換單元，對該第二P通道電晶體的該汲極所流出的電流進行轉換，以產生該第二控制信號。
3. 如申請專利範圍第2項所述之電壓控制振盪器，其中該電流-電壓轉換單元包括一電阻，該電阻的一端耦接該第二P通道電晶體的該汲極且另一端接地，該第二控制信號於該電阻連接該第二P通道電晶體的該端輸出。
4. 如申請專利範圍第2項所述之電壓控制振盪器，其中該電流-電壓轉換單元包括一電容，該電容的一端耦接該第二P通道電晶體的該汲極且另一端接地。
5. 如申請專利範圍第2項所述之電壓控制振盪器，其中該偏壓電位係產生來導通該第二P通道電晶體。
6. 如申請專利範圍第2項所述之電壓控制振盪器，其中：該電流源耦接一電源電位；且該偏壓電位係由一偏壓電路產生，該偏壓電路包括一分壓器，產生為該電源電位一半值的該偏壓電位給該第二P通道電晶體的該閘極。
7. 如申請專利範圍第1項所述之電壓控制振盪器，其中，各個上述延遲單元更包括耦接上述第一組以及第二組電流控制電晶體的一差動輸入輸出電路，上述差動輸入輸出電路包括：一第三P通道電晶體，具有一閘極作為一第一差動輸入端、一源極耦接一電源電位、以及一汲極；一第四P通道電晶體，具有一閘極作為一第二差動輸入端、一源極耦接該電源電位、以及一汲極；一第五P通道電晶體，具有一閘極耦接該第四P通道電晶體的該汲極作為一第一差動輸出端、一源極耦接該電 源電位、以及一汲極耦接該第三P通道電晶體的該汲極；以及一第六P通道電晶體，具有一閘極耦接該第三P通道電晶體的該汲極作為一第二差動輸出端、一源極耦接該電源電位、以及一汲極耦接該第四P通道電晶體的該汲極。
8. 如申請專利範圍第7項所述之電壓控制振盪器，其中：各個上述延遲單元的上述第一組電流控制電晶體包括：一第一N通道電晶體，具有一閘極接收該第一控制信號、一源極耦接一地端、以及一汲極耦接該第三以及該第五P通道電晶體的上述汲極；以及一第二N通道電晶體，具有一閘極接收該第一控制信號、一源極耦接該地端、以及一汲極耦接該第四以及該第六P通道電晶體的上述汲極；且各個上述延遲單元的上述第二組電流控制電晶體包括：一第三N通道電晶體，具有一閘極接收該第二控制信號、一源極耦接該地端、以及一汲極耦接該第三以及該第五P通道電晶體的上述汲極；以及一第四N通道電晶體，具有一閘極接收該第二控制信號、一源極耦接該地端、以及一汲極耦接該第四以及該第六P通道電晶體的上述汲極。
9. 如申請專利範圍第7項所述之電壓控制振盪器，其中，鏈接的上述延遲單元中，每一級的延遲單元之上述第 一以及第二差動輸出端是分別耦接至下一級的延遲單元之上述第一以及第二差動輸入端。
10. 如申請專利範圍第2項所述之電壓控制振盪器，其中，各個上述延遲單元更包括耦接上述第一組以及第二組電流控制電晶體的一差動輸入輸出電路，上述差動輸入輸出電路包括：一第三P通道電晶體，具有一閘極作為一第一差動輸入端、一源極耦接該電源電位、以及一汲極；一第四P通道電晶體，具有一閘極作為一第二差動輸入端、一源極耦接該電源電位、以及一汲極；一第五P通道電晶體，具有一閘極耦接該第四P通道電晶體的該汲極作為一第一差動輸出端、一源極耦接該電源電位、以及一汲極耦接該第三P通道電晶體的該汲極；以及一第六P通道電晶體，具有一閘極耦接該第三P通道電晶體的該汲極作為一第二差動輸出端、一源極耦接該電源電位、以及一汲極耦接該第四P通道電晶體的該汲極。
11. 如申請專利範圍第10項所述之電壓控制振盪器，其中：各個上述延遲單元的上述第一組電流控制電晶體包括：一第一N通道電晶體，具有一閘極接收該第一控制信號、一源極耦接一地端、以及一汲極耦接該第三以及該第五P通道電晶體的上述汲極；以及一第二N通道電晶體，具有一閘極接收該第一 控制信號、一源極耦接該地端、以及一汲極耦接該第四以及該第六P通道電晶體的上述汲極；且各個上述延遲單元的上述第二組電流控制電晶體包括：一第三N通道電晶體，具有一閘極接收該第二控制信號、一源極耦接該地端、以及一汲極耦接該第三以及該第五P通道電晶體的上述汲極；以及一第四N通道電晶體，具有一閘極接收該第二控制信號、一源極耦接該地端、以及一汲極耦接該第四以及該第六P通道電晶體的上述汲極。
12. 如申請專利範圍第10項所述之電壓控制振盪器，其中，鏈接的上述延遲單元中，每一級的延遲單元之上述第一以及第二差動輸出端是分別耦接至下一級的延遲單元之上述第一以及第二差動輸入端。