JP5193167B2 - 発振器、発振装置 - Google Patents
発振器、発振装置 Download PDFInfo
- Publication number
- JP5193167B2 JP5193167B2 JP2009281613A JP2009281613A JP5193167B2 JP 5193167 B2 JP5193167 B2 JP 5193167B2 JP 2009281613 A JP2009281613 A JP 2009281613A JP 2009281613 A JP2009281613 A JP 2009281613A JP 5193167 B2 JP5193167 B2 JP 5193167B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- output
- point
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
また、基準電位端子である接続点A’に基準電位を発生させる基準電位源85は、バイポーラトランジスタTR1、抵抗R1、R2及びR3から構成される。具体的には、電流を制限するための抵抗R1は、電源端子VDDと、基準電位を設定するためにダイオード接続されたバイポーラトランジスタTR1のベース及びコレクタとの間に接続されている。また、バイポーラトランジスタTR1のエミッタは電源端子VSSに接続されている。以上のような構成によって、バイポーラトランジスタTR1で得られた電位から抵抗R2、R3で分圧することによって接続点A’で基準の電位が得られる。
圧電発振回路90は、水晶振動子Xtal、インバータ91、抵抗Rf、キャパシタCg、Cdを有する。また、パルス信号発生回路99は、インバータ92、93、94、95と、ナンドゲート回路96と、比較器97と、Dフリップフロップ回路98と、抵抗R10、R11、R12と、コンデンサC10とを有する。ここで、ナンドゲート回路96、Dフリップフロップ回路98は、論理回路71を構成する。また、インバータ94、抵抗R10、コンデンサC10は、積分回路72を構成する。また、積分回路72、抵抗R11、抵抗R12、比較器97は、信号状態検出回路70を構成する。
すなわち、パルス信号発生回路99は、圧電発振回路90の出力パルス信号であるクロック信号を入力信号とする。また、信号状態検出回路70は第1の状態信号S1を形成し、論理回路71は、この第1の状態信号S1が立ち上がった後にブロックしていたクロック信号を出力する回路である。
また、Dフリップフロップ回路98は、第1の状態信号S1を入力端子Dinの入力とし、かつインバータ93の出力信号であるクロック信号をクロック入力端子CLKの入力とする。そして、Dフリップフロップ回路98は、第1の状態信号S1が立ち上がった後の最初のパルス信号の立ち上がりと同期して立ち上がる第2の状態信号S2を、その出力端子Doutから出力する。ナンドゲート回路96は、第2の状態信号S2とDフリップフロップ回路98の入力信号であるクロック信号とのナンド論理をとり、インバータ95を介して出力端子OUTから出力する。
すなわち、本発明の発振器では、発振手段からの発振信号の発振開始からの波数が所定の閾値に達したことのみを検出することによって発振の成長を検出しているので、従来の発振回路のように抵抗を備える必要がない。つまり、大幅に面積を増加させることなく発振の成長を検出することが可能である。
また、本発明は、上記の発振器と、前記発振手段に接続される振動子とを有することを特徴とする発振装置を提案する。
すなわち、本発明の発振装置では、発振手段からの発振信号の波数が所定の閾値に達したことのみを検出することによって発振の成長を検出しているので、従来の発振回路のように抵抗を備える必要がない。つまり、大幅に面積を増加させることなく発振の成長を検出することが可能である。
(発振回路の構成)
図1は、本実施形態に係る発振回路の構成例を示す図である。図1に示す発振回路10は、圧電振動子としての水晶振動子X1を接続した発振部1と、発振部1からの発振出力を入力して後段に伝えるプリバッファ部2と、プリバッファ部2から出力されるパルス数が所定の数に達したことを検出する発振パルスカウント回路3と、発振パルスカウント回路3の検出出力に応じてプリバッファ部2の出力を後段の回路に送るトランスミッションゲート等のスイッチング回路4と、スイッチング回路4を介して入力されるプリバッファ部2の出力を増幅して発振回路10の外部に出力する後段の回路である出力部5とを含む。
なお、以下の説明においては、発振部1の出力点をA点、プリバッファ部2の出力点をB点、パルス電流発生回路6の出力点をC点、インバータINV1の出力点をD点、スイッチング回路4の出力点をE点という。
発振パルスカウント回路3の入力端子は、すなわちパルス電流発生回路6の入力端子であり、プリバッファ部2と接続されている。つまり、発振パルスカウント回路3の入力端子には、プリバッファ部2の出力が印加される。
さらに、C点はインバータINV1に接続されており、パルス電流発生回路6の出力がインバータINV1の入力となる。また、インバータINV1の出力は、すなわち発振パルスカウント回路3の出力であり、インバータINV1はスイッチング回路4と接続されている。
図2は、パルス電流発生回路6の構成例を示す図である。図2に示すB点、C点は、それぞれ図1のB点、C点と同一点である。パルス電流発生回路6は、PチャネルMOS(Metal Oxide Semiconductor)トランジスタであるトランジスタM2、M3、M4と、インバータINV2、INV3、INV4とを含む。トランジスタM2、M3、M4は直列に接続されている。また、電源端子VDDがトランジスタM2のソースに接続され、トランジスタM4のドレインは出力ノードであるC点に接続されている。
次に、パルス電流発生回路6の動作について説明する。B点にはプリバッファ部2からの出力であるクロック信号が入力されるが、B点とトランジスタM4のゲートであるF点とは信号レベルが反転の関係にある。ここで、今、B点がHighレベルになったとすると、F点はLowレベルとなる。この状態においては、トランジスタM3がオフであるため、C点から電流は出力されない。
以上より、パルス電流発生回路6はB点がHighレベルからLowレベルに変化した時にインバータINV2、INV3、INV4により発生する遅延時間分の極めて短い時間だけ電流を出力することになる。これにより、コンデンサC1の容量も小さくて済む。
図3は、スイッチング回路4の構成例を示す図である。図3に示すB点、D点、E点は、それぞれ図1のB点、D点、E点と同一点である。スイッチング回路4は、ナンドゲートNAND1と、インバータINV5とを含む。B点は、ナンドゲートNAND1の一方の入力となるように接続されている。また、ナンドゲートNAND1の他方の入力は、インバータINV5を介してD点と接続されており、D点の信号をインバータINV5で反転した信号が入力される。また、ナンドゲートNAND1の出力はE点と接続される。
次に、スイッチング回路4の動作について説明する。D点の電圧がHighレベルの時、インバータINV5の出力はLowレベルとなる。そして、このインバータINV5の出力は、すなわちナンドゲートNAND1の入力であるため、ナンド論理により、B点からの信号に依らず、ナンドゲートNAND1の出力であるE点はHighレベルとなる。また、D点の電圧がLowレベルの時、インバータINV5の出力はHighレベルとなり、この出力がナンドゲートNAND1の入力となる。よって、ナンド論理により、B点からの信号の反転信号が、ナンドゲートNAND1の出力であるE点に出力される。以上より、D点の電圧がLowレベルの時にだけ、B点からの入力クロック信号がE点に出力されることになる。
次に、図4を用いて、本実施形態に係る発振回路の動作について説明する。図4は、発振回路10の各点における信号状態を示す波形図である。また、図4は、発振部1が発振初期の状態から次第に発振出力を大きくしていく場合を示している。また、図4において、(1)はA点における電圧を示す波形図、(2)はB点における電圧を示す波形図、(3)はパルス電流発生回路6の出力であるパルス電流の波形図、(4)はC点における電圧を示す波形図、(5)はD点における電圧を示す波形図、(6)は出力部5の出力信号の波形図である。
また、従来の発振回路では、使用している抵抗に電流を流すため消費電流が多くなるという問題があったが、本実施形態に係る発振回路は抵抗を使用しないため、消費電流が多くなるという問題はない。
この結果、一般的に集積回路上で大きな面積を必要とするコンデンサを小さくできるため、面積をより減少させつつ、発振の成長を検出することが可能となる。この結果、大幅な面積の増加がなく、発振初期状態に出力部5が動作して発生するノイズが発振部1に与える影響を排除し、発振回路10の電源立ち上げ時に不要なパルスが出力されること等を防ぐことができる。
2 プリバッファ部
3 発振パルスカウント回路
4 スイッチング回路
5 出力部
6 パルス電流発生回路
10 発振回路
70 信号状態検出回路
71 論理回路
72 積分回路
80 発振回路
81 発振部
82 発振振幅検出回路
83 スイッチング回路
84 出力部
85 基準電位源
90 圧電発振回路
91、91、92、93、94、95 インバータ
96 ナンドゲート回路
97 比較器
98 フリップフロップ回路
99 パルス信号発生回路
C1、C10、C11、C12、Cd、Cg コンデンサ
INV1、INV2、INV5 インバータ
NAND1 ナンドゲート
M1、M2、M3、M4 トランジスタ
R1、R2、R3、R4、R10、R11、R12、Rf 抵抗
TR1、TR2 バイポーラトランジスタ
Claims (3)
- 発振手段からの発振信号の発振開始からの波数が所定の閾値に達したことを検出するカウント手段と、
前記カウント手段による検出に応じて、前記発振信号を選択して出力するスイッチング手段と、
を備え、
前記発振手段からの発振信号は、プリバッファ手段を介して、前記カウント手段に入力され、
前記カウント手段は、前記プリバッファ手段から所定周期毎に出力されるパルスの数をカウントすることで前記検出を行い、
前記カウント手段は、
前記パルスをパルス電流に変換するパルス電流発生回路と、
前記パルス電流をチャージするコンデンサと、
前記コンデンサの電位と前記所定の閾値に対応する閾値電圧とを比較し、前記コンデンサの電位が前記閾値電圧に達したことを検出する比較回路と、
を備えることを特徴とする発振器。 - 前記スイッチング回路の出力信号を増幅する出力バッファ手段を備えることを特徴とする請求項1に記載の発振器。
- 請求項1または2に記載の発振器と、前記発振手段に接続される振動子とを有することを特徴とする発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281613A JP5193167B2 (ja) | 2009-12-11 | 2009-12-11 | 発振器、発振装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281613A JP5193167B2 (ja) | 2009-12-11 | 2009-12-11 | 発振器、発振装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011124849A JP2011124849A (ja) | 2011-06-23 |
JP5193167B2 true JP5193167B2 (ja) | 2013-05-08 |
Family
ID=44288297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281613A Expired - Fee Related JP5193167B2 (ja) | 2009-12-11 | 2009-12-11 | 発振器、発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5193167B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6160812B2 (ja) * | 2013-03-28 | 2017-07-12 | セイコーエプソン株式会社 | 半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法 |
US10432143B2 (en) * | 2017-12-25 | 2019-10-01 | Shenzhen GOODIX Technology Co., Ltd. | Circuit and method for facilitating startup time of crystal oscillator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
JPH0548443A (ja) * | 1991-08-09 | 1993-02-26 | Seiko Epson Corp | 発振回路 |
JP2921494B2 (ja) * | 1996-06-13 | 1999-07-19 | 日本電気株式会社 | 発振回路 |
-
2009
- 2009-12-11 JP JP2009281613A patent/JP5193167B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011124849A (ja) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9083338B2 (en) | Digital noise protection circuit and method | |
EP0886372A2 (en) | Oscillator circuit containing a noise prevention circuit | |
JP2011223375A (ja) | 発振回路 | |
CN101167253B (zh) | 锁相环电路 | |
KR20170045768A (ko) | 듀티 싸이클 감지 회로 | |
JP2006222524A (ja) | 発振回路 | |
JP5193167B2 (ja) | 発振器、発振装置 | |
KR100854452B1 (ko) | 디지털 온도검출기 및 이를 이용한 오실레이터 회로 | |
JP5048355B2 (ja) | 発振回路 | |
US8232847B2 (en) | Oscillation circuit | |
CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
JP6829824B2 (ja) | コンパレータを用いた発振器回路 | |
US8044691B2 (en) | Method for detecting minimum operational frequency | |
JP2013214960A (ja) | 水晶発振回路及び水晶発振回路の制御方法 | |
JP6788850B2 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
KR101986799B1 (ko) | 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기 | |
JP2012105007A (ja) | パワーオンリセット回路 | |
JP2010028496A (ja) | 発振検出回路 | |
CN107070437B (zh) | 一种脉宽稳定电路 | |
JP6763661B2 (ja) | 発振回路 | |
WO2010134228A1 (ja) | 電源発生回路及び集積回路 | |
JP5350995B2 (ja) | 半導体集積回路 | |
JP2008066930A (ja) | 発振回路 | |
JP2004187004A (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
CN110943497B (zh) | 一种充放电电路及振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5193167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |