JP6160812B2 - 半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法 - Google Patents

Description

本発明は、半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法等に関する。

アナログ信号を扱う半導体集積回路（Integrated Circuit、IC）において、入力信号を所定時間（例えば数ｍｓ）遅延させて出力する遅延回路が使用されることがある。例えば、水晶振動子を発振させて発振信号を生成する発振回路を含む半導体集積回路には、一般に遅延回路が含まれている。発振信号をクロック信号として外部に出力する場合、バッファーを用いて発振信号を増幅する必要があるが、電源立ち上げ直後は発振信号の振幅が小さいため、駆動能力の大きなバッファーから発生するノイズが発振動作を撹乱し、発振の起動を妨げることがある。このような不具合を防止するために、遅延回路が必要となる。

例えば特許文献１に記載された遅延回路は、接続状態で入力信号を遅延させる時間が変更できるスイッチを備えており、ユーザーは異常発振や不良発振が生じないかを確認しながら最適な設定が可能である。また、例えば特許文献２に記載された半導体集積回路は、制御回路からの制御信号によってクロック信号の出力状態を切り換える。これらいずれにおいても、発振信号の振幅が小さい電源立ち上げ直後は、クロック信号が出力されないようにして、発振信号がクロック信号に起因するノイズで打ち消されることを防止している。

特開２００１−１４８６１２号公報 特開２００８−４２８８３号公報

ここで、特許文献１および特許文献２に記載された遅延回路（特許文献２では制御回路）は、コンデンサーの容量値と抵抗器の抵抗値で決まる時定数によって遅延時間を設定する。しかし、入力信号を十分な時間（例えば数ｍｓ）遅延させるためには、コンデンサーおよび抵抗器のサイズが大きくなり、半導体集積回路を小型化することができない。

また、特許文献２には、半導体集積回路の外部の制御回路から制御信号を受け取る方法や、カウンターによってクロック信号の出力を切り換える方法も開示されている。しかし、前者の場合には制御信号用の入力端子が別途必要になり、半導体集積回路を小型化することができない。また、後者の場合には、発振信号の生成を開始する時点でカウンターが動作している必要がある。すると、カウンター用の電源が別途必要になり、その電源のための配線、回路、端子も必要になる。つまり、半導体集積回路を小型化することができない。

そして、特許文献１および特許文献２に記載された遅延回路は、発振信号の状態とは無関係に遅延時間が設定されている。このとき、遅延時間が不足して不安定な発振信号に基づくクロック信号が出力されることがないように、遅延時間は余裕をもって長めに設定される傾向がある。そのため、このような遅延回路を含む半導体集積回路を使用した電子機器等は高速な起動ができなかった。この問題に対し、遅延回路に代えて振幅検出回路を使
用することも考えられるが、一般に振幅検出回路は定電流源を必要とする。そのため、振幅検出回路を使用することは、半導体集積回路の小型化が困難になり、電流値の調整が必要になったり、設計が複雑化したりする。

本発明は、以上の事を鑑みてなされたものであり、本発明のいくつかの態様によれば、小型化が可能で、例えば電源投入後に早くに動作可能な半導体集積回路、振動デバイス、電子機器、および移動体等を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。

［適用例１］
本適用例に係る半導体集積回路は、発振素子を発振させて発振信号を生成し、前記発振信号の増幅に用いられる第１のトランジスターを含む発振回路と、前記発振信号によって制御される第２のトランジスターと、前記第２のトランジスターの電流に基づいて電荷が変化するコンデンサーと、前記コンデンサーの電荷量に基づいて前記発振信号の出力を制御するスイッチまたはゲート回路とを含む遅延回路と、を含む。

［適用例２］
上記適用例に係る半導体集積回路において、前記発振回路は、入力端子が前記発振素子の一端に、出力端子が前記発振素子の他端に接続される反転増幅回路を含み、前記反転増幅回路は、前記第１のトランジスターを含み、前記入力端子側の前記発振信号を第１の発振信号、前記出力端子側の前記発振信号を第２の発振信号として、前記第１の発振信号と前記第２の発振信号をそれぞれ生成し、前記第２のトランジスターは、前記第１の発振信号によって制御されてもよい。

［適用例３］
上記適用例に係る半導体集積回路において、前記発振回路は、入力端子が前記発振素子の一端に、出力端子が前記発振素子の他端に接続される反転増幅回路を含み、前記反転増幅回路は、前記第１のトランジスターを含み、前記入力端子側の前記発振信号を第１の発振信号、前記出力端子側の前記発振信号を第２の発振信号として、前記第１の発振信号と前記第２の発振信号をそれぞれ生成し、前記第２のトランジスターは、前記第２の発振信号によって制御されてもよい。

本適用例に係る半導体集積回路は、発振回路、遅延回路を含む。発振回路は、例えば水晶振動子等の発振素子を発振させて発振信号を生成する。そして、発振回路は発振信号の増幅に用いられる第１のトランジスターを含む。また、遅延回路は、例えば発振信号がクロック信号に起因するノイズで打ち消されることを防止するために、発振信号の出力を制御するスイッチまたはゲート回路を含む。

ここで、遅延回路は、発振信号によって制御される第２のトランジスターと、第２のトランジスターの電流に基づいて電荷が変化するコンデンサーも含む。そして、スイッチまたはゲート回路は、コンデンサーの電荷量に基づいて発振信号の出力を制御する。このとき、従来の遅延回路では、一般にコンデンサーの容量値と抵抗器の抵抗値で決まる時定数によって遅延時間を設定するため回路規模が大きかった。しかし、本適用例に係る半導体集積回路の遅延回路は抵抗器を含まない。

また、コンデンサーの充電または放電に用いられる電流が小さければ、コンデンサーの容量を大きくする必要はない。本適用例に係る半導体集積回路の遅延回路は、トランジス
ターに流れる小さな電流に基づいてコンデンサーの充電または放電を行うため、容量を従来の遅延回路のように大きくせずに十分な遅延時間を得ることができる。すなわち、本適用例に係る半導体集積回路は、小型化が可能である。

そして、本適用例に係る半導体集積回路の遅延回路は、第２のトランジスターを例えばオン状態、オフ状態にする制御に発振信号を用いる。そのため、発振信号の安定性と第２のトランジスターの電流、そしてコンデンサーの電荷量とを関連付けることが可能である。したがって、従来の遅延回路のように余裕をもって遅延時間を長めに設定する必要はなく、本適用例に係る半導体集積回路は例えば電源投入後や低消費電力モードからの復帰後等に早くに動作することが可能である。

ここで、発振回路は、入力端子が発振素子の一端に、出力端子が発振素子の他端に接続される反転増幅回路を含んでもよい。このとき、発振信号は入力端子側と出力端子側に分けられるので、入力端子側の発振信号を第１の発振信号、出力端子側の発振信号を第２の発振信号とする。第１の発振信号と第２の発振信号の位相が逆である場合には、反転増幅回路によって増幅された第２の発振信号の方がより急峻な変化をすることがある。例えば、反転増幅回路が帰還抵抗を備えたインバーターであるとすれば、第１の発振信号に比べると第２の発振信号の方がより方形波に近い。なお、インバーターは第１のトランジスターを含んで構成される。

そこで、第２のトランジスターは、第２の発振信号によって制御されてもよい。例えば、第２のトランジスターがＭＯＳトランジスターであれば、第２の発振信号が第２のトランジスターのゲート端子に入力されてもよい。第２の発振信号は第１の発振信号に比べるとより急峻な変化をするため、第２のトランジスターに電流が多く流れることが期待される。そのため、第２の発振信号が安定した後には、コンデンサーの電荷をより早く変化させる（具体的には、充電または放電する）ことが期待される。したがって、遅延回路のスイッチ（またはゲート回路）も、より早くにクロック信号を出力させるように変化するので、さらに高速起動が可能な半導体集積回路を実現できる。

一方で、半導体集積回路の用途によっては、高速起動よりも安定動作が求められる場合がある。ただし、従来の遅延回路よりは早くに起動したいとの要求もある。そのような場合に、第２のトランジスターは、第１の発振信号によって制御されてもよい。第１の発振信号は第２の発振信号に比べると変化が緩やかであるため、遅延時間を確保することができる。

［適用例４］
上記適用例に係る半導体集積回路において、前記遅延回路は、前記第２のトランジスターの電流を入力電流とするカレントミラー回路を含み、前記コンデンサーは、前記カレントミラー回路の出力電流によって電荷が変化してもよい。

［適用例５］
上記適用例に係る半導体集積回路において、前記カレントミラー回路の出力電流は、前記第１のトランジスターの電流よりも小さくてもよい。

本適用例に係る半導体集積回路の遅延回路は、第２のトランジスターの電流を入力電流とするカレントミラー回路を含む。そして、コンデンサーは、カレントミラー回路の出力電流によって電荷が変化する。このとき、カレントミラー回路のミラー比によって、出力電流を入力電流よりも小さくすることができる。そのため、カレントミラー回路の出力電流を、容易に第１のトランジスターの電流よりも小さくできる。

本適用例に係る半導体集積回路によれば、小さなカレントミラー回路の出力電流に基づいてコンデンサーの充電または放電を行うため、コンデンサーの容量が小さくても十分な遅延時間を得ることができる。すなわち、本適用例に係る半導体集積回路は、さらに小型化が可能である。

ここで、カレントミラー回路は多段に配置されてもよい。すなわち、１つのカレントミラー回路の出力電流を他のカレントミラー回路の入力電流としてもよい。このとき、最終的な出力電流をさらに小さくできる。なお、ミラー比は、カレントミラー回路を構成するトランジスターのゲート長が同じであればゲート幅の比で定まる値である。

［適用例６］
上記適用例に係る半導体集積回路において、前記第１のトランジスターおよび前記第２のトランジスターは、ＭＯＳトランジスターであり、前記第２のトランジスターのサイズは、前記第１のトランジスター以下であってもよい。

［適用例７］
上記適用例に係る半導体集積回路において、前記第１のトランジスターおよび前記第２のトランジスターは、バイポーラトランジスターであり、前記第２のトランジスターのサイズは、前記第１のトランジスター以下であってもよい。

本適用例に係る半導体集積回路は、第１のトランジスターおよび第２のトランジスターをＭＯＳトランジスターとしてもよいし、バイポーラトランジスターとしてもよい。このとき、第２のトランジスターのサイズを第１のトランジスター以下として、第２のトランジスターの電流を小さくすることが好ましい。

ここで、ＭＯＳトランジスターの場合のサイズは、サイズ比、すなわち（ゲート幅／ゲート長）で比較する。また、バイポーラトランジスターの場合のサイズは、レイアウトの面積で比較する。

［適用例８］
上記適用例に係る半導体集積回路において、前記遅延回路から出力される前記発振信号を外部へと出力してもよい。

本適用例に係る半導体集積回路によれば、遅延回路から出力される発振信号を半導体集積回路の外部へと出力する。つまり、本適用例に係る半導体集積回路は出力段のバッファー回路を含まない。バッファー回路が駆動能力の大きなバッファーである場合、発生するノイズが発振動作を撹乱し発振の起動を妨げることがある。そのため、バッファー回路を半導体集積回路に含まないことで、発振の起動を妨げるノイズを減らすことができる。

［適用例９］
本適用例に係る検査方法は、前記適用例に係る半導体集積回路の検査方法であって、通常動作における前記発振信号がとり得る電圧よりも高いテスト電圧を前記発振回路に供給するステップと、前記発振回路にテストクロックを供給するステップと、を含む。

本適用例に係る半導体集積回路の検査方法によれば、通常動作の発振信号がとり得る電圧よりも高いテスト電圧（通常動作において発振信号が２Ｖ以下の電圧しかとり得ない場合に、例えばテスト電圧は３．３Ｖ）を発振回路に供給するステップを含む。そのため、通常動作時や発振回路にテストクロックを供給するだけの従来の検査方法に比べて、遅延回路の遅延時間を短縮することができる。本適用例に係る半導体集積回路の検査方法によれば、半導体集積回路を短時間で効率よく検査することが可能である。

［適用例１０］
本適用例に係る振動デバイスは、前記適用例に係る半導体集積回路と、前記発振素子と、を含む。

［適用例１１］
本適用例に係る電子機器は、前記適用例に係る半導体集積回路を含む。

［適用例１２］
本適用例に係る移動体は、前記適用例に係る半導体集積回路を含む。

本適用例に係る振動デバイス、電子機器、移動体によれば、前記の半導体集積回路を含んでいるため、小型化が可能で、例えば電源投入後に早くに動作可能な振動デバイス、電子機器、移動体を実現できる。

本実施形態の半導体集積回路の構成例を示す図。 第１の発振信号の起動時の変化を説明する図。 ドレイン電流とゲート−ソース間電圧との関係を説明する図。 検査における本実施形態の半導体集積回路とテスターとの接続を表す図。 本実施形態の半導体集積回路の検査時のテストクロックを説明する図。 本実施形態の半導体集積回路の検査方法を表すフローチャート。 第１変形例の半導体集積回路の構成例を示す図。 第２変形例の半導体集積回路の構成例を示す図。 第３変形例の半導体集積回路の構成例を示す図。 図１０（Ａ）、図１０（Ｂ）は、振動デバイスの構成例を示す図。 電子機器の機能ブロック図。 電子機器の外観の一例を示す図。 移動体の一例を示す図。 従来の半導体集積回路の例を表す回路図。 従来の半導体集積回路の別の例を表す回路図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．半導体集積回路
［半導体集積回路の構成］
図１は、本実施形態の半導体集積回路１０の構成例を示す図である。半導体集積回路１０は発振器用のＩＣであり、水晶振動子２６（本発明の発振素子に対応）と接続されて、生成したクロック信号１１０を出力する。なお、本実施形態では、バッファー１１が半導体集積回路１０に含まれており、クロック信号１１０は図１の内部信号１１１を多段のインバーターＩＶ１〜ＩＶ３で反転させた信号である。なお、半導体集積回路１０は、以下に説明する要素の一部を省略又は変更してもよいし、他の要素を追加した構成であってもよい。

なお、バッファー１１は例えば多出力、差動出力、レベルシフトを実現する出力回路であってもよい。また、バッファー１１が、半導体集積回路１０に含まれない構成であってもよい。バッファー１１が半導体集積回路１０に含まれない構成の場合、内部信号１１１
がクロック信号１１０として出力されることになる。バッファー１１が駆動能力の大きなバッファーである場合、発生するノイズが発振動作を撹乱し発振の起動を妨げることがある。そのため、バッファー１１を半導体集積回路１０に含まないことで、発振の起動を妨げるノイズを減らすことができる。

半導体集積回路１０は少なくとも３つの端子を有している。端子Ｔ１と端子Ｔ２は水晶振動子２６との接続に用いられる。また、端子Ｔ３からはクロック信号１１０が半導体集積回路１０の外部に出力される。なお、半導体集積回路１０の検査では、テスター９（図４参照）で生成されるテスト電圧やテストクロックが端子Ｔ１から入力されて、端子Ｔ２はオープン状態となる。なお、図１で図示を省略しているが、半導体集積回路１０は電源電圧Ｖｄｄ、接地電圧Ｖｓｓ等の供給に用いられる端子も有する。

半導体集積回路１０は、発振回路１２、遅延回路１８を含む。なお、発振回路１２、遅延回路１８には、電源電圧Ｖｄｄよりも低い電圧Ｖｏｓｃが供給される。半導体集積回路１０は、電源電圧Ｖｄｄから電圧Ｖｏｓｃを生成する電源回路を有するが、図１では図示を省略している。

発振回路１２は、端子Ｔ２と端子Ｔ３とを介して水晶振動子２６と接続されて発振ループを形成する水晶発振回路である。発振回路１２は本実施形態では水晶振動子２６と接続されるが、水晶振動子２６に代えて、例えば、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などの発振素子と接続されてもよい。

発振回路１２は、アナログ反転増幅器（本発明の反転増幅回路に対応）として機能する帰還抵抗Ｒ１を備えたインバーターと、固定容量Ｃ１、Ｃ２を含む。図１のようにインバーターは第１のトランジスターＮ１と、トランジスターＰ１とで構成される。

ここで、発振回路１２が生成する発振信号はインバーターの入力端子側と出力端子側に分けられる。インバーターの入力端子側（半導体集積回路１０の端子Ｔ１側でもある）の発振信号を第１の発振信号Ｓ１、インバーターの出力端子側（半導体集積回路１０の端子Ｔ２側でもある）の発振信号を第２の発振信号Ｓ２とする。なお、本実施形態では第１の発振信号Ｓ１と第２の発振信号Ｓ２とは位相が反転しているとする。また、特に第１の発振信号Ｓ１と第２の発振信号Ｓ２とを区別する必要がない場合には、単に発振信号と記載する場合がある。

遅延回路１８は、第１のトランジスターＮ１と同じＮ型のＭＯＳトランジスターである第２のトランジスターＮ２と、トランジスターＰ３、Ｐ４で構成されるカレントミラー回路と、コンデンサーＣ３と、選択信号Ｓ３によって切り換えられるスイッチ１９と、を含む。

ここで、スイッチ１９は、選択信号Ｓ３がハイレベルであれば図１の（Ｈ）側に接続され、発振回路１２からの第２の発振信号Ｓ２をクロック信号１１０として出力する。スイッチ１９は、例えば電源投入時には、初期状態である図１の（Ｌ）側に接続されており、クロック信号１１０は接地電圧Ｖｓｓに固定されている。つまり、選択信号Ｓ３は、初期状態でコンデンサーＣ３が放電されているためローレベルになっている。そして、コンデンサーＣ３が充電されて所定の閾値電圧を超えて、選択信号Ｓ３がハイレベルになるまでは、第２の発振信号Ｓ２は半導体集積回路１０から出力されない。そのため、発振信号がクロック信号１１０に起因するノイズで打ち消されることを防止できる。

なお、スイッチ１９は特定の回路構成に限るものではなく、その機能を実現できればゲ
ート回路で構成されてもよい。例えば、選択信号Ｓ３と第２の発振信号Ｓ２とを入力するＡＮＤ回路で構成されていてもよい。また、選択信号Ｓ３がローレベルの場合に、クロック信号１１０はハイインピーダンス状態になってもよい。このとき、スイッチ１９の機能は例えばトランスミッションゲート等で実現されてもよい。

遅延回路１８の第２のトランジスターＮ２は、第１のトランジスターＮ１と同じように第１の発振信号Ｓ１をゲート入力信号とする。そのため、遅延回路１８は、第２のトランジスターＮ２を流れる電流によって、発振信号の状態を把握することが可能になる。

ここで、第２のトランジスターＮ２の電流Ｉ２は、第１のトランジスターＮ１の電流Ｉ１以下になるように調整される。そして、トランジスターＰ３、Ｐ４で構成されるカレントミラー回路のミラー比を調整することで、カレントミラー回路の出力電流である電流Ｉ３はＩ２未満になる。つまり、半導体集積回路１０では、電流Ｉ１、電流Ｉ２、電流Ｉ３の間に以下の式（１）のような関係がある。

図１のように、電流Ｉ３によってコンデンサーＣ３の電荷は変化する。そして、式（１）のように電流Ｉ３は電流Ｉ１、電流Ｉ２と比べて小さい。そのため、直接に電流Ｉ１、電流Ｉ２を用いる場合に比べて、小さな容量のコンデンサーＣ３によって必要な遅延時間を確保することが可能である。

そして、電流Ｉ３は、発振信号の状態に応じて変化する電流Ｉ２に比例して変化する。すなわち、電流Ｉ３は発振信号の状態を反映するものであり、後述するように発振信号が安定した場合にはコンデンサーＣ３の充電を加速して、スイッチを早くに（Ｈ）側に切り換えることができる。

［従来の半導体集積回路との比較］
ここで、本実施形態の半導体集積回路１０を、従来の半導体集積回路１０１０Ａ、１０１０Ｂと比較する。図１４は、従来の半導体集積回路１０１０Ａを表す回路図である。なお、図１と同じ要素には同じ符号を付しており説明を省略する。

半導体集積回路１０１０Ａは、発振回路１０１２、遅延回路１０１８を含む。従来の半導体集積回路１０１０Ａの遅延回路１０１８は、第２のトランジスターＮ２を含んでおらず、発振回路１０１２からはクロック信号１１０として選択され得る第２の発振信号Ｓ２だけを受け取る。すなわち、遅延回路１０１８が第２の発振信号Ｓ２を出力させるまでの遅延時間は、発振信号の状態に無関係に決定される。

つまり、遅延回路１０１８は、コンデンサーＣ３の容量値と抵抗器Ｒ２の抵抗値で決まる時定数によって遅延時間を設定する。そのため、例えば数ｍｓの遅延時間を確保するためには、１０ｐＦ程度のコンデンサーＣ３、数百ＭΩ程度の抵抗器Ｒ２が必要となる。つまり、コンデンサーＣ３および抵抗器Ｒ２のサイズが大きくなり、半導体集積回路１０１０Ａを小型化することができない。

図１に示した本実施形態の半導体集積回路１０は、回路規模が大きくなる原因の１つである抵抗器Ｒ２を含まない。また、前記のように小さな電流Ｉ３によってコンデンサーＣ３の電荷が変化するので、小さな容量のコンデンサーＣ３によって必要な遅延時間を確保することが可能である。

ここで、従来の別の半導体集積回路１０１０Ｂによれば、第２の発振信号Ｓ２を出力するまでの遅延時間を発振信号の状態に関連付けることができる。図１５は、従来の別の半導体集積回路１０１０Ｂを表す回路図である。なお、図１、図１４と同じ要素には同じ符号を付しており説明を省略する。

半導体集積回路１０１０Ｂは、発振回路１０１２、振幅検出回路１０１７を含む。振幅検出回路１０１７は、第１の発振信号Ｓ１の振幅が大きくなったこと、すなわち安定したことを検出して、クロック信号１１０としてバッファー１１を経由した第２の発振信号Ｓ２を出力させる。なお、振幅検出回路１０１７のスイッチ１９の（Ｈ）側と（Ｌ）側は、半導体集積回路１０および半導体集積回路１０１０Ａとは逆になっている。すなわち、選択信号Ｓ３は初期状態でハイレベルである。

図１５のように、振幅検出回路１０１７は定電流源ＣＳを含む。振幅検出回路１０１７では、電圧Ｖｏｓｃの供給が開始されると、電流Ｉ０が流れてコンデンサーＣ３が充電される。よって、選択信号Ｓ３は最初ハイレベルであり、スイッチ１９は（Ｈ）側に接続されて、クロック信号１１０は所定の電圧に固定される。

一方、第２のトランジスターＮ２のゲートは抵抗器Ｒ２を介して接地されているので、第１の発振信号Ｓ１が発振していなければ電流Ｉ２は流れない。その後、第１の発振信号Ｓ１が発振すると、第２のトランジスターＮ２のゲートに交流信号が印加されるため、間欠的に電流Ｉ２が流れる。第１の発振信号Ｓ１の振幅が大きくなり、電流Ｉ２の平均値が電流Ｉ０を上回ると、コンデンサーＣ３が放電して、選択信号Ｓ３はローレベルに変化する。そして、半導体集積回路１０１０Ｂは、クロック信号１１０としてバッファー１１を経由した第２の発振信号Ｓ２を出力する。

ここで、半導体集積回路１０１０Ｂの振幅検出回路１０１７では、時定数によって遅延時間を定めるわけでないので、半導体集積回路１０１０Ａと比べてコンデンサーＣ３および抵抗器Ｒ２のサイズを小さくすることができる。また、発振信号が安定したことを検出して、クロック信号１１０として第２の発振信号Ｓ２を出力するので、高速起動も可能になる。

しかし、半導体集積回路１０１０Ｂは、本実施形態の半導体集積回路１０と異なり定電流源ＣＳが必要になる。つまり、半導体集積回路１０１０Ｂは、定電流源ＣＳの分、回路規模が大きくなる。そして、適切なタイミングでスイッチ１９の切り換えを行うには、電流Ｉ０を第２のトランジスターＮ２に流れる電流と関連付けて調整する必要がある。しかし、製造ばらつき等を考慮すると電流値の相対的な調整は困難である。したがって、電流値の安定化のために、図１５の回路よりも複雑な回路設計が必要になる。

本実施形態の半導体集積回路１０は、定電流源ＣＳが不要であり、このような問題は生じない。また、第２のトランジスターＮ２に流れる電流によって、発振信号が安定したことを間接的に知ることが可能である。以下に、半導体集積回路１０の遅延回路１８の動作について詳細に説明する。

図２は、本実施形態の半導体集積回路１０の発振回路１２および遅延回路１８の起動時における、第１の発振信号Ｓ１の変化を説明する図である。発振回路１２および遅延回路１８は、不図示の電源回路から電圧Ｖｏｓｃを供給されることで起動する。図２のように、時刻ｔ０で電圧Ｖｏｓｃが供給されると、第１の発振信号Ｓ１はＶｏｓｃ／２、すなわち中間のレベルまで電圧が上がり、それから微小な発振が始まる。

そして、第１のトランジスターＮ１に電流Ｉ１が流れるとともに、ゲート入力信号が同じである第２のトランジスターＮ２に電流Ｉ２が流れる。そして、図２の時刻ｔ１以降で、第１の発振信号Ｓ１は安定して発振する。なお、図示は省略するが、第２の発振信号Ｓ２は第１の発振信号Ｓ１の位相が反転した波形となる。そして、インバーター（第１のトランジスターＮ１とトランジスターＰ１とで構成）の出力である第２の発振信号Ｓ２の方がより急峻に変化し、方形波に近くなる。

ここで、半導体集積回路１０は、接続される負荷に十分な振幅を与えるため、駆動能力の大きな回路を用いてクロック信号１１０を出力する必要がある。図１では駆動能力の大きなインバーターＩＶ１〜ＩＶ３を用いる必要がある。また、バッファー１１が半導体集積回路１０に含まれない構成であって、例えば、図１のスイッチ１９の機能を実現するゲート回路としてＡＮＤ回路を用いて構成する場合でも、ある程度駆動能力の大きなＡＮＤ回路を用いる必要がある。

一方、図２に示すように、発振回路１２が生成する発振信号は、電圧Ｖｏｓｃが供給されてから徐々に振幅が増大していくため、特に電圧Ｖｏｓｃの供給直後における発振信号の振幅は非常に小さい。このような状態のときに、クロック信号１１０を出力するための駆動能力の大きな回路によって、電源ノイズやグランドノイズが生じると、正常に発振しないといった不具合が発生しやすい。これを防ぐために遅延回路１８が必要となる。遅延回路１８はスイッチ１９によって、発振信号が十分に成長した時点（図２の時刻ｔ１以降）でクロック信号１１０を出力させる。これにより、発振の起動中（安定する前の期間）にノイズが混入して異常発振が生じることを防止する。

しかし、発振回路１２の発振信号が安定した後には、遅延回路１８は早くにクロック信号１１０を出力する必要がある。つまり、半導体集積回路１０の高速起動が求められている。本実施形態の半導体集積回路１０の遅延回路１８は、発振回路１２の振幅が大きくなるにつれて、コンデンサーＣ３の充電を加速してスイッチ１９を早くに変化させることができる。

図３は、第２のトランジスターＮ２のドレイン電流Ｉｄを説明する図である。なお、ドレイン電流Ｉｄは、電流Ｉ２に対応するだけでなく、電流Ｉ２と比例関係にある電流Ｉ３にも対応する。ＭＯＳトランジスターのドレイン電流Ｉｄは、以下の式（２）で表される。

ここで、μはキャリア（電子）の移動度、Ｃ_ｏｘは単位面積あたりのゲート容量、Ｗ／Ｌはサイズ比、すなわちゲート幅Ｗとゲート長Ｌとの比、Ｖ_ｇｓはゲート−ソース間電圧、Ｖ_ｔｈは閾値電圧である。

発振が始まる前は、ゲート−ソース間電圧Ｖ_ｇｓは一定値であるため、ドレイン電流Ｉｄも一定値である。例えば、図３でゲート−ソース間電圧Ｖ_ｇｓがＶｏｓｃ／２で一定である場合、ドレイン電流ＩｄもＩ_Ｃ１で一定である。

発振が始まり、第１の発振信号Ｓ１の振幅Ｖａが徐々に大きくなると、式（２）のゲート−ソース間電圧Ｖ_ｇｓが変動する。ゲート−ソース間電圧Ｖ_ｇｓの変動に応じてドレイン電流Ｉｄも変動するが、ドレイン電流Ｉｄは（Ｖ_ｇｓ−Ｖ_ｔｈ）^２に比例する。そのた
め、ゲート−ソース間電圧Ｖ_ｇｓが上昇した場合のドレイン電流Ｉｄの増加量は、ゲート−ソース間電圧Ｖ_ｇｓが低下した場合のドレイン電流Ｉｄの低下量よりも大きい。

つまり、ゲート−ソース間電圧Ｖ_ｇｓはＶｏｓｃ／２を中心に、図３のように（Ｖｏｓｃ／２）＋Ｖａから（Ｖｏｓｃ／２）−Ｖａまで変動する。このとき、（Ｖｏｓｃ／２）−Ｖａに対応するドレイン電流ＩｄはＩ_Ｃ１−Ｉｎである。一方、（Ｖｏｓｃ／２）＋Ｖａに対応するドレイン電流ＩｄはＩ_Ｃ１＋Ｉｐである。ここで、ドレイン電流Ｉｄは（Ｖ_ｇｓ−Ｖ_ｔｈ）^２に比例しているため、ドレイン電流Ｉｄの増加量Ｉｐは、ドレイン電流Ｉｄの減少量Ｉｎよりも大きくなる。この差（Ｉｐ−Ｉｎ）は、第１の発振信号Ｓ１の振幅Ｖａが大きくなるにつれて大きくなる。

再び図１を参照すると、第１の発振信号Ｓ１の振幅（図３のＶａ）が大きくなるにつれて電流Ｉ２が大きくなる。このとき、電流Ｉ３は電流Ｉ２に比例するため、電流Ｉ３も大きくなる。したがって、第１の発振信号Ｓ１の振幅Ｖａが大きくなるにつれて、電流Ｉ３の時間平均値が大きくなる。すると、遅延回路１８のコンデンサーＣ３の充電も早まることとなり、スイッチ１９が（Ｈ）側に変化するタイミングが早まる。つまり、遅延回路１８は、第１の発振信号Ｓ１の振幅Ｖａが大きくなるにつれて、自律的に遅延時間を短縮することができる。これにより、遅延時間が不必要に長くなることを回避し、第１の発振信号Ｓ１が安定すると素早くスイッチ１９を切り換えてクロック信号１１０を出力することができる。

［半導体集積回路の検査方法］
本実施形態の半導体集積回路１０の遅延回路１８は、半導体集積回路１０の効率的な検査を可能にする。以下では、半導体集積回路１０をテスター９に接続して行う、発振回路１２からクロック信号１１０を出力するまでの回路の検査について説明する。

図４は、検査における半導体集積回路１０とテスター９との接続を表す図である。テスター９は、端子Ｔ３から出力されるクロック信号１１０の波形や周波数を検査して異常の有無を判断する。この検査で、半導体集積回路１０は水晶振動子２６を発振させるのではなく、テスター９からテストクロックＣＬＫを受け取る。図４のように、テストクロックＣＬＫが端子Ｔ１に供給される。このとき、半導体集積回路１０の端子Ｔ２はオープンとなっている。

ここで、半導体集積回路１０は遅延回路１８を含む。そのため、電圧Ｖｏｓｃの供給が開始されてからクロック信号１１０を出力するまでの遅延時間がある。しかし、半導体集積回路１０の検査においては、テスター９からテストクロックＣＬＫを用いるので発振信号がノイズで打ち消される問題は生じない。そのため、遅延時間をできるだけ短縮することが好ましい。例えば、検査の場合に遅延回路１８をバイパスして遅延時間をなくすことも考えられる。しかし、この方法では遅延回路１８を検査することができなくなる。

本実施形態の半導体集積回路１０は、以下のような方法で遅延時間をできるだけ短縮し、遅延回路１８も含めた効率的な検査が可能である。図５は、本実施形態の半導体集積回路１０の検査におけるテスト電圧およびテストクロックＣＬＫを説明する図である。

図５には、検査時のテスト電圧およびテストクロックＣＬＫを実線で示し、対比のために通常動作時の第１の発振信号Ｓ１を点線で示している。半導体集積回路１０の通常動作時には、第１の発振信号Ｓ１の電圧はＶｏｓｃを超えることはない。また、コンデンサーＣ３が十分に充電されるまでスイッチ１９は（Ｌ）側に接続されており（図１参照）、第１の発振信号Ｓ１が安定する時刻ｔ１よりも前のクロック信号１１０は、接地電圧Ｖｓｓに固定される。

しかし、図５に示すように、検査時には、検査を開始する時刻ｔ０からすぐにテスト電圧が供給される。本実施形態において、テスト電圧は電源電圧Ｖｄｄであり、時刻ｔａまでテスト電圧が供給される。電源電圧Ｖｄｄは電圧Ｖｏｓｃ（本発明の通常動作における発振信号がとり得る電圧に対応）よりも高い電圧であり、コンデンサーＣ３の充電を早めてスイッチ１９を（Ｈ）側に変化させる。

再び図３を参照すると、電源電圧Ｖｄｄ（すなわちテスト電圧）が端子Ｔ１から入力されると、第２のトランジスターＮ２のゲート−ソース間電圧Ｖ_ｇｓは電源電圧Ｖｄｄまで上昇する。すると、電流Ｉ２は通常動作時（例えば図３のＩ_Ｃ１）よりも大きなＩ_Ｃ２になる。そして、電流Ｉ２に比例する電流Ｉ３も大きくなる。したがって、図５の時刻ｔ０から時刻ｔａまででコンデンサーＣ３が素早く充電されて、スイッチ１９は（Ｈ）側に切り換わる。その後、図５のようにテスター９からテストクロックＣＬＫが供給されて、発振回路１２等の検査が行われる。このとき、時刻ｔ０〜時刻ｔａの時間は時刻ｔ０〜時刻ｔ１の時間よりも短く、半導体集積回路１０の遅延時間が短縮されている。そのため、半導体集積回路１０の検査における待ち時間（すなわち遅延時間）が少なくなり、効率的な検査が可能になる。

図６は本実施形態の半導体集積回路１０の検査方法を表すフローチャートである。半導体集積回路１０は、図４のようにテスター９と接続される。そして、テスター９から、検査対象の半導体集積回路１０に電源供給がなされる（Ｓ１０）。

その後、テスター９は半導体集積回路１０にテスト電圧を供給する。具体的には、テスト電圧は電圧Ｖｏｓｃよりも高い電源電圧Ｖｄｄであり、テスター９は電源電圧Ｖｄｄを端子Ｔ１に所定の時間供給する（Ｓ１２）。ここで、所定の時間とは図５の時刻ｔ０〜時刻ｔａの時間に対応し、スイッチ１９を（Ｈ）側に変化させるのに必要な時間である。

ステップＳ１２によって、半導体集積回路１０からクロック信号１１０が出力されるようになるので、テスター９はテストクロックＣＬＫを半導体集積回路１０に供給する（Ｓ１４）。そして、テスター９は出力されるクロック信号１１０を期待値と比較することで、半導体集積回路１０の良、不良を判断することができる（Ｓ１６）。なお、テスター９は出力されるクロック信号１１０の周波数測定により良、不良を判断してもよい。

このとき、ステップＳ１２の所定の時間は、通常動作において半導体集積回路１０からクロック信号１１０が出力されるようになるまでの時間に比べて早い。そのため、半導体集積回路１０の効率的な検査が可能である。

以上のように、本実施形態の半導体集積回路１０は、例えば従来の半導体集積回路１０１０Ａの遅延回路１０１８で大きな面積を占めていた抵抗器Ｒ２が不要である。また、小さな電流Ｉ３を用いるため、コンデンサーＣ３を小さくすることができる。従って、半導体集積回路１０は小型化が可能である。そして、半導体集積回路１０は発振信号の振幅が大きくなり安定化するにつれて、自律的に遅延時間を短縮することができる。よって、半導体集積回路１０は例えば電源投入時において素早く動作を開始できる。さらに半導体集積回路１０は、テスター９から通常動作時よりも高いテスト電圧をかけることで、遅延時間を短縮することができる。そのため、テスター９は半導体集積回路１０を効率的に検査することが可能である。

［変形例］
本実施形態の半導体集積回路１０は、前記の構成に限られるものではなく、以下のような変形が可能である。図７〜図９を参照して、いくつかの変形例について説明する。なお
、図１〜図６と同じ要素については、図７〜図９でも同じ符号を付しており説明を省略する。

図７は、第１変形例の半導体集積回路１０の構成例を示す図である。本変形例の半導体集積回路１０は、ＭＯＳトランジスターの第１のトランジスターＮ１、第２のトランジスターＮ２（図１参照）に代えて、バイポーラトランジスターである第１のトランジスターＱ１、第２のトランジスターＱ２を用いる。このように、半導体集積回路１０はバイポーラトランジスターを用いて構成されてもよく、柔軟な設計が可能である。

このとき、電流Ｉ２を小さくするために、第２のトランジスターＱ２は、第１のトランジスターＱ１のサイズ以下であることが好ましい。なお、本変形例の半導体集積回路１０では、トランジスターＰ１は、バイアス電流Ｉｂを生成するために、バイアス電圧Ｖｂがゲート端子に印加されている。

図８は、第２変形例の半導体集積回路１０の構成例を示す図である。本変形例の半導体集積回路１０では、第２のトランジスターＮ２は、第１の発振信号Ｓ１に代えて、第２の発振信号Ｓ２をゲート入力信号とする。前記の通り、インバーター（第１のトランジスターＮ１とトランジスターＰ１とで構成）の出力である第２の発振信号Ｓ２の方が、第１の発振信号Ｓ１より急峻に変化し、方形波に近くなる。そのため、本変形例の半導体集積回路１０では、第２のトランジスターＮ２により多くの電流Ｉ２が多く流れることが期待される。その結果、コンデンサーＣ３の電荷の変化が早まり、さらに高速な起動が可能な半導体集積回路１０を実現できる。

図９は、第３変形例の半導体集積回路１０の構成例を示す図である。本変形例の半導体集積回路１０は、トランジスターＰ３、Ｐ４で構成されるカレントミラー回路を含まず、電流Ｉ２で直接コンデンサーＣ３の電荷を変化させる。このとき、電流Ｉ２によってコンデンサーＣ３が徐々に充電される。スイッチ１９の（Ｈ）側と（Ｌ）側は、第１の変形例および第２の変形例とは逆になっている。

例えば第１のトランジスターＮ１と第２のトランジスターＮ２のサイズ比を調整することで、電流Ｉ２を十分に小さくして、遅延時間を確保できる場合には、本変形例の半導体集積回路１０のような構成が可能である。このとき、遅延回路１８の構成をさらに簡単にすることができる。

以上のような変形例についても、半導体集積回路１０は小型化が可能であり、発振信号の振幅が大きくなるにつれて、自律的に遅延時間を短縮することができる。また、半導体集積回路１０は、検査時に通常動作時よりも遅延時間を短縮することができるので、効率的な検査を可能にする。

２．振動デバイス
本実施形態の振動デバイス２００は、発振回路２１２、遅延回路２１８、発振回路２１２により発振する発振素子２３０を含むものである。発振回路２１２と遅延回路２１８とは、半導体集積回路２１０として振動デバイス２００に含まれていてもよい。本実施形態の振動デバイス２００の説明において、発振回路２１２、遅延回路２１８は図１の発振回路１２、遅延回路１８が対応し、半導体集積回路２１０は図１の半導体集積回路１０が対応する。なお、後述する温度補償型発振器の発振回路２１２は、図１の発振回路１２の構成に加えて温度補償を行う回路を含んでいるものとする。

振動デバイス２００としては、例えば、発振素子２３０として振動子を備えた発振器や発振素子２３０として振動型のセンサー素子２４０を備えた物理量センサー等が挙げられ
る。

図１０（Ａ）に、振動デバイス２００の一例である発振器の構成例を示す。図１０（Ａ）に示す振動デバイス２００（発振器）は、温度補償型発振器であり、発振回路２１２と、遅延回路２１８と、温度センサー２２０と、発振素子２３０とを含む。ここで、遅延回路２１８、発振回路２１２は、半導体集積回路２１０を構成していてもよい。

発振回路２１２は、温度センサー２２０の出力に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、発振素子２３０（例えば、図１の水晶振動子２６が対応）の周波数温度特性を補償しながら一定の周波数で発振させる。そして、得られた発振信号は遅延回路２１８によって遅延時間の経過後にクロック信号として出力される。

本実施形態の振動デバイスである発振器としては、温度補償型発振器の他にも、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、電圧制御温度補償型発振器（ＶＣ−ＴＣＸＯ）、恒温型発振器（ＯＣＸＯ等）等が挙げられる。また、温度センサー２２０を含まず、温度補償を行わないＳＰＸＯであってもよい。つまり、図１の構成（水晶振動子２６と半導体集積回路１０）は振動デバイス２００の一例である。

図１０（Ｂ）に、振動デバイスの一例である物理量センサーの構成例を示す。図１０（Ｂ）に示す振動デバイス２００（物理量センサー）は、発振回路２１２と、遅延回路２１８と、温度センサー２２０と、水晶等を材料とするセンサー素子２４０と、検出回路２５０とを含む。ここで、発振回路２１２、遅延回路２１８、検出回路２５０は、半導体集積回路２１０を構成していてもよい。

発振回路２１２は、温度センサー２２０の出力に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、センサー素子２４０の周波数温度特性を補償しながら一定の周波数で発振させる。

センサー素子２４０は、一定の周波数で振動しながら、加わった物理量（例えば、角速度や加速度等）の大きさに応じた検出信号を出力する。

検出回路２５０は、センサー素子２４０の検出信号の検波や直流化を行い、センサー素子２４０に加わった物理量の大きさに応じた信号レベルの物理量信号を生成する。ここで、検出回路２５０は遅延回路２１８を介して発振回路２１２からのクロック信号を受け取ってもよい。検出回路２５０は、遅延回路２１８によって遅延時間の経過後にクロック信号を受け取ることができる。

なお、検出回路２５０は、温度センサー２２０の出力に応じて、回路素子の温度特性やセンサー素子２４０の温度特性を補償し、物理量信号の振動レベルを調整するようにしてもよい。

本実施形態の振動デバイスである物理量センサーとしては、角速度センサー（ジャイロセンサー）や加速度センサー等が挙げられる。

本実施形態によれば、振動デバイス２００は遅延回路２１８を含んでいる。そのため、小型化が可能であり、高速な起動が可能な振動デバイス２００を実現できる。

３．電子機器
本実施形態の電子機器３００について、図１１〜図１２を用いて説明する。なお、図１
〜図１０と同じ要素については同じ番号、符号を付しており説明を省略する。

図１１は、電子機器３００の機能ブロック図である。電子機器３００は、半導体集積回路２１０と発振素子２３０とを含む振動デバイス２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図１１の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

振動デバイス２００は、半導体集積回路２１０と発振素子２３０とが接続された発振器に対応する（図１０（Ａ）参照）。なお、図１１では温度センサー２２０の図示を省略している。振動デバイス２００は、半導体集積回路２１０が含む遅延回路２１８からクロック信号を、遅延時間の経過後にＣＰＵ３２０だけでなく各部に供給する（図示は省略）。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、振動デバイス２００が出力するクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。

そして、音出力部３８０は、スピーカー等の音を出力する装置である。

電子機器３００は、半導体集積回路２１０が含む遅延回路２１８を用いる。そのため、小型化が可能であり、高速な起動が可能な電子機器３００を実現できる。

電子機器３００としては種々が考えられる。例えば、ネットワークサーバー、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計
、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

図１２は、電子機器３００の一例であるネットワークサーバーの外観の一例を示す図である。電子機器３００であるネットワークサーバーは、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるネットワークサーバーは、半導体集積回路２１０が含む遅延回路２１８を用いる。そのため、ネットワークサーバーは、小型化が可能であり、高速な起動が可能である。

４．移動体
本実施形態の移動体４００について、図１３を用いて説明する。

図１３は、本実施形態の移動体４００の一例を示す図（上面図）である。図１３に示す移動体４００は、発振部４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、４３０、４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１３の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

発振部４１０は、半導体集積回路２１０を含む振動デバイス２００（発振器）に対応する。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。

ここで、移動体４００のシステムは、発振部４１０すなわち半導体集積回路２１０を含む振動デバイス２００（発振器）からのクロック信号を利用できる。そのため、電源投入時に高速な起動が可能である。また、信頼性を向上させるために発振部４１０にもバックアップ用の発振部（不図示）が設けられる可能性がある。そのような場合でも、半導体集積回路２１０を含む振動デバイス２００（発振器）は小型であるため、移動体４００の内部の限られたスペース内でも容易に設置が可能である。

なお、このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

５．その他
本発明は、前記の実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

９ テスター、１０ 半導体集積回路、１１ バッファー、１２ 発振回路、１８ 遅延回路、１９ スイッチ、２６ 水晶振動子、１１０ クロック信号、１１１ 内部信号、２００ 振動デバイス、２１０ 半導体集積回路、２１２ 発振回路、２１８ 遅延回路、２２０ 温度センサー、２３０ 発振素子、２４０ センサー素子、２５０ 検出回路
、３００ 電子機器、３２０ ＣＰＵ、３３０ 操作部、３４０ ＲＯＭ、３５０ ＲＡＭ、３６０ 通信部、３７０ 表示部、３８０ 音出力部、４００ 移動体、４１０ 発振部、４２０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー、１０１０Ａ 半導体集積回路、１０１０Ｂ 半導体集積回路、１０１２ 発振回路、１０１７ 振幅検出回路、１０１８ 遅延回路、Ｃ１ 固定容量、Ｃ２ 固定容量、Ｃ３
コンデンサー、Ｃ４ コンデンサー、ＣＬＫ テストクロック、ＣＳ 定電流源、Ｉ０
電流、Ｉ１ 電流、Ｉ２ 電流、Ｉ３ 電流、ＩＶ１ インバーター、ＩＶ２ インバーター、ＩＶ３ インバーター、Ｉｄ ドレイン電流、Ｌ ゲート長、Ｎ１ 第１のトランジスター、Ｎ２ 第２のトランジスター、Ｐ１ トランジスター、Ｐ３ トランジスター、Ｐ４ トランジスター、Ｑ１ 第１のトランジスター、Ｑ２ 第２のトランジスター、Ｒ１ 帰還抵抗、Ｒ２ 抵抗器、Ｓ１ 第１の発振信号、Ｓ２ 第２の発振信号、Ｓ３
選択信号、Ｔ１ 端子、Ｔ２ 端子、Ｔ３ 端子、Ｖａ 振幅、Ｖｂ バイアス電圧、Ｖｃ 周波数制御電圧、Ｖｄｄ 電源電圧、Ｖｇｓ ゲート−ソース間電圧、Ｖｏｓｃ 電圧、Ｖｓｓ 接地電圧、Ｗ ゲート幅

Claims (12)

1. 発振素子を発振させて発振信号を生成し、前記発振信号の増幅に用いられる第１のトランジスターを含む発振回路と、
   前記発振信号によって制御される第２のトランジスターと、前記第２のトランジスターの電流に基づいて電荷が変化するコンデンサーと、前記コンデンサーの電荷量に基づいて前記発振信号の出力を制御するスイッチまたはゲート回路とを含む遅延回路と、
   を含み、
   前記遅延回路は、
   前記第２のトランジスターの電流を入力電流とするカレントミラー回路を含み、
   前記コンデンサーは、
   前記カレントミラー回路の出力電流によって電荷が変化する、半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記第２のトランジスターのサイズは、
   前記第１のトランジスター以下である半導体集積回路。
3. 発振素子を発振させて発振信号を生成し、前記発振信号の増幅に用いられる第１のトランジスターを含む発振回路と、
   前記発振信号によって制御される第２のトランジスターと、前記第２のトランジスターの電流に基づいて電荷が変化するコンデンサーと、前記コンデンサーの電荷量に基づいて前記発振信号の出力を制御するスイッチまたはゲート回路とを含む遅延回路と、
   を含み、
   前記第１のトランジスターおよび前記第２のトランジスターは、
   ＭＯＳトランジスターであり、
   前記第２のトランジスターのサイズは、
   前記第１のトランジスター以下である、半導体集積回路。
4. 発振素子を発振させて発振信号を生成し、前記発振信号の増幅に用いられる第１のトランジスターを含む発振回路と、
   前記発振信号によって制御される第２のトランジスターと、前記第２のトランジスターの電流に基づいて電荷が変化するコンデンサーと、前記コンデンサーの電荷量に基づいて前記発振信号の出力を制御するスイッチまたはゲート回路とを含む遅延回路と、
   を含み、
   前記第１のトランジスターおよび前記第２のトランジスターは、
   バイポーラトランジスターであり、
   前記第２のトランジスターのサイズは、
   前記第１のトランジスター以下である、半導体集積回路。
5. 請求項１又は２に記載の半導体集積回路において、
   前記カレントミラー回路の出力電流は、
   前記第１のトランジスターの電流よりも小さい半導体集積回路。
6. 請求項１乃至５のいずれか１項に記載の半導体集積回路において、
   前記発振回路は、
   入力端子が前記発振素子の一端に、出力端子が前記発振素子の他端に接続される反転増幅回路を含み、
   前記反転増幅回路は、
   前記第１のトランジスターを含み、
   前記入力端子側の前記発振信号を第１の発振信号、前記出力端子側の前記発振信号を第２の発振信号として、前記第１の発振信号と前記第２の発振信号をそれぞれ生成し、
   前記第２のトランジスターは、
   前記第１の発振信号によって制御される半導体集積回路。
7. 請求項１乃至５のいずれか１項に記載の半導体集積回路において、
   前記発振回路は、
   入力端子が前記発振素子の一端に、出力端子が前記発振素子の他端に接続される反転増幅回路を含み、
   前記反転増幅回路は、
   前記第１のトランジスターを含み、
   前記入力端子側の前記発振信号を第１の発振信号、前記出力端子側の前記発振信号を第２の発振信号として、前記第１の発振信号と前記第２の発振信号をそれぞれ生成し、
   前記第２のトランジスターは、
   前記第２の発振信号によって制御される半導体集積回路。
8. 請求項１乃至７のいずれか１項に記載の半導体集積回路において、
   前記遅延回路から出力される前記発振信号を外部へと出力する半導体集積回路。
9. 発振素子を発振させて発振信号を生成し、前記発振信号の増幅に用いられる第１のトランジスターを含む発振回路と、前記発振信号によって制御される第２のトランジスターと、前記第２のトランジスターの電流に基づいて電荷が変化するコンデンサーと、前記コンデンサーの電荷量に基づいて前記発振信号の出力を制御するスイッチまたはゲート回路とを含む遅延回路と、を含む半導体集積回路の検査方法であって、
   通常動作における前記発振信号がとり得る電圧よりも高いテスト電圧を前記発振回路に供給するステップと、
   前記発振回路にテストクロックを供給するステップと、
   を含む半導体集積回路の検査方法。
10. 請求項１乃至８のいずれか１項に記載の半導体集積回路と、
    前記発振素子と、
    を含む振動デバイス。
11. 請求項１乃至８のいずれか１項に記載の半導体集積回路を含む電子機器。
12. 請求項１乃至８のいずれか１項に記載の半導体集積回路を含む移動体。

Images