JP6930134B2 - 発振器、電子機器及び移動体 - Google Patents

Description

本発明は、発振器、電子機器、移動体及び発振器の製造方法に関する。

水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。この種の発振器では、その出荷前に良品と不良品とを選別するための検査が行われる。例えば、特許文献１には、外部からの制御信号によりＩＣ回路の負性抵抗値を変化させる手段を有する水晶発振器を用い、負性抵抗値を変化させつつ発振出力を監視し、発振を停止した時及び／又は発振を開始した時の負性抵抗値により水晶振動子の直列共振抵抗値を求め、この直列共振抵抗値とＩＣ回路設計時に設定した負性抵抗値との関係に基づいて水晶振動子の良否を判定することが記載されている。

特開２０１０−２４６０５９号公報

しかしながら、水晶振動子の直列共振抵抗値が正常であっても、水晶振動子に異物が付着することにより発振器の周波数が異常となる場合があり、特許文献１に記載の検査だけでは水晶振動子の検査としては十分ではない。水晶振動子に異物が付着しているか否かを判定するために、水晶振動子の発振周波数に対する励振レベル依存性（ＤＬＤ：Drive Level Dependency）の検査（以下、「ＤＬＤ検査」という）が行われるが、ＤＬＤ検査を行うためには、発振器に振動子の両端と電気的に接続される検査端子を設ける必要があるため、小型パッケージの発振器では検査端子を配置するスペースの確保が難しく、また、検査端子への測定器のプロービングも困難であるという問題がある。さらに、プロービングされる端子が発振器の外部に露出するため、この端子を介して静電気が入力されることにより発振回路が破壊されるリスクも増大してしまう。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、小型化や静電破壊のリスクの低減を実現可能であり、かつ、振動子の励振レベル依存性の検査を可能とする発振器及び発振器の製造方法を提供することができる。また、本発明のいくつかの態様によれば、当該発振器を用いた電子機器及び移動体を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る発振器は、外部端子と、振動子と、前記振動子を発振させる発振回路と、を含み、前記発振回路は、増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、前記外部端子から入力される第１の制御信号によって前記電流が設定され、前記電流の設定に応じて前記振動子の励振レベルが変化する。

本適用例に係る発振器によれば、外部端子から入力される第１の制御信号によって可変
に設定される電流に応じて振動子の励振レベルが変化するので、発振器の出力信号に基づいて振動子の励振レベル依存性を検査することができる。

また、本適用例に係る発振器によれば、振動子の両端と電気的に接続される検査端子を設けない構成とすることができるため、小型化や静電破壊のリスクの低減を実現できる。

［適用例２］
上記適用例に係る発振器において、前記増幅回路は、ＮＭＯＳトランジスターと、一端が前記ＮＭＯＳトランジスターのゲート端子に電気的に接続され、他端が前記ＮＭＯＳトランジスターのドレイン端子と電気的に接続されている抵抗と、を有し、前記電流源は、前記ＮＭＯＳトランジスターの前記ドレイン端子に前記電流を供給してもよい。

本適用例に係る発振器によれば、ＮＭＯＳトランジスターのドレイン端子に流す電流に応じて、振動子の励振レベルが変化するので、ＮＭＯＳトランジスターに流す電流量に基づいて振動子の励振レベル依存性を検査することができる。

［適用例３］
上記適用例に係る発振器において、前記外部端子から入力される第２の制御信号によって前記振動子の負荷容量が可変に設定され、前記負荷容量に応じて前記励振レベルが変化してもよい。

本適用例に係る発振器によれば、外部端子から入力される第２の制御信号によって可変に設定される振動子の負荷容量に応じて振動子の励振レベルが変化するので、励振レベルを微調整しながら振動子の励振レベル依存性を検査することができる。

［適用例４］
上記適用例に係る発振器において、前記増幅回路は、ＮＭＯＳトランジスターを含み、前記発振回路は、前記ＮＭＯＳトランジスターのゲート端子と電気的に接続されている第１の負荷容量と、前記ＮＭＯＳトランジスターのドレイン端子と電気的に接続されている第２の負荷容量と、を有し、前記外部端子から入力される第２の制御信号によって前記第１の負荷容量及び前記第２の負荷容量の少なくとも一方が可変に設定され、前記第１の負荷容量及び前記第２の負荷容量に応じて前記励振レベルが変化してもよい。

本適用例に係る発振器によれば、ＮＭＯＳトランジスターのゲート端子及びドレイン端子と電気的にそれぞれ接続され、外部端子から入力される第２の制御信号によって可変に設定される振動子の第１の負荷容量及び前記第２の負荷容量の少なくとも一方に応じて振動子の励振レベルが変化するので、励振レベルを微調整しながら、ＮＭＯＳトランジスターのドレイン端子の信号に基づいて振動子の励振レベル依存性を検査することができる。

［適用例５］
上記適用例に係る発振器において、前記第１の負荷容量が大きいほど前記励振レベルが大きくなり、前記第２の負荷容量が大きいほど前記励振レベルが小さくなってもよい。

本適用例に係る発振器によれば、振動子の第１の負荷容量及び前記第２の負荷容量の少なくとも一方が可変に設定されることにより、振動子の励振レベルの増減を微調整しながら振動子の励振レベル依存性を検査することができる。

［適用例６］
上記適用例に係る発振器において、前記第１の制御信号は、少なくとも１つのパルスを含み、前記外部端子に前記パルスが入力される毎に前記電流の設定が切り替わってもよい
。

本適用例に係る発振器によれば、外部端子にパルスが入力される毎に増幅回路に供給される電流の設定が切り替わるので、検査時間を短縮することができる。

［適用例７］
上記適用例に係る発振器において、前記電流に応じて前記発振回路の負性抵抗値が変化してもよい。

本適用例に係る発振器によれば、外部端子から入力される第１の制御信号によって可変に設定される電流に応じて発振回路の負性抵抗値が変化し、振動子のインピーダンス値が負性抵抗値よりも大きい場合には振動子の発振が停止するので、発振器の出力信号に基づいて振動子のインピーダンス値を検査することができる。

［適用例８］
上記適用例に係る発振器は、前記振動子と前記発振回路とを接続する配線と電気的に接続されて前記振動子の検査にのみ用いられる外部端子を有していなくてもよい。

本適用例に係る発振器によれば、振動子の両端にプロービングして振動子の励振レベル依存性を検査するための外部端子（検査端子）が設けられていないので、小型化が可能であるとともに、外部端子を介して静電気が入力されることにより発振回路が破壊されるリスクを低減させることができる。

［適用例９］
本適用例に係る電子機器は、上記のいずれかの発振器を備えている。

［適用例１０］
本適用例に係る移動体は、上記のいずれかの発振器を備えている。

これらの適用例によれば、小型化や静電破壊のリスクの低減を実現可能であり、かつ、振動子の励振レベル依存性の検査を可能とする発振器を備えた、より信頼性の高い電子機器及び移動体を実現することができる。

［適用例１１］
本適用例に係る発振器の製造方法は、外部端子と、振動子と、前記振動子を発振させる発振回路と、を含み、前記発振回路は、増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、前記電流は、前記外部端子から入力される第１の制御信号によって設定され、前記電流に応じて前記振動子の励振レベルが変化する発振器を組み立てる工程と、前記外部端子に前記第１の制御信号を入力し、前記発振器から出力される信号の変化に基づいて前記振動子の励振レベル依存性を検査する工程と、を含む。

本適用例に係る発振器の製造方法によれば、発振器の外部端子から入力する第１の制御信号によって可変に設定される電流に応じて振動子の励振レベルが変化するので、発振器の出力信号に基づいて振動子の励振レベル依存性を検査することができる。

また、本適用例に係る発振器の製造方法によれば、振動子の両端と電気的に接続される検査端子を発振器に設けない構成であっても、励振レベル依存性を検査することができるため、発振器の小型化や静電破壊のリスクを低減させることができる。

［適用例１２］
上記適用例に係る発振器の製造方法において、前記発振器は、前記電流に応じて前記発振回路の負性抵抗値が変化し、前記振動子の前記励振レベル依存性を検査する工程では、前記発振器から出力される信号に基づいて、前記振動子のインピーダンス値をさらに検査してもよい。

本適用例に係る発振器の製造方法によれば、発振器の外部端子から入力する第１の制御信号によって可変に設定される電流に応じて発振回路の負性抵抗値が変化し、振動子のインピーダンス値が負性抵抗値よりも大きい場合には振動子の発振が停止するので、発振器の出力信号に基づいて振動子のインピーダンス値を検査することができる。

本実施形態の発振器の斜視図。 本実施形態の発振器の断面図。 本実施形態の発振器の底面図。 本実施形態の発振器の機能ブロック図。 振動子が正常である場合の励振レベル依存性のグラフの一例を示す図。 振動子が異常である場合の励振レベル依存性のグラフの一例を示す図。 振動子が異常である場合の励振レベル依存性のグラフの一例を示す図。 振動子が異常である場合の励振レベル依存性のグラフの一例を示す図。 振動子が異常である場合の励振レベル依存性のグラフの一例を示す図。 第１実施形態の発振器における発振回路の構成例を示す図。 発振電流と振動子の励振レベルとの関係の一例を示す図。 本実施形態の発振器の製造方法の一例を示すフローチャート図。 第１実施形態の発振器における振動子のＤＬＤ検査の詳細な手順の一例を示すフローチャート図。 図９のフローチャートによって発振器を検査するときの発振器の外部端子の信号波形の一例を示す図。 第２実施形態の発振器における発振回路の構成例を示す図。 第２実施形態の発振器における第１の負荷容量の容量値と振動子の励振レベルとの関係の一例を示す図。 第２実施形態の発振器における第２の負荷容量の容量値と振動子の励振レベルとの関係の一例を示す図。 第３実施形態の発振器における発振電流と発振回路の負性抵抗との関係の一例を示す図。 第２実施形態の発振器における振動子のＤＬＤ検査の詳細な手順の一例を示すフローチャート図。 変形例の発振器における発振回路の構成例を示す図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振器
１−１．第１実施形態
［発振器の構成］
図１〜図３は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１
の斜視図であり、図２は、図１のＡ−Ａ’断面図である。また、図３は、発振器１の底面図である。

図１〜図３に示すように、発振器１は、少なくとも発振ＩＣ（Integrated Circuit）２、振動子３、外部端子（外部電極）６を有し、さらにパッケージ４、リッド（蓋）５などを含んで構成されている。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。ただし、振動子３は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などであってもよい。また、振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができ、振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

パッケージ４は、発振ＩＣ２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振ＩＣ２の２つの端子（後述する図３のＸＧ端子及びＸＤ端子）と振動子３の２つの端子（励振電極３ａ及び３ｂ）とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振ＩＣ２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。なお、パッケージ４は、発振ＩＣ２と振動子３とを同一空間内に収容する構成には限られない。例えば、発振ＩＣ２がパッケージの基板の一方の面に搭載され、振動子３が他方の面に搭載される、いわゆるＨ型のパッケージであってもよい。

振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ及び３ｂを有しており、励振電極３ａ及び３ｂを含む振動子３の形状や質量に応じた所望の周波数（発振器１に要求される周波数）で発振する。

図３に示すように、発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＣＣ，接地端子である外部端子ＧＮＤ、入出力端子である外部端子ＯＥ及び入出力端子である外部端子ＯＵＴの４個の外部端子６が設けられている。外部端子ＶＣＣには電源電圧が供給され、外部端子ＧＮＤは接地される。

図４は本実施形態の発振器１の機能ブロック図である。図４に示すように、本実施形態の発振器１は、発振ＩＣ２と振動子３とを含んで構成されている。発振ＩＣ２は、電源端子であるＶＣＣ端子、接地端子であるＧＮＤ端子、入出力端子であるＯＥ端子、入出力端子であるＯＵＴ端子、振動子３との接続端子であるＸＧ端子及びＸＤ端子が設けられている。ＶＣＣ端子、ＧＮＤ端子、ＯＥ端子及びＯＵＴ端子は、発振ＩＣ２の表面に露出しており、それぞれ、パッケージ４に設けられた発振器１の外部端子ＶＣＣ，ＧＮＤ，ＯＥ，ＯＵＴと接続されている。また、ＸＧ端子は振動子３の一端（一方の端子）と接続され、ＸＤ端子は振動子３の他端（他方の端子）と接続される。

本実施形態の発振器１は、振動子３と発振回路２１とを接続する配線と電気的に接続されて振動子３の検査にのみ用いられる外部端子を有していない。すなわち、発振器１は、プロービングして振動子３を直接的に検査するための検査端子が外部に露出していないが、後述するように、振動子３のＤＬＤ検査が可能な構成になっている。

本実施形態では、発振ＩＣ２は、発振回路２１、出力回路２２及び制御回路２３を含んで構成されている。なお、発振ＩＣ２は、これらの要素の一部を省略又は変更し、あるい
は他の要素を追加した構成としてもよい。

発振回路２１は、発振ＩＣ２のＸＧ端子から入力される振動子３の出力信号を増幅回路（図４では不図示）によって増幅し、増幅した信号を発振ＩＣ２のＸＤ端子を介して振動子３にフィードバックすることで、振動子３を発振させ、振動子３の発振に基づく発振信号を出力する。

出力回路２２は、発振回路２１が出力する発振信号が入力され、その振幅が所望のレベルに調整された発振信号を生成する。出力回路２２が生成する発振信号は、発振ＩＣ２のＯＵＴ端子及び発振器１の外部端子ＯＵＴを介して発振器１の外部に出力される。

制御回路２３は、発振回路２１及び出力回路２２の動作を制御する回路である。また、制御回路２３は、発振器１の外部端子から発振ＩＣ２の端子を介して入力される制御信号に基づいて、発振器１（発振ＩＣ２）の動作モードを、外部通信モード、通常動作モード及びＤＬＤ検査モードを含む複数のモードのうちの１つに設定し、設定した動作モードに応じた制御を行う。本実施形態では、制御回路２３は、発振器１の外部端子ＶＣＣ（発振ＩＣ２のＶＣＣ端子）への電源電圧の供給が開始されてから所定期間内に（すなわち、電源投入後の所定期間内に）、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から所定のパターンの制御信号が入力された場合には、当該所定期間の経過後に発振器１（発振ＩＣ２）の動作モードを外部通信モードに設定する。例えば、制御回路２３は、発振器１（発振ＩＣ２）の電源投入により振動子３が発振を開始して発振が安定した（例えば、発振信号が所望の振幅になった）ことを検出するまでの期間を当該所定期間としてもよいし、当該発振信号のパルス数をカウントし、カウント値が所定の値に到達したら当該所定期間が経過したと判断してもよい。また、例えば、制御回路２３は、発振器１（発振ＩＣ２）の電源投入時に動作を開始するＲＣ時定数回路の出力信号に基づいて当該所定期間を計測してもよい。

外部通信モードでは、発振器１の外部端子ＯＥ，ＯＵＴ（発振ＩＣ２のＯＥ，ＯＵＴ端子）からシリアルクロック信号とシリアルデータ信号が互いに同期して入力され、制御回路２３は、例えばＩ^２Ｃ（Inter-Integrated Circuit）バスの規格に準じて、シリアルクロック信号のエッジ毎にシリアルデータ信号をサンプリングして、サンプリングしたコマンド及びデータに基づいて、動作モードの設定や各動作モードでの制御データの設定等の処理を行う。例えば、制御回路２３は、発振器１（発振ＩＣ２）の動作モードを各モード（通常動作モード又はＤＬＤ検査モード等）へ移行させるためのコマンドをサンプリングすることで、発振器１（発振ＩＣ２）の動作モードを当該各モードに設定する。

制御回路２３は、通常動作モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から入力される制御信号（出力イネーブル信号）がアクティブ（例えば、ハイレベル）のときは、発振回路２１及び出力回路２２を動作させるように制御する。これにより、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力される。

また、制御回路２３は、通常動作モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から入力される制御信号（出力イネーブル信号）が非アクティブ（例えば、ローレベル）のときは、不図示の不揮発性メモリーが記憶するスタンバイビットデータが非アクティブ（例えば、０）であれば発振回路２１を動作させ、かつ、出力回路２２の発振出力動作を停止させるように制御し、スタンバイビットデータがアクティブ（例えば、１）であれば発振回路２１及び出力回路２２の発振出力動作を停止させるように制御する。これらのいずれの場合にも、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）からの発振信号の出力が停止される。

なお、制御回路２３は、電源投入後の所定期間内に、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から所定のパターンの制御信号が入力されない場合には、当該所定期間の経過後に発振器１（発振ＩＣ２）の動作モードを外部通信モードに設定せずに、直接、通常動作モードに設定する。

また、制御回路２３は、ＤＬＤ検査モードにおいて、不図示の内部レジスターに記憶されているｎビットの発振電流設定データＩＯＳＣを変換したｍビットの電流選択データＳＥＬＢの値に応じて発振回路２１の発振電流を設定し、発振回路２１及び出力回路２２を動作させるように制御する。すなわち、発振電流設定データＩＯＳＣによって、発振電流が可変に設定される。従って、検査装置が発振器１（発振ＩＣ２）の動作モードをＤＬＤ検査モードに設定し、発振電流の設定を切り替えて振動子３の励振レベルを変更し、発振器１の外部端子ＯＵＴから出力される発振信号の変化に基づいて振動子３の励振レベル依存性を検査することができる。具体的には、検査装置は、発振電流の各設定に対して発振周波数を測定することにより、振動子３の励振レベル依存性を検査することができる。

ここで、図５Ａ〜図５Ｅは、それぞれ、振動子３の励振レベル依存性のグラフの一例を示す図であり、具体的には、励振レベルを０．０１μＷから３００μＷまで段階的に上げた後、０．０１μＷまで段階的に下げて、各励振レベルに対する発振周波数を測定した結果に基づくグラフである。図５Ａ〜図５Ｅにおいて、横軸は励振レベル（μＷ）であり、縦軸は、発振電流が初期設定（最小設定）のときの発振周波数を基準とする周波数偏差（ｐｐｍ）である。図５Ａは、振動子３が正常である場合のグラフであり、励振レベルが段階的に上がるときの励振レベル依存性の特性と、励振レベルが段階的に下がるときの励振レベル依存性の特性とがほぼ一致しており、ヒステリシスはほとんど見られない。これに対して、図５Ｂ〜図５Ｅは、それぞれ、振動子３に異物が付着した場合のグラフであり、各励振レベルでの周波数偏差の値が正常な振動子３のグラフ（図５Ａ）と大きく異なり、また、励振レベル依存性の特性に大きなヒステリシスが見られる。これは、振動子３に異物が付着することで振動子３の見かけの重量が増加することにより発振周波数が変化し、また、振動子３の振動により異物が脱落し、あるいは位置が変わることによって振動条件が変化し、発振周波数が変化することに起因する。さらに、異物の重量や付着位置によって振動子３の発振周波数が異なるため、図５Ｂ〜図５Ｅのグラフに示すように、周波数偏差が変化する励振レベルが大きく異なっている。以上より、ＤＬＤ検査において、励振レベルを広い範囲でスイープさせて発振周波数を測定し、各励振レベルにおいて、周波数偏差が所定範囲に含まれ、かつ、ヒステリシス（周波数偏差の差）がほぼ０であるという条件を満たすか否かによって、振動子３の良否を判定することが可能である。

本実施形態では、ＤＬＤ検査を効率よく行うために、制御回路２３は、ＤＬＤ検査モードにおいて、発振電流設定データＩＯＳＣを、発振電流を最小にする値に初期化し、その後、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）からパルスが入力される毎に、例えば、発振電流が１段階ずつ上がっていき、最大になると１段階ずつ下がるように発振電流設定データＩＯＳＣの値を変更する。

［発振回路の構成］
図６は、第１実施形態の発振器１における発振回路２１の構成例を示す図である。図６では、発振回路２１と振動子３との接続も図示されており、発振回路２１と振動子３とによって、いわゆるピアース発振回路が構成されている。図６に示すように、発振回路２１は、ＮＭＯＳ（Negative-Channel Metal Oxide Semiconductor）トランジスター２１１、抵抗２１２、コンデンサー２１３、コンデンサー２１４、ｍ個のＰＭＯＳ（Positive-Channel Metal Oxide Semiconductor）トランジスター２１５−１〜２１５−ｍ、ｍ個のＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８を含んで構成されている。なお、発振回路２１は、これらの要素の一部を省略又
は変更し、あるいは他の要素を追加した構成としてもよい。

ＮＭＯＳトランジスター２１１は、ゲート端子がＸＧ端子と電気的に接続され、ソース端子がＸＤ端子と電気的に接続され、ドレイン端子がアナロググラウンドに接地されている。

抵抗２１２は、一端がＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）と電気的に接続され、他端がＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）と電気的に接続されている。すなわち、抵抗２１２は、両端がそれぞれＮＭＯＳトランジスター２１１のゲート端子及びドレイン端子と電気的に接続されている。

コンデンサー２１３は、一端がＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）と電気的に接続され、他端がアナロググラウンドに接地されている。

コンデンサー２１４は、一端がＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）と電気的に接続され、他端がアナロググラウンドに接地されている。

ＰＭＯＳトランジスター２１５−１〜２１５−ｍは、各ゲート端子がＰＭＯＳトランジスター２１７のゲート端子と共通に電気的に接続され、各ソース端子がＰＭＯＳトランジスター２１６−１〜２１６−ｍの各ドレイン端子とそれぞれ電気的に接続され、各ドレイン端子がＮＭＯＳトランジスター２１１のドレイン端子と共通に電気的に接続されている。

ＰＭＯＳトランジスター２１６−１〜２１６−ｍは、各ゲート端子にそれぞれｍビットの電流選択データＳＥＬＢの各ビットの値（０／１）に対応するレベル（ローレベル／ハイレベル）の電圧が印加され、各ソース端子がアナログ電源と共通に電気的に接続され、各ドレイン端子がＰＭＯＳトランジスター２１５−１〜２１５−ｍの各ソース端子とそれぞれ電気的に接続されている。

ＰＭＯＳトランジスター２１７は、ゲート端子がＰＭＯＳトランジスター２１６−１〜２１６−ｍの各ゲート端子と共通に電気的に接続され、ソース端子がアナログ電源と電気的に接続され、ドレイン端子が定電流源２１８の一端と接続されている。

定電流源２１８は、一端がＰＭＯＳトランジスター２１７のドレイン端子と電気的に接続され、他端がアナロググラウンドに接地されている。

このような構成の発振回路２１において、コンデンサー２１３及びコンデンサー２１４は振動子３の負荷容量として機能し、抵抗２１２は帰還抵抗として機能し、ＮＭＯＳトランジスター２１１は、振動子３からＸＧ端子を介して入力される発振信号を増幅してＸＤ端子を介して振動子３に出力する増幅素子として機能する。すなわち、ＮＭＯＳトランジスター２１１、抵抗２１２、コンデンサー２１３及びコンデンサー２１４によって増幅回路２４が構成されている。

また、ＰＭＯＳトランジスター２１５−１〜２１５−ｍ、ＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８によってカレントミラー回路が構成される。従って、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々とＰＭＯＳトランジスター２１７とのサイズ比をそれぞれＮ_１〜Ｎ_ｍとすると、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々がオン状態（ソース端子とドレイン端子との間が導通している状態）のとき、ＰＭＯＳトランジスター２１７を流れる電流（定電流源２１８を流れる電流）Ｉ_０のＮ_１倍〜Ｎ_ｍ倍の電流Ｉ_１〜Ｉ_ｍがＰＭＯＳトランジ
スター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子へ流れる。一方、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々がオフ状態（ソース端子とドレイン端子との間が導通していない状態）のときは、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子に電流が流れない。ここで、ＰＭＯＳトランジスター２１６−１〜２１６−ｍの各々は、電流選択データＳＥＬＢの各ビットＳＥＬＢ［０］〜ＳＥＬＢ［ｍ−１］の値が０の時にオン状態となり、ＳＥＬＢ［０］〜ＳＥＬＢ［ｍ−１］の値が１の時にオフ状態となる。

ＮＭＯＳトランジスター２１１のドレイン端子に流れる発振電流Ｉ_ＯＳＣは、ＰＭＯＳトランジスター２１５−１〜２１５−ｍの各々のソース端子からドレイン端子へ流れる電流の総和であるから、次式（１）のように表される。

このように、ＰＭＯＳトランジスター２１５−１〜２１５−ｍ、ＰＭＯＳトランジスター２１６−１〜２１６−ｍ、ＰＭＯＳトランジスター２１７及び定電流源２１８によって、増幅回路２４に発振電流Ｉ_ＯＳＣを供給する電流源２５が構成されている。具体的には、この電流源２５は、増幅回路２４に含まれるＮＭＯＳトランジスター２１１のドレイン端子に発振電流Ｉ_ＯＳＣを供給する。

そして、増幅回路２４に供給される発振電流Ｉ_ＯＳＣは、発振器１の外部端子から入力される制御信号（「第１の制御信号」の一例）によって可変に設定される。すなわち、前述したように、ＤＬＤ検査モードにおいて、発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）から少なくとも１つのパルスを含む制御信号が入力され、当該パルスが入力される毎に発振電流Ｉ_ＯＳＣの設定が切り替わり、例えば、発振電流Ｉ_ＯＳＣが１段階ずつ上がっていき、最大になると１段階ずつ下がる。例えば、ＰＭＯＳトランジスター２１６−１〜２１６−ｍが１つずつ順にオンになり、式（１）においてＳＥＬＢ［０］〜ＳＥＬＢ［ｍ−１］が順に１から０になるため発振電流Ｉ_ＯＳＣがＩ_１、Ｉ_１＋Ｉ_２、…と上がっていく。そして、最大値Ｉ_１＋Ｉ_２＋…＋Ｉ_ｍになるとＰＭＯＳトランジスター２１６−１〜２１６−ｍが順にオフになり、発振電流Ｉ_ＯＳＣはＩ_１＋Ｉ_２＋…＋Ｉ_ｍ、Ｉ_１＋Ｉ_２＋…＋Ｉ_ｍ−１、…と下がっていく。

本実施形態では、発振電流設定データＩＯＳＣの設定値が大きいほど発振電流Ｉ_ＯＳＣが大きくなり、発振電流Ｉ_ＯＳＣが大きいほど、振動子３の励振レベルが大きくなる。図７は、発振電流Ｉ_ＯＳＣ（電流源２５の電流）と振動子３の励振レベル（ドライブレベル）との関係の一例を示す図である。図７において、横軸は、電流（μＡ）であり、縦軸は、励振レベル（ドライブレベル）（μＷ）である。図７に示されるように、発振電流Ｉ_ＯＳＣが大きい（発振電流設定データＩＯＳＣの設定値が大きい）ほど、振動子３の励振レベルが大きくなる。

［発振器の製造方法］
図８は、本実施形態の発振器の製造方法の一例を示すフローチャート図である。本実施形態の発振器の製造方法は、図８に示す工程Ｓ１０〜Ｓ２０を含む。ただし、本実施形態の発振器の製造方法は、工程Ｓ１０〜Ｓ２０の一部を省略又は変更し、あるいは、他の工程を追加してもよい。

図８に示すように、本実施形態では、まず、振動子３と発振ＩＣ２とを含む発振器１を組み立てる（工程Ｓ１０）。

次に、検査装置が、発振器１の外部端子に制御信号を入力し、発振器１から出力される信号に基づいて振動子３の励振レベル依存性（ＤＬＤ）を検査する（工程Ｓ２０）。

図９は、図８の工程Ｓ２０（振動子３のＤＬＤ検査）の詳細な手順の一例を示すフローチャート図である。また、図１０は、図９のフローチャートによって振動子３のＤＬＤ検査を行うときの発振器１の外部端子ＶＣＣ，ＧＮＤ，ＯＥ，ＯＵＴの信号波形の一例を示す図である。なお、図１０は、発振電流設定データＩＯＳＣのビット数ｎが５である場合の例である。

図９の例では、まず、検査装置は、発振器１に電源を投入する（工程Ｓ２００）。すなわち、図１０に示すように、発振器１の外部端子ＶＣＣに所望の電源電圧を供給する。

次に、検査装置は、外部端子ＯＥから制御信号を入力し、発振器１を外部通信モードに設定する（工程Ｓ２０１）。すなわち、図１０に示すように、検査装置は、電源投入後の所定期間内に、発振器１の外部端子ＯＥに予め決められた所定のパターンの信号を入力し、発振器１を外部通信モードに設定する。

次に、検査装置は、外部端子ＯＥ，ＯＵＴから制御信号を入力し、発振器１をＤＬＤ検査モードに設定する（工程Ｓ２０２）。すなわち、図１０に示すように、検査装置は、外部通信モードにおいて、発振器１の外部端子ＯＥ，ＯＵＴからそれぞれシリアルクロック信号及びシリアルデータ信号（ＤＬＤ検査コマンド）を入力し、発振器１をＤＬＤ検査モードに設定する。

次に、検査装置は、外部端子ＯＵＴから出力される信号の周波数（発振器１の発振周波数）を測定する（工程Ｓ２０３）。

次に、検査装置は、工程Ｓ２０３で測定した発振周波数が検査規格を満たすか否か判定する（工程Ｓ２０４）。この工程Ｓ２０４では、検査装置は、発振電流設定データＩＯＳＣの値が０（初期値）のときの発振周波数を基準として工程Ｓ２０３で測定した発振周波数の周波数偏差が振動子３の製造ばらつきを考慮した所望の範囲（例えば、設計値±１ｐｐｍの範囲）に含まれるか否かを判定する。

そして、検査装置は、検査規格が満たされない場合は（工程Ｓ２０４のＮ）、不合格と判定する（工程Ｓ２１２）。また、検査装置は、検査規格が満たされる場合（工程Ｓ２０４のＹ）は、発振電流Ｉ_ＯＳＣが最大設定（発振電流設定データＩＯＳＣが最大値２^ｎ−１（例えば３１）の設定）でなければ（工程Ｓ２０５のＮ）、外部端子ＯＥから制御信号を入力し、発振電流Ｉ_ＯＳＣの設定値を１段階上げる（工程Ｓ２０６）。すなわち、図１０に示すように、検査装置は、ＤＬＤ検査モードにおいて、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を０（初期値）から１に上げる。

そして、検査装置は、発振電流Ｉ_ＯＳＣが最大設定になるまで（工程Ｓ２０５のＮ）、工程Ｓ２０３〜Ｓ２０６を繰り返し行う。図１０の例では、検査装置は、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を１〜３１まで１段階ずつ上げる毎に発振周波数を測定し、検査規格が満たされるか否かを判定する。

次に、検査装置は、発振電流Ｉ_ＯＳＣが最大設定（発振電流設定データＩＯＳＣが最大値２^ｎ−１の設定）になると（工程Ｓ２０５のＹ）、外部端子ＯＥから制御信号を入力し、発振電流Ｉ_ＯＳＣの設定値を１段階下げる（工程Ｓ２０７）。すなわち、図１０に示すように、検査装置は、ＤＬＤ検査モードにおいて、発振器１の外部端子ＯＥからパルスを
入力し、発振電流設定データＩＯＳＣの値を３１（最大値）から３０に下げる。

次に、検査装置は、外部端子ＯＵＴから出力される信号の周波数（発振器１の発振周波数）を測定する（工程Ｓ２０８）。

次に、検査装置は、工程Ｓ２０８で測定した発振周波数が検査規格を満たすか否か判定する（工程Ｓ２０９）。この工程Ｓ２０９では、検査装置は、発振電流設定データＩＯＳＣの値が０（初期値）のときの発振周波数を基準として工程Ｓ２０８で測定した発振周波数の周波数偏差が振動子３の製造ばらつきを考慮した所望の範囲（例えば、設計値±１ｐｐｍの範囲）に含まれるか否かを判定する。また、検査装置は、工程Ｓ２０８で測定した発振周波数と同じ発振電流Ｉ_ＯＳＣの設定のときに工程Ｓ２０３で測定した発振周波数との差分（絶対値）、すなわち、ヒステリシスが所望の範囲（例えば、０．５ｐｐｍの範囲）に含まれるか否かを判定する。

そして、検査装置は、検査規格が満たされない場合は（工程Ｓ２０９のＮ）、不合格と判定する（工程Ｓ２１２）。また、検査装置は、検査規格が満たされる場合（工程Ｓ２０４のＹ）は、発振電流Ｉ_ＯＳＣが初期設定（発振電流設定データＩＯＳＣが初期値０の設定）になるまで（工程Ｓ２１０のＮ）、工程Ｓ２０７〜Ｓ２０９を繰り返し行う。図１０の例では、検査装置は、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を３０〜０まで１段階ずつ下げる毎に発振周波数を測定し、検査規格が満たされるか否かを判定する。

最後に、検査装置は、発振電流Ｉ_ＯＳＣが初期設定（発振電流設定データＩＯＳＣが初期値０の設定）になると（工程Ｓ２１０のＹ）、合格と判定する（工程Ｓ２１１）。

［作用効果］
以上に説明したように、第１実施形態の発振器１では、外部端子ＯＥ，ＯＵＴから入力される制御信号によって可変に設定される発振電流Ｉ_ＯＳＣ（発振回路２１が有するＮＭＯＳトランジスター２１１のドレイン端子に流れる電流）に応じて振動子３の励振レベルが変化する。具体的には、発振電流Ｉ_ＯＳＣを大きい値に設定するほど振動子３の励振レベルが大きくなり、逆に、発振電流Ｉ_ＯＳＣを小さい値に設定するほど振動子３の励振レベルが小さくなる。従って、第１実施形態の発振器１によれば、外部端子ＯＵＴから出力される信号（ＮＭＯＳトランジスター２１１のドレイン端子の信号）の周波数を測定することで振動子３の励振レベル依存性を検査することができる。

また、第１実施形態の発振器１では、通常動作モードにおいて使用される外部端子ＯＥ，ＯＵＴが検査端子として兼用されるため、振動子３の両端にプロービングして振動子３の励振レベル依存性を検査するための専用の検査端子（振動子３の両端と電気的に接続される検査端子）が設けられていない。従って、第１実施形態の発振器１によれば、小型化が可能であるとともに、外部端子を介して静電気が入力されることにより発振回路２１が破壊されるリスクを低減させることができる。

また、第１実施形態の発振器１では、ＤＬＤ検査モードにおいて、外部端子ＯＥからパルスが入力される毎に発振電流Ｉ_ＯＳＣの設定（振動子３の励振レベル）が切り替わる。従って、第１実施形態の発振器１によれば、発振器１の外部端子ＯＥにパルスを入力する毎に外部端子ＯＵＴから出力される信号の周波数を測定することにより、振動子３の励振レベル依存性の検査時間を短縮することができる。

１−２．第２実施形態
以下、第２実施形態の発振器１について、第１実施形態と同様の説明は省略又は簡略し
、主として第１実施形態と異なる内容について説明する。第２実施形態の発振器１の構造及び機能ブロック図は、第１実施形態の発振器１（図１〜図４）と同様であるため、その図示及び説明を省略する。

図１１は、第２実施形態の発振器１における発振回路２１の構成例を示す図である。図１１において、図６と同様の構成要素には同じ符号が付されている。図１１の例では、図６に示した構成に対して、さらに、可変容量回路２５０及び可変容量回路２６０が付加されている。

可変容量回路２５０は、ｐ個のスイッチ素子２５１−１〜２５１−ｐ及びｐ個のコンデンサー２５２−１〜２５２−ｐを含んで構成されている。

スイッチ素子２５１−１〜２５１−ｐは、各一端がＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）と共通に電気的に接続され、各他端がコンデンサー２５２−１〜２５２−ｐの各一端と電気的に接続され、各制御端子には、それぞれ、不図示の内部レジスターに記憶されているｐビットの第１負荷容量選択データＳＥＬＣＧの各ビットの値（０／１）に対応するレベル（ローレベル／ハイレベル）の電圧が印加される。スイッチ素子２５１−１〜２５１−ｐは、各制御端子に印加される電圧がハイレベルであれば導通（オン）し、各制御端子に印加される電圧がローレベルであれば非導通（オフ）となる。

コンデンサー２５２−１〜２５２−ｐは、各一端がスイッチ素子２５１−１〜２５１−ｐの各他端と電気的に接続され、各他端がアナロググラウンドに共通に接地されている。従って、スイッチ素子２５１−１〜２５１−ｐの各々が導通か非導通かによって、コンデンサー２５２−１〜２５２−ｐの各一端がＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）と電気的に接続又は切断されることになる。そして、可変容量回路２５０の容量値は、コンデンサー２５２−１〜２５２−ｐのうち、ＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）と電気的に接続されているコンデンサーの容量値の和となる。

可変容量回路２６０は、ｑ個のスイッチ素子２６１−１〜２６１−ｑ及びｑ個のコンデンサー２６２−１〜２６２−ｑを含んで構成されている。

スイッチ素子２６１−１〜２６１−ｑは、各一端がＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）と共通に電気的に接続され、各他端がコンデンサー２６２−１〜２６２−ｑの各一端と電気的に接続され、各制御端子には、それぞれ、不図示の内部レジスターに記憶されているｑビットの第２負荷容量選択データＳＥＬＣＤの各ビットの値（０／１）に対応するレベル（ローレベル／ハイレベル）の電圧が印加される。スイッチ素子２６１−１〜２６１−ｑは、各制御端子に印加される電圧がハイレベルであれば導通（オン）し、各制御端子に印加される電圧がローレベルであれば非導通（オフ）となる。

コンデンサー２６２−１〜２６２−ｑは、各一端がスイッチ素子２６１−１〜２６１−ｑの各他端と電気的に接続され、各他端がアナロググラウンドに共通に接地されている。従って、スイッチ素子２６１−１〜２６１−ｑの各々が導通か非導通かによって、コンデンサー２６２−１〜２６２−ｑの各一端がＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）と電気的に接続又は切断されることになる。そして、可変容量回路２６０の容量値は、コンデンサー２６２−１〜２６２−ｑのうち、ＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）と電気的に接続されているコンデンサーの容量値の和となる。

第２実施形態の発振器１における発振回路２１のその他の構成は第１実施形態（図６）と同様である。

このような構成の発振回路２１において、ＸＧ端子（ＮＭＯＳトランジスター２１１のゲート端子）に接続されている可変容量回路２５０及びコンデンサー２１３は、振動子３の第１の負荷容量として機能し、ＸＤ端子（ＮＭＯＳトランジスター２１１のドレイン端子）に接続されている可変容量回路２６０及びコンデンサー２１４は、振動子３の第２の負荷容量として機能する。第１の負荷容量の容量値Ｃｇは、第１負荷容量選択データＳＥＬＣＧに応じて変化し、第２の負荷容量は、第２負荷容量選択データＳＥＬＣＤに応じて変化する。そして、第１負荷容量選択データＳＥＬＣＧ及び第２負荷容量選択データＳＥＬＣＤは、外部通信モードにおいて、発振器１の外部端子ＯＥ，ＯＵＴ（発振ＩＣ２のＯＥ，ＯＵＴ端子）から設定可能である。従って、発振器１の外部端子から入力される制御信号すなわち、発振器１の外部端子から入力される制御信号によって振動子３の負荷容量（第１の負荷容量及び第２の負荷容量）が可変に設定される。

ここで、図１２は、発振電流Ｉ_ＯＳＣが一定の場合に第１の負荷容量の容量値Ｃｇと振動子３の励振レベル（ドライブレベル）との関係の一例を示す図である。また、図１３は、発振電流Ｉ_ＯＳＣが一定の場合に第２の負荷容量の容量値Ｃｄと振動子３の励振レベル（ドライブレベル）との関係の一例を示す図である。図１２及び図１３において、横軸は、容量値（ｐＦ）であり、縦軸は、励振レベル（ドライブレベル）（μＷ）である。図１２及び図１３に示されるように、第１の負荷容量の容量値Ｃｇや第２の負荷容量の容量値Ｃｄに応じて、振動子３の励振レベルが変化することがわかる。具体的には、図１２に示されるように、第１の負荷容量の容量値Ｃｇが大きいほど振動子３の励振レベルが大きくなる。また、図１３に示されるように、第２の負荷容量の容量値Ｃｄが大きいほど振動子３の励振レベルが小さくなる。すなわち、第２実施形態では、発振器１の外部端子から入力される制御信号（「第２の制御信号」の一例）によって可変に設定される負荷容量（第１の負荷容量及び第２の負荷容量）に応じて振動子３の励振レベルが変化する。なお、図１２及び図１３を図７と比較して明らかように、負荷容量（第１の負荷容量及び第２の負荷容量）の設定による振動子３の励振レベルの可変範囲は、発振電流Ｉ_ＯＳＣの設定による振動子３の励振レベルの可変範囲よりもかなり狭い。従って、負荷容量（第１の負荷容量及び第２の負荷容量）の設定により、振動子３の励振レベルを微調整することができる。

第２実施形態では、制御回路２３は、ＤＬＤ検査モードにおいて、第１実施形態と同様、発振電流設定データＩＯＳＣの値に応じて発振回路２１の発振電流Ｉ_ＯＳＣを設定し、さらに、第１負荷容量選択データＳＥＬＣＧの値及び第２負荷容量選択データＳＥＬＣＤの値に応じて、第１の負荷容量及び第２の負荷容量を設定し、発振回路２１及び出力回路２２を動作させるように制御する。すなわち、発振電流設定データＩＯＳＣによって、振動子３の励振レベルが可変に設定されるとともに、第１負荷容量選択データＳＥＬＣＧ及び第２負荷容量選択データＳＥＬＣＤによって振動子３の励振レベルが微調整される。

第２実施形態では、振動子３のＤＬＤ検査において、例えば、負荷容量（第１の負荷容量及び第２の負荷容量）の設定を固定したまま、第１実施形態（図９）と同様に発振電流Ｉ_ＯＳＣの設定を変更してもよいし、発振電流Ｉ_ＯＳＣの設定と負荷容量（第１の負荷容量及び第２の負荷容量）の設定をともに変更してもよい。

以上に説明した第２実施形態の発振器１では、外部端子ＯＥ，ＯＵＴから入力される制御信号によって可変に設定される振動子３の負荷容量（発振回路２１が有するＮＭＯＳトランジスター２１１のゲート端子及びドレイン端子と電気的にそれぞれ接続されている第１の負荷容量及び第２の負荷容量）に応じて振動子３の励振レベルが変化する。具体的には、振動子３の第１の負荷容量を大きい値に設定するほど振動子３の励振レベルが大きくなり、振動子３の第２の負荷容量を大きい値に設定するほど振動子３の励振レベルが小さ
くなる。従って、第２実施形態の発振器１によれば、振動子３の励振レベルを微調整しながら、外部端子ＯＵＴから出力される信号（ＮＭＯＳトランジスター２１１のドレイン端子の信号）の周波数を測定することで振動子３の励振レベル依存性を検査することができる。

なお、第２実施形態において、発振器１の外部端子から入力される制御信号によって第１の負荷容量及び第２の負荷容量の一方のみが可変に設定されるように構成してもよい。

１−３．第３実施形態
第３実施形態の発振器１は、ＤＬＤ検査において、振動子３のＣＩ（Crystal Impedance）値が正常か否かの検査（以下、「ＣＩ値検査」という）も可能な構成を有する。以下、第３実施形態の発振器１について、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。第３実施形態の発振器１の構造及び機能ブロック図は、第１実施形態の発振器１（図１〜図４）と同様であるため、その図示及び説明を省略する。また、第３実施形態の発振器１における発振回路２１の構成は、第１実施形態の発振器１における発振回路２１（図６）と同様であるため、その図示を省略する。ただし、発振電流設定データＩＯＳＣの設定範囲（発振電流Ｉ_ＯＳＣの可変範囲）及び制御回路２３のＤＬＤ検査モードにおける動作が第１実施形態と異なる。

第３実施形態では、第１実施形態と同様、ｎビットの発振電流設定データＩＯＳＣの設定値が大きいほど発振電流Ｉ_ＯＳＣが大きくなり、発振電流Ｉ_ＯＳＣが大きいほど、振動子３の励振レベルが大きくなる（図７参照）。発振電流Ｉ_ＯＳＣが大きいほど、発振回路２１の負性抵抗が大きくなる。図１４は、発振電流Ｉ_ＯＳＣ（電流源２５の電流）と発振回路２１の負性抵抗との関係の一例を示す図である。図１４において、横軸は、電流（μＡ）であり、縦軸は、負性抵抗（Ω）である。図１４に示されるように、また、発振電流Ｉ_ＯＳＣに応じて、発振回路２１の負性抵抗が変化し、発振電流Ｉ_ＯＳＣが大きい（発振電流設定データＩＯＳＣの設定値が大きい）ほど、発振回路２１の負性抵抗が大きくなる。

第３実施形態でも、第１実施形態と同様、制御回路２３は、ＤＬＤ検査モードにおいて、発振電流設定データＩＯＳＣの値に応じて発振回路２１の発振電流Ｉ_ＯＳＣを設定し、発振回路２１及び出力回路２２を動作させるように制御する。そして、発振電流設定データＩＯＳＣによって、振動子３の励振レベルが可変に設定されるとともに、発振回路２１の負性抵抗も可変に設定される。このとき、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも大きければ、振動子３が発振して発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力される。一方、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも小さければ、振動子３が発振せず、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力されない。

本実施形態では、発振電流設定データＩＯＳＣによって、発振電流設定データＩＯＳＣが０（発振電流Ｉ_ＯＳＣが最小）に設定された場合は振動子３が発振せず、発振電流設定データＩＯＳＣが所定の値Ｋ以上に設定された場合は振動子３が発振するようになっている。従って、制御回路２３は、発振電流設定データＩＯＳＣの設定値をＫ〜０まで変えながら、発振器１の外部端子ＯＵＴ（発振ＩＣ２のＯＵＴ端子）から発振信号が出力されるか否かを監視することにより、振動子３が発振するときと発振を停止するときとの境界となる発振電流設定データＩＯＳＣの設定値を探索可能になっている。そして、制御回路２３は、この境界となる発振電流設定データＩＯＳＣの設定値（発振電流Ｉ_ＯＳＣ）から、振動子３のＣＩ値を推察し、ＣＩ値検査を行うことができる。

本実施形態では、制御回路２３は、ＤＬＤ検査モードにおいて、発振電流設定データＩ
ＯＳＣの設定値をＫに初期化し、発振電流設定データＩＯＳＣの設定値（発振電流Ｉ_ＯＳＣ）を１段階ずつ上げていき、２^ｎ−１（発振電流Ｉ_ＯＳＣが最大）になるとＫまで１段階ずつ下がるように変更する。すなわち、制御回路２３は、ＤＬＤ検査モードにおいて、発振電流設定データＩＯＳＣの設定値がＫ〜２^ｎ−１の範囲で振動子３のＤＬＤ検査を行う。さらに、制御回路２３は、振動子３が発振するときと発振を停止するまで、発振電流設定データＩＯＳＣの設定値（発振電流Ｉ_ＯＳＣ）をＫから１段階ずつ下げていく。すなわち、制御回路２３は、ＤＬＤ検査モードにおいて、発振電流設定データＩＯＳＣの設定値がＫ〜０の範囲でＣＩ値検査を行う。

図１５は、第３実施形態における、図８の工程Ｓ２０（振動子３のＤＬＤ検査）の詳細な手順の一例を示すフローチャート図である。

図１５の例では、まず、検査装置は、発振器１に電源を投入し（工程Ｓ２２０）、外部端子ＯＥから制御信号を入力し、発振器１を外部通信モードに設定する（工程Ｓ２２１）。

次に、検査装置は、外部端子ＯＥ，ＯＵＴから制御信号を入力し、発振器１をＤＬＤ検査モードに設定する（工程Ｓ２２２）。すなわち、検査装置は、外部通信モードにおいて、発振器１の外部端子ＯＥ，ＯＵＴからそれぞれシリアルクロック信号及びシリアルデータ信号（ＤＬＤ検査コマンド）を入力し、発振器１をＤＬＤ検査モードに設定する。この工程Ｓ２２２により、発振電流設定データＩＯＳＣの設定値がＫに初期化される。

次に、検査装置は、外部端子ＯＵＴから出力される信号の周波数（発振器１の発振周波数）を測定する（工程Ｓ２２３）。

次に、検査装置は、工程Ｓ２２３で測定した発振周波数が検査規格を満たすか否か判定する（工程Ｓ２２４）。この工程Ｓ２２４では、検査装置は、発振電流設定データＩＯＳＣの値がＫ（初期値）のときの発振周波数を基準として工程Ｓ２２３で測定した発振周波数の周波数偏差が振動子３の製造ばらつきを考慮した所望の範囲（例えば、設計値±１ｐｐｍの範囲）に含まれるか否かを判定する。

そして、検査装置は、検査規格が満たされない場合は（工程Ｓ２２４のＮ）、不合格と判定する（工程Ｓ２３５）。また、検査装置は、検査規格が満たされる場合（工程Ｓ２２４のＹ）は、発振電流Ｉ_ＯＳＣが最大設定（発振電流設定データＩＯＳＣが最大値２^ｎ−１の設定）でなければ（工程Ｓ２２５のＮ）、外部端子ＯＥから制御信号を入力し、発振電流Ｉ_ＯＳＣの設定値を１段階上げる（工程Ｓ２２６）。すなわち、検査装置は、ＤＬＤ検査モードにおいて、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値をＫ（初期値）からＫ＋１に上げる。

そして、検査装置は、発振電流Ｉ_ＯＳＣが最大設定になるまで（工程Ｓ２２５のＮ）、工程Ｓ２２３〜Ｓ２２６を繰り返し行う。すなわち、検査装置は、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値をＫ＋１〜２^ｎ−１まで１段階ずつ上げる毎に発振周波数を測定し、検査規格が満たされるか否かを判定する。

次に、検査装置は、発振電流Ｉ_ＯＳＣが最大設定（発振電流設定データＩＯＳＣが最大値２^ｎ−１の設定）になると（工程Ｓ２２５のＹ）、外部端子ＯＥから制御信号を入力し、発振電流Ｉ_ＯＳＣの設定値を１段階下げる（工程Ｓ２２７）。すなわち、検査装置は、ＤＬＤ検査モードにおいて、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を２^ｎ−１（最大値）から２^ｎ−２に下げる。

次に、検査装置は、外部端子ＯＵＴから出力される信号の周波数（発振器１の発振周波数）を測定する（工程Ｓ２２８）。

次に、検査装置は、発振電流Ｉ_ＯＳＣが初期設定以上（発振電流設定データＩＯＳＣの設定値がＫ以上）であれば（工程Ｓ２２９のＹ）、工程Ｓ２２８で測定した発振周波数が検査規格を満たすか否か判定する（工程Ｓ２３０）。この工程Ｓ２３０では、検査装置は、発振電流設定データＩＯＳＣの値がＫ（初期値）のときの発振周波数を基準として工程Ｓ２２８で測定した発振周波数の周波数偏差が振動子３の製造ばらつきを考慮した所望の範囲（例えば、設計値±１ｐｐｍの範囲）に含まれるか否かを判定する。また、検査装置は、工程Ｓ２２８で測定した発振周波数と同じ発振電流Ｉ_ＯＳＣの設定のときに工程Ｓ２２３で測定した発振周波数との差分（絶対値）、すなわち、ヒステリシスが所望の範囲（例えば、０．５ｐｐｍの範囲）に含まれるか否かを判定する。

そして、検査装置は、検査規格が満たされない場合は（工程Ｓ２３０のＮ）、不合格と判定する（工程Ｓ２３５）。また、検査装置は、検査規格が満たされる場合（工程Ｓ２３０のＹ）は、発振電流Ｉ_ＯＳＣが初期設定（発振電流設定データＩＯＳＣの設定値が初期値Ｋ未満）になるまで（工程Ｓ２２９のＹ）、工程Ｓ２２７〜Ｓ２２９を繰り返し行う。すなわち、検査装置は、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値を２^ｎ−２〜Ｋまで１段階ずつ下げる毎に発振周波数を測定し、検査規格が満たされるか否かを判定する。

次に、検査装置は、発振電流Ｉ_ＯＳＣが初期設定（発振電流設定データＩＯＳＣの設定値が初期値Ｋ未満）未満になれば（工程Ｓ２２９のＮ）、工程Ｓ２２８で測定した発振周波数に基づき、発振器１が所望の周波数精度で発振しているか否かを判定する（工程Ｓ２３１）。発振器１が所望の周波数精度で発振している場合は（工程Ｓ２３１のＹ）、再度、工程Ｓ２２７〜Ｓ２２９を行う。すなわち、検査装置は、発振器１の外部端子ＯＥからパルスを入力し、発振電流設定データＩＯＳＣの値をＫ−１から１段階ずつ下げる毎に、発振器１が周波数精度で発振しているかを判定する。

そして、発振器１が所望の周波数精度で発振していない場合は（工程Ｓ２３１のＮ）、発振電流Ｉ_ＯＳＣの設定値（発振電流設定データＩＯＳＣの設定値）から振動子３のＣＩ値を推察する（工程Ｓ２３２）。例えば、検査装置は、図１４の関係から、発振電流Ｉ_ＯＳＣの設定値に対する発振回路２１の負性抵抗値を求めて、当該負性抵抗値から振動子３のＣＩ値を推察してもよい。例えば、振動子３のＣＩ値を、当該負性抵抗値と一致するものとして推察してもよい。

なお、図１４に示すような、発振電流Ｉ_ＯＳＣと発振回路２１の負性抵抗との関係については、設計評価の段階で発振器１の複数の試作品に対して取得し、それらを平均する等して一度算出しておけばよく、発振器１の製造工程において、発振器１毎に算出する必要はない。

最後に、検査装置は、工程Ｓ２３２で推察した振動子３のＣＩ値が検査規格未満の場合は（工程Ｓ２３３のＮ）合格と判定し、工程Ｓ２３２で推察した振動子３のＣＩ値が検査規格以上の場合は（工程Ｓ２３３のＹ）不合格と判定する（工程Ｓ２３５）。

以上に説明した第３実施形態の発振器１では、外部端子ＯＥ，ＯＵＴから入力される制御信号によって可変に設定される発振電流Ｉ_ＯＳＣ（発振回路２１が有するＮＭＯＳトランジスター２１１のドレイン端子に流れる電流）に応じて発振回路２１の負性抵抗値が変化し、振動子３のインピーダンス値（ＣＩ値）が負性抵抗値よりも大きい場合には振動子３の発振が停止する。具体的には、発振電流Ｉ_ＯＳＣを大きい値に設定するほど発振余裕
度が大きくなって振動子３の発振が安定しやすく、逆に、発振電流Ｉ_ＯＳＣを小さい値に設定するほど発振余裕度が小さくなって振動子３の発振が停止しやすい。従って、第３実施形態の発振器１によれば、発振器１の外部端子ＯＵＴから出力される信号（ＮＭＯＳトランジスター２１１のドレイン端子の信号）を観測することで振動子３のＣＩ値を検査することができる。

また、第３実施形態の発振器１によれば、ＤＬＤ検査モードにおいて、振動子３の励振レベル依存性の検査と振動子３のＣＩ値の検査とを行うことができるので、検査時間を短縮することができる。

１−４．変形例
例えば、上記の第２実施形態の発振器１において、第３実施形態と同様、制御回路２３が、ＤＬＤ検査モードにおいて、ＤＬＤ検査とＣＩ値検査を行うようにしてもよい。

また、例えば、上記の各実施形態の発振器１において、発振電流Ｉ_ＯＳＣの値は、発振電流設定データＩＯＳＣの値に応じて離散的に（デジタル的に）変化するが、連続的に（アナログ的に）変化するようにしてもよい。例えば、発振器１を、外部端子から入力されるアナログ信号に応じて、発振電流Ｉ_ＯＳＣの値が連続的に（アナログ的に）変化するように構成してもよい。

図１６は、この変形例の発振器１における発振回路２１の構成例を示す図である。図１６において、図６と同様の構成要素には同じ符号が付されている。図１６の例では、図６に示した構成に対して、増幅回路２４の構成は同じであり、電流源２５の構成が異なる。

図１６の例では、制御回路２３は、通常動作モードでは、ＰＭＯＳトランジスター２１５のゲート端子がＰＭＯＳトランジスター２１７のゲート端子と電気的に接続するように、スイッチ回路２１９を制御する。これにより、ＰＭＯＳトランジスター２１５、スイッチ回路２１９、ＰＭＯＳトランジスター２１７及び定電流源２１８によってカレントミラー回路が構成される。従って、ＰＭＯＳトランジスター２１５とＰＭＯＳトランジスター２１７とのサイズ比をＮ_Ｘとすると、ＰＭＯＳトランジスター２１７を流れる電流（定電流源２１８を流れる電流）Ｉ_０のＮ_Ｘ倍の発振電流Ｉ_ＯＳＣが流れる。この発振電流Ｉ_ＯＳＣを十分に大きく設定することで、発振回路２１の負性抵抗値が振動子３のＣＩ値よりも十分に大きくなり、振動子３が所望の周波数で発振することができる。

一方、制御回路２３は、ＤＬＤ検査モードでは、ＰＭＯＳトランジスター２１５のゲート端子が発振器１の外部端子ＯＥ（発振ＩＣ２のＯＥ端子）と電気的に接続するように、スイッチ回路２１９を制御する。これにより、発振器１の外部端子ＯＥからＰＭＯＳトランジスター２１５のゲート端子に電圧を印加することが可能になる。そして、ＰＭＯＳトランジスター２１５のゲート端子に印加される電圧に応じて発振電流Ｉ_ＯＳＣの値が変化するので、発振器１の外部端子ＯＥに所望の電圧を順次印加することで、ＤＬＤ検査が可能となる。

また、例えば、上記の各実施形態の発振器１は、温度補償や温度制御を行わないシンプルな発振器（ＳＰＸＯ（Simple Packaged Crystal Oscillator）等）であるが、温度補償機能を有する発振器（ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等）、温度制御機能を有する発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）、周波数制御機能を有する発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等）などであってもよい。

２．電子機器
図１７は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１８は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。

本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１７の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

発振器３１０は、発振ＩＣ３１２と振動子３１３とを備えている。発振ＩＣ３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

発振器３１０として例えば上述した各実施形態の発振器１を適用し、あるいは、発振ＩＣ３１２として上述した各実施形態における発振ＩＣ２を適用することにより、発振器３１０の小型化や静電破壊のリスクの低減が可能であり、かつ、振動子３１３の励振レベル依存性の検査が可能であるので、コストを低減しながら信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電
子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。

また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号と発振器３１０の出力信号（内部クロック信号）とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。

３．移動体
図１９は、本実施形態の移動体の一例を示す図（上面図）である。図１９に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１９の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

発振器４１０は、不図示の発振ＩＣと振動子とを備えており、発振ＩＣは振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。

バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。

発振器４１０として例えば上述した各実施形態の発振器１を適用し、あるいは、発振器４１０が備える発振ＩＣとして上述した各実施形態における発振ＩＣ２を適用することにより、発振器４１０の小型化や静電破壊のリスクの低減が可能であり、かつ、発振器４１０が備える振動子の励振レベル依存性の検査が可能であるので、コストを低減しながら信頼性の高い移動体を実現することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１…発振器、２…発振ＩＣ、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド（蓋）、６…外部端子（外部電極）、７…収容室、２１…発振回路、２２…出力回路、２３…制御回路、２４…増幅回路、２５…電流源、２１１…ＮＭＯＳトランジスター、２１２…抵抗、２１３…コンデンサー、２１４…コンデンサー、２１５，２１５−１〜２１５−ｋ…ＰＭＯＳトランジスター、２１６−１〜２１６−ｋ…ＰＭＯＳトランジスター、２１７…ＰＭＯＳトランジスター、２１８…定電流源、２１９…スイッチ回路、２５１−１〜２５１−ｐ…スイッチ素子、２５２−１〜２５２−ｐ…コンデンサー、２６１−１〜２６１−ｑ…スイッチ素子、２６２−１〜２６２−ｑ…コンデンサー、３００…電子機器、３１０…発振器、３１２…発振ＩＣ、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー

Claims (9)

1. 外部端子と、
   振動子と、
   前記振動子を発振させる発振回路と、を含み、
   前記発振回路は、
   増幅回路と、前記増幅回路に電流を供給する電流源と、を有し、
   前記振動子の励振レベル依存性を検査する検査モードにおいて、前記外部端子から入力される第１の制御信号によって前記電流が可変に設定され、前記電流の設定に応じて前記振動子の励振レベルが変化し、
   前記第１の制御信号は、少なくとも１つのパルスを含み、
   前記外部端子に前記パルスが入力される毎に前記電流の設定が切り替わる、発振器。
2. 前記増幅回路は、
   ＮＭＯＳトランジスターと、一端が前記ＮＭＯＳトランジスターのゲート端子に電気的に接続され、他端が前記ＮＭＯＳトランジスターのドレイン端子に電気的に接続されている抵抗と、を有し、
   前記電流源は、
   前記ＮＭＯＳトランジスターの前記ドレイン端子に前記電流を供給する、請求項１に記載の発振器。
3. 前記外部端子から入力される第２の制御信号によって前記振動子の負荷容量が可変に設定され、前記検査モードにおいて、前記負荷容量に応じて前記励振レベルが変化する、請求項１又は２に記載の発振器。
4. 前記増幅回路は、ＮＭＯＳトランジスターを含み、
   前記発振回路は、前記ＮＭＯＳトランジスターのゲート端子と電気的に接続されている第１の負荷容量と、前記ＮＭＯＳトランジスターのドレイン端子と電気的に接続されている第２の負荷容量と、を有し、
   前記外部端子から入力される第２の制御信号によって前記第１の負荷容量及び前記第２
   の負荷容量の少なくとも一方が可変に設定され、前記検査モードにおいて、前記第１の負荷容量及び前記第２の負荷容量に応じて前記励振レベルが変化する、請求項１に記載の発振器。
5. 前記第１の負荷容量が大きいほど前記励振レベルが大きくなり、
   前記第２の負荷容量が大きいほど前記励振レベルが小さくなる、請求項４に記載の発振器。
6. 前記電流に応じて前記発振回路の負性抵抗値が変化する、請求項１乃至５のいずれか１項に記載の発振器。
7. 前記振動子と前記発振回路とを接続する配線と電気的に接続されて前記振動子の検査にのみ用いられる外部端子を有していない、請求項１乃至６のいずれか１項に記載の発振器。
8. 請求項１乃至７のいずれか１項に記載の発振器を備えた、電子機器。
9. 請求項１乃至７のいずれか１項に記載の発振器を備えた、移動体。

Images