JP2004040510A - 発振回路及びこれを用いた電子機器 - Google Patents
発振回路及びこれを用いた電子機器 Download PDFInfo
- Publication number
- JP2004040510A JP2004040510A JP2002195208A JP2002195208A JP2004040510A JP 2004040510 A JP2004040510 A JP 2004040510A JP 2002195208 A JP2002195208 A JP 2002195208A JP 2002195208 A JP2002195208 A JP 2002195208A JP 2004040510 A JP2004040510 A JP 2004040510A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- saw resonator
- circuit
- jitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】専用回路や部品を追加する事のない小型化され低コスト化が図られ、簡易にジッタを低減でき高安定化された発振回路を得ることにある。
【解決手段】SAW共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間にSAW共振子と第1の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第1のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第2のコンデンサが接続され、電源から電流制限用の第2の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続した構成を採る。
【選択図】 図1
【解決手段】SAW共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間にSAW共振子と第1の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第1のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第2のコンデンサが接続され、電源から電流制限用の第2の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続した構成を採る。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、高周波発振動作において、部品や専用回路の追加を伴うことなく高安定化され、簡易にジッタが低減できる発振回路及びこの発振回路を用いた電子機器に関する。
【0002】
【従来の技術】
携帯電話などの通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行われる。そして、通信ネットワークのブロードバンド化が進み、市場の要求も400MHzを超える高周波帯におけるデータの送受信が行われるようになっている。近年の通信機器を始めとする電子機器においては、通信速度の高速化の要請から高周波発振回路に対して、▲1▼高周波帯域で安定して発振すること(周波数安定度が高いこと)、▲2▼通信機器の実用温度範囲において安定して発振すること(温度補償されていること)、さらに、▲3▼発振回路から出力されるクロック信号のジッタを軽減することが望まれている。
【0003】
特に、近年、急成長を見せているギガビット帯を使用したイーサネット(登録商標)やファイバーチャンネル等の高速ネットワーク市場において、高周波発振回路のジッタに起因する通信エラーの発生を防止するため、ジッタが極めて少なく高安定化された高周波発振回路が要求されている。
【0004】
高周波発振回路としては、AT振動子とPLL回路を組み合わせる回路や数100MHz〜数GHzで発振するSAW共振子を用いた回路がある。SAW共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能させるものである。SAW共振子の共振周波数は数100MHz〜数GHzであり、高周波発振回路に用いられる。
【0005】
【発明が解決しようとする課題】
図7は、数MHz〜数10MHzの帯域で安定して共振する特性を有するAT振動子の信号をPLL回路で逓倍し、高周波信号を得る高周波発振回路である。図7に示す高周波発振回路1Bは、AT振動子を使用した19.44MHzで発振する発振回路71からの出力信号S1と分周回路75で分周された帰還ループ用出力信号とを比較し、比較結果に基づいた位相差信号を生成する位相比較部72と、位相差信号を平滑化し制御電圧Vcとして出力するループフィルタ73と、制御電圧Vcに応じて出力信号の周波数が変化する電圧制御型発振回路(VCO)74とから構成される。電圧制御型発振回路(VCO)74から出力され逓倍化された高周波信号は、一つは、波形整形されてバッファ回路76から622.08MHzのクロック信号F1として出力され、他方は、分周回路75に入力し分周されて、周波数が19.44MHzの帰還ループ用出力信号として出力される。
【0006】
上記の高周波発振回路1Bは、19.44MHzで発振する発振回路71からの出力信号S1に基づいて、内蔵する電圧制御型発振回路(VCO)74により622.08MHzのクロック信号F1を生成している。そして、電圧制御型発振回路(VCO)74の発振周波数が電源ノイズ等により変動するとクロック信号F1の位相も変動してしまうため、位相ゆらぎ、いわゆるジッタが発生しやすい。特に、複数のCMOSインバータをリング状に接続してなるリングオッシレータにより構成されていると、電源ノイズ等に起因してジッタが発生し、大きくなるという課題があった。
【0007】
図8は、従来用いられているコルピッツ型発振回路1Cの回路図である。
【0008】
図8において、発振回路を構成するコンデンサC1,C2以外に、破線で示した寄生容量C3,C5,C7がパッケージや配線によって存在している。高周波帯域で安定発振させるためには、コンデンサC1,C2の値を小さくしてSAW共振子Xの負荷容量を小さく抑え、高周波帯域における負性抵抗を大きくとる必要がある。しかしながら、現状においては、SAW共振子Xの端子間容量に相当する寄生容量C3とSAW共振子Xの端子とグランド間の寄生容量C5が、SAW共振子Xに並列に接続された状態で存在し、また、コンデンサC2に出力端子とグランド間の寄生容量C7が並列に付加される。これらの寄生容量C3,C5,C7が存在する結果、発振回路1Cに使用するコンデンサの実質的な容量が大きくなる。そして、この実質的な容量の増加により、SAW共振子Xに対する負荷容量が大きくなり、高周波帯域における負性抵抗が低下して安定性が損なわれるという課題があった。
【0009】
又、コルピッツ型発振回路1Cが保有するジッタについて設計する場合、最初に、所定の周波数fを決定し、コンデンサC1,C2を可変して、ジッタが最小となるときのそれぞれの容量値を求める。そして、得られた容量値で、コルピッツ型発振回路1Cが安定して発振できるかどうかを確認するために、バイアス抵抗R1〜R3を可変し周波数−負性抵抗特性曲線(以下、特性曲線と呼ぶ)を求める。即ち、安定して発振できるかどうかは、コルピッツ型発振回路1Cの負性抵抗が十分大きな値として確保され、その負性抵抗の値が急峻に変化していない領域であるどうかが、目安となる。
【0010】
そこで、図9(a)に示すように、バイアス抵抗R1〜R3を可変し、上記した負性抵抗の特性曲線を求める。次に、図9(b)に示すように、得られた複数の特性曲線における所定の周波数fに対応する負性抵抗(図9(a)で付された番号1〜5)に対するジッタを測定する。ジッタが最小になるときの負性抵抗は図9(a)に示した番号2に相当する負性抵抗である。この番号2に相当する負性抵抗の値は、特性曲線上で、十分大きな値でかつ変化が少ない領域に位置する抵抗値である。この番号2に相当する負性抵抗が最終的なバイアス抵抗R1〜R3となる。
【0011】
以上説明したように、従来のジッタに関する設計方法は、コンデンサC1,C2、抵抗R1〜R3の5つのパラメータを用いて上記したような手順で行うため、設計効率が悪いという課題があった。
【0012】
又、近年の市場からは、ジッタの低減や高安定化するために新たな部品や回路を追加することなく高周波発振回路の小型化、低価格化も要請されている。
【0013】
本発明は、上記のような課題を解決するためになされたもので、その目的は、高周波帯域において負性抵抗が低下することなく十分な値を確保して高安定化が図られた発振回路を得ることにある。
【0014】
又、本発明は、高安定化、低ジッタ化を図るための専用回路や部品を追加することなく小型化、低コスト化が図られ、さらに、発振回路のジッタを設計する際に少ないパラメータで効率よく設計ができる発振回路を得ることを目的とする。
【0015】
又、本発明の目的は、上記した高安定化や低ジッタ化が図られた発振回路を用いた電子機器、例えば光ネットワーク用通信機器を得ることにある。
【0016】
【課題を解決するための手段】
請求項1に記載の発振回路は、SAW共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間に前記SAW共振子と第1の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第1のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第2のコンデンサが接続され、電源から電流制限用の第2の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続されたことを特徴とする。
【0017】
上記構成によれば、トランジスタのベース−エミッタ間に第1のコンデンサを接続し、さらに、トランジスタのコレクタ−エミッタ間に第2のコンデンサを接続した構成を採ることにより、高周波帯域における寄生容量の影響が軽減され、発振回路の負性抵抗として大きな値を確保できるので、非常に安定度の高い発振回路を得ることができるという効果を有する。
【0018】
請求項2に記載の発振回路は請求項1の構成において、SAW共振子を発振させる発振回路で、前記発振回路の負荷容量を負荷容量−ドライブレベルの特性曲線における前記ドライブレベルの最大値もしくは前記最大値の近傍の値に対応する負荷容量に設定することを特徴とする。
【0019】
上記構成によれば、発振回路側の負荷容量を負荷容量−ドライブレベルの特性曲線において、ドライブレベルの最大値もしくはこの近傍の値に対応する負荷容量に設定することで、SAW共振子の信号の振幅が大きくなり信号に重畳するノイズが相対的に軽減されSN比が大きくとれるので、重畳されたノイズに起因するジッタを低減できるという効果を有する。
【0020】
請求項3に記載の電子機器は請求項1又は請求項2の構成において、それらのいずれかに記載した発振回路を備えたことを特徴とする。
【0021】
上記構成によれば、電子機器、例えば、光インタフェース用モジュールに本発明に係るジッタが低減され安定化された発振回路を搭載する場合において、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータの送受信を行うことができる。併せて、専用回路や部品を追加することのない発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュールを提供することができるという効果を有する。
【0022】
【発明の実施の形態】
(1)第1の実施形態
(1−1) 第1の実施形態の構成
図1は、本発明に係る第1の実施形態における変形コルピッツ発振回路を示す回路図である。
【0023】
図1の変形コルピッツ発振回路1Aは、トランジスタTrのコレクタ−ベース間にSAW共振子Xと第1の抵抗R1とが並列に接続され、トランジスタTrのベース−エミッタ間に第1のコンデンサC1が接続され、さらに、トランジスタTrのコレクタ−エミッタ間に第2のコンデンサC2が接続され、電源Vccから電流制限用の第2の抵抗R2を介してトランジスタTrのコレクタ側に接続され、エミッタ側がグランドに接続した構成を採る。図1に示す変形コルピッツ発振回路1Aは、図8に示す従来型コルピッツ発振回路1Cと発振回路動作としては全く等価な回路である。
(1−2) 第1の実施形態の原理
次に、第1の実施形態に係る変形コルピッツ発振回路1Aの原理について、図を参照して説明する。即ち、変形コルピッツ発振回路1Aにおいて、高周波帯域で問題となる寄生容量の影響が軽減され、負性抵抗の値が十分確保される点について説明する。
【0024】
図1の変形コルピッツ発振回路1Aにおいて、パッケージや配線によって生じる寄生容量C3,C4,C5,C6を破線で示した。つまり、SAW共振子Xの端子間容量に相当する寄生容量C3と、SAW共振子Xの両端の端子とグランド間の寄生容量C4,C5と、出力端子とグランド間の寄生容量C6である。
【0025】
次に、寄生容量C3〜C6を考慮したSAW共振子Xに対する負荷容量について、数式を参照して説明する。
【0026】
負荷容量とは、SAW共振子X側からコルピッツ型発振回路全体を1つの容量としてみたときの容量である。
【0027】
図1の変形コルピッツ発振回路1Aの負荷容量CL1は、次式で表わされる。
【0028】
【数1】
【0029】
図8の従来型コルピッツ発振回路1Cの負荷容量CL2は、次式で表わされる。
【0030】
【数2】
【0031】
ここで、両者の容量値の比較を簡単にするために、C1=C2=5pFとし、寄生容量はC3=C4=C5=C6=C7=1pFとすべて同一とみなして、負荷容量CL1,CL2を求める。この計算の結果、図1の場合の負荷容量CL1は約4.2pF、図8の場合の負荷容量CL2は約4.7pFとなる。従って、図1の変形コルピッツ発振回路1Aは、図8の従来型コルピッツ発振回路1Cの場合に比べてSAW共振子Xに対する負荷容量CLは小さくなることが判る。
【0032】
次に、負荷容量CLが軽減される結果、図1に示す変形コルピッツ発振回路1Aの高周波帯域における負性抵抗の低下の割合が図8の従来型コルピッツ発振回路1Cの場合に比べて少なくなることを、図2を参照して説明する。
【0033】
図2は、図1の変形コルピッツ発振回路1Aと図8に示す従来型コルピッツ発振回路1Cの、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【0034】
図2に示すシミュレーションの結果から明らかなように、変形コルピッツ発振回路1Aの負性抵抗は、特性(b)に示すように、100MHz以上の帯域において、従来型コルピッツ発振回路1Cの特性(a)に比べて約2倍以上の負性抵抗が得られることが判る。特に、150MHzにおいては、従来型コルピッツ発振回路1Cに比べて3倍近い値の負性抵抗が得られる。
【0035】
(1−3) 第1の実施形態から得られる効果
以上の説明から、第1の実施形態によれば、次のような効果を奏する。
【0036】
図1に示すような変形コルピッツ発振回路1Aを用いることで、高周波帯域における寄生容量の影響が軽減され、十分大きな負性抵抗を確保できるので、100MHz以上の高周波領域で安定度の高い発振回路を得ることができるという効果が得られる。
【0037】
又、第1の実施形態に係る変形コルピッツ発振回路1Aは従来のコルピッツ発振回路1Cと回路構成は異なるが部品点数の点で同等であり、高安定化のための部品の追加や専用回路を新たに追加することなく、発振回路の高コスト化、大型化を抑制できるという効果を有する。
【0038】
(2) 第2の実施形態
(2−1) 第2の実施形態の原理
第2の実施形態の構成は、第1の実施形態の構成と同一であるので、その説明は省略し、原理について説明する。
【0039】
第2の実施形態は、SAW共振子のドライブレベルを増減させてジッタの低減を図るという設計方法に関するものである。つまり、ドライブレベルを増減させて、図1に示した変形コルピッツ発振回路1Aが保有するジッタが最小となるように、負荷容量を設定するというものである。ドライブレベルとは、SAW共振子Xを共振させるために供給される電力をいう。
【0040】
変形コルピッツ発振回路1Aの設計方法について詳細に説明する前に、SAW共振子Xの等価回路、SAW共振子Xと発振回路の関係並びにドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。
【0041】
まず、図3に基づいて、SAW共振子Xの等価回路とSAW共振子Xと発振回路の関係を説明する。(a)はSAW共振子Xの等価回路を、(b)はSAW共振子Xと発振回路の関係を示す図である。
【0042】
図3(a)に示すように、SAW共振子Xは、直列に接続される直列抵抗R、直列容量C及び直列インダクタンスLと、これらと並列に接続される並列容量(主に、電極間の静電容量)C0とから構成される等価回路に置き換えられる。又、図3(b)に示すように、負性抵抗Rnと負荷容量CLの直列回路で表わされる発振回路と等価抵抗R0及び等価インダクタンスL0の直列回路で表わされるSAW共振子Xとは、並列回路として構成されるという関係にある。
【0043】
次に、SAW共振子Xを用いて、ドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。最初に、SAW共振子Xを用いた場合、ドライブレベルを容易に増減させることができる理由について説明する。
【0044】
図7に示したAT振動子の場合は、主振動以外に副振動や他の振動モード、更に他の振動が励起されてスプリアスやノイズが発生しやすい。一方、図1に示すSAW共振子Xの場合は、振動エネルギーがSAW共振子表面に局在し副振動と結合しにくい。従って、所定の周波数以外には共振点は存在しないという大きな利点を有する。AT振動子は不要な振動が励起される可能性が高いためドライブレベルDLを上げることは難しく、むしろ、ドライブレベルを下げる方向で設計される。SAW共振子Xの場合は、所望の振動以外は存在しないためジッタが少なく、又、ドライブレベルDLが変化しても、SAW共振子X自身の直列抵抗Rや並列容量C0の値が変化することがない。この2つの理由から、SAW共振子Xに供給する電流を容易に増加させること、つまりドライブレベルDLを容易に増加させることができる。
【0045】
そして、SAW共振子Xを高ドライブで動作させることにより、SAW共振子Xで得られる信号の振幅が大きくなる結果、相対的にノイズが低減される。即ち、SN比が大きく取れるので、SAW共振子Xで得られる信号に重畳したノイズに起因するジッタが軽減されることになる。
【0046】
以上の説明を踏まえて、SAW共振子Xを用いた変形コルピッツ発振回路1Aのジッタを低減するための設計方法について、図を参照して詳細に説明する。
【0047】
ドライブレベルDLは、図3(b)に示すSAW共振子Xに流れる電流IとSAW共振子Xの実効抵抗Reとにより、次の式(3)で表わされる。
【0048】
【数3】
【0049】
ここで、SAW共振子Xの並列容量C0,直列抵抗R,負荷容量CLとするとSAW共振子Xの実効抵抗Re=R×(1+C0/CL)2と表わされ、さらに、次の式(4)で表わされる。
【0050】
【数4】
【0051】
Ippは水晶電流である。
【0052】
尚、SAW共振子Xの場合、直列抵抗R,並列容量C0は、上記したようにドライブレベルDLの増減によらず一定であるので、水晶電流Ippと負荷容量CLに着目すればよいことになる。従って、図1に示す変形コルピッツ発振回路1Aにおいて、SAW共振子XのドライブレベルDLを上げるためには、数式(4)によれば、水晶電流Ippを大きくするか、変形コルピッツ発振回路1A側の負荷容量CLを小さくすればよい。
【0053】
水晶電流Ippは次の式(5)で表わされる。
【0054】
【数5】
【0055】
ここで、ωは角周波数である。
【0056】
数式(5)によれば、水晶電流Ippを大きくするためには、図1に示すトランジスタTrのエミッタ電流IEを増やすかコンデンサC2の容量を小さくすればよい。尚、エミッタ電流IEを増やすことは発振回路の消費電流を増加させることになるので、ここでは、変形コルピッツ発振回路1AのコンデンサC2の容量に着目する。
【0057】
又、変形コルピッツ発振回路1A側の負荷容量CL1とコンデンサC1,C2の容量及び寄生容量C3〜C6との関係は、上記で説明した式(1)の関係にある。
【0058】
従って、変形コルピッツ発振回路1AのコンデンサC1,C2の容量値を増減させることで、SAW共振子XのドライブレベルDLを増減させることができることが判る。
【0059】
次に、コンデンサC1,C2等で表わされる負荷容量CL1:式(1)を可変したときのドライブレベルDL:式(4)と変形コルピッツ発振回路1Aが保有するジッタを求め、この両者の関係について説明する。
【0060】
図4は、変形コルピッツ発振回路1Aの負荷容量値CL1:式(1)を変化させて、ドライブレベルDL:式(4)の変化をシミュレーションし、グラフに表したものである。
【0061】
図5は、変形コルピッツ発振回路1A側の負荷容量CLを可変させたときのジッタを測定し、グラフに表したものである。測定したジッタは、1サイクルの周期を複数回測定した値の中の最大周期と最小周期との差を標準偏差(1−σ)で表わした。
【0062】
図4、図5から、変形コルピッツ発振回路1Aの場合、ドライブレベルDLが最大となり、ジッタが最小となる負荷容量CLの値がほぼ一致していることが判る。即ち、ドライブレベルが最大となる負荷容量CLの値がほぼ11pFの前後、9pFから13pFの値の範囲(近傍)でジッタが最小となっている。
【0063】
尚、今回のシミュレーションと実験には、周波数が155.520MHzのSAW共振子Xを使用している。これ以外の周波数については、所望する周波数帯におけるSAW共振子を使用し、上記したドライブレベルDL:式(4)の変化をシミュレーションし、ジッタの測定を行うという手順で、所望の周波数における負荷容量CLを求める。そして、得られた負荷容量CLの値を用いて、変形コルピッツ発振回路における負荷容量CL1:式(1)から、コンデンサC1,C2の容量値が得られる。
【0064】
(2−2) 第2の実施形態から得られる効果
次に、本発明の第2の実施形態から得られる効果について説明する。
【0065】
以上の説明から、発振回路側の負荷容量を、負荷容量−ドライブレベルの特性曲線においてドライブレベルDLの最大値又はこの最大値の近傍の値に設定することにより、SAW共振子Xで得られる信号の振幅が大きくなり事実上ノイズが低減される。即ち、SN比が大きく取れるので、SAW共振子Xで得られる信号に重畳したノイズに起因するジッタが軽減され、最小になるという効果が得られる。
【0066】
又、ジッタを設計するに当たっては、式(4)で表わされたドライブレベルDLに関係するコンデンサC1,C2の2つの設計パラメータで設計すればよく、従来の設計方法における3つのバイアス抵抗R1〜R3は考慮する必要がなくなるので、設計の大幅な簡略化が図られるという効果が得られる。
【0067】
又、コンデンサC1,C2は変形コルピッツ発振回路1Aの基本的な構成要素であり、ジッタを軽減するために、新たに設けた部品、専用回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果が得られる。
【0068】
図8に示す従来型コルピッツ発振回路1Cは、上記した変形コルピッツ発振回路1Aと発振動作回路としては全く等価な回路である。従って、ジッタを設計する際に変形コルピッツ発振回路1Aは従来型コルピッツ発振回路1Cと同一の設計方法を採ることができる。
【0069】
(3)第3の実施形態
上記した本発明に係る各実施形態の発振回路1Aを通信機器に適用させてもよい。
【0070】
図6は、本発明に係る発振器を用いた光インターフェースモジュール60の概要を示す構成図である。光インターフェースモジュール60は、光ネットワークを介したデータ送受信などを実行するために、光信号と電気信号との信号変換を行う。例えば、10.3125Gbitの光信号と、3.125Gbit電気信号(4系統)との信号変換を行う。電気/光変換部66は、P/S(パラレル/シリアル)変換部64から出力された電気信号を光信号に変換し、光ネットワーク側に出力する。光/電気変換部67は、光ネットワーク側から出力された光信号を電気信号に変換しS/P(シリアル/パラレル)変換部65に出力する。
【0071】
発振回路101、102は、本発明に係る発振回路1Aであり、ジッタが極めて低減され安定化された一定周波数のクロック信号を出力する。そして、このクロック信号は基準信号として、ビット符号変換部63を介して接続された3.215GbitのS/P変換部61およびP/S変換回路62、10.3125GbitのP/S変換部64およびS/P変換部65の各部に用いられる。
【0072】
以上の構成のように、本発明に係るジッタが極めて低減され高安定化された発振回路1Aを使用したことにより、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータ送受信を行うことができる。そして、部品や専用回路の追加が抑制された発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュール60を提供することができる、という効果が得られる。
【0073】
又、動画像のような大量のデータが伝送できる10ギガビットの高速ネットワークシステムにおいて、安定した動作を容易に確保することができるという効果が得られる。
【0074】
(4)変形例
(第1変形例)
発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【0075】
(第2変形例)
圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【0076】
【発明の効果】
以上説明したように、SAW共振子を使用した変形コルピッツ発振回路を用いれば、高周波帯域において高い安定度を有し、かつ簡易にジッタの低減が図れる発振回路を得られるという効果がある。
【0077】
又、従来のジッタに関する設計方法における5つの設計パラメータ、即ち、2つのコンデンサと3つの抵抗は、コンデンサ2つの設計パラメータで設計すればよいことになり、設計の簡略化を図ることができるという効果がある。
【0078】
又、2つのコンデンサは発振回路の基本的な構成要素であり、ジッタを軽減するための新たな部品、専用の回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果がある。
【0079】
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る変形コルピッツ発振回路の回路図である。
【図2】本発明の第1の実施形態に係る変形コルピッツ発振回路と従来型コルピッツ発振回路の、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【図3】SAW共振子の等価回路及びこの等価回路と発振回路との関係を示す図である。
【図4】本発明の第1の実施形態に係る変形コルピッツ発振回路において、負荷容量CLを変化させて、ドライブレベルDLについてシミュレーションしグラフに表わした図である。
【図5】本発明の第1の実施形態に係る変形コルピッツ発振回路において、負荷容量を可変させたときのジッタを測定しグラフに表した図である。
【図6】本発明の実施形態に係る発振回路を用いた光インターフェースモジュールの概要構成図である。
【図7】数MHz〜数10MHzのAT振動子を使用して発振させ、発振信号をPLL回路で逓倍し、高周波信号を得る従来の発振回路のブロック図である。
【図8】従来におけるコルピッツ発振回路の回路図である。
【図9】従来におけるコルピッツ発振回路の設計方法を説明するための図であり、(a)は負性抵抗−周波数特性曲線、(b)はジッタ−負性抵抗位置のそれぞれの特性曲線を示す図である。
【符号の説明】
1A,1B,1C・・・発振回路、
X・・・SAW共振子
Tr・・・トランジスタ
R1,R2,R3・・・発振回路のバイアス抵抗
C1,C2・・・コンデンサ
C3,C4,C5,C6,C7・・・寄生容量
R・・・SAW共振子の直列抵抗
C0・・・SAW共振子の並列容量
C・・・SAW共振子の直列容量
L・・・SAW共振子の直列インダクタンス
R0・・・SAW共振子の等価抵抗
L0・・・SAW共振子の等価インダクタンス
Rn・・・発振回路の負性抵抗
CL・・・発振回路の負荷容量
【発明の属する技術分野】
本発明は、高周波発振動作において、部品や専用回路の追加を伴うことなく高安定化され、簡易にジッタが低減できる発振回路及びこの発振回路を用いた電子機器に関する。
【0002】
【従来の技術】
携帯電話などの通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行われる。そして、通信ネットワークのブロードバンド化が進み、市場の要求も400MHzを超える高周波帯におけるデータの送受信が行われるようになっている。近年の通信機器を始めとする電子機器においては、通信速度の高速化の要請から高周波発振回路に対して、▲1▼高周波帯域で安定して発振すること(周波数安定度が高いこと)、▲2▼通信機器の実用温度範囲において安定して発振すること(温度補償されていること)、さらに、▲3▼発振回路から出力されるクロック信号のジッタを軽減することが望まれている。
【0003】
特に、近年、急成長を見せているギガビット帯を使用したイーサネット(登録商標)やファイバーチャンネル等の高速ネットワーク市場において、高周波発振回路のジッタに起因する通信エラーの発生を防止するため、ジッタが極めて少なく高安定化された高周波発振回路が要求されている。
【0004】
高周波発振回路としては、AT振動子とPLL回路を組み合わせる回路や数100MHz〜数GHzで発振するSAW共振子を用いた回路がある。SAW共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能させるものである。SAW共振子の共振周波数は数100MHz〜数GHzであり、高周波発振回路に用いられる。
【0005】
【発明が解決しようとする課題】
図7は、数MHz〜数10MHzの帯域で安定して共振する特性を有するAT振動子の信号をPLL回路で逓倍し、高周波信号を得る高周波発振回路である。図7に示す高周波発振回路1Bは、AT振動子を使用した19.44MHzで発振する発振回路71からの出力信号S1と分周回路75で分周された帰還ループ用出力信号とを比較し、比較結果に基づいた位相差信号を生成する位相比較部72と、位相差信号を平滑化し制御電圧Vcとして出力するループフィルタ73と、制御電圧Vcに応じて出力信号の周波数が変化する電圧制御型発振回路(VCO)74とから構成される。電圧制御型発振回路(VCO)74から出力され逓倍化された高周波信号は、一つは、波形整形されてバッファ回路76から622.08MHzのクロック信号F1として出力され、他方は、分周回路75に入力し分周されて、周波数が19.44MHzの帰還ループ用出力信号として出力される。
【0006】
上記の高周波発振回路1Bは、19.44MHzで発振する発振回路71からの出力信号S1に基づいて、内蔵する電圧制御型発振回路(VCO)74により622.08MHzのクロック信号F1を生成している。そして、電圧制御型発振回路(VCO)74の発振周波数が電源ノイズ等により変動するとクロック信号F1の位相も変動してしまうため、位相ゆらぎ、いわゆるジッタが発生しやすい。特に、複数のCMOSインバータをリング状に接続してなるリングオッシレータにより構成されていると、電源ノイズ等に起因してジッタが発生し、大きくなるという課題があった。
【0007】
図8は、従来用いられているコルピッツ型発振回路1Cの回路図である。
【0008】
図8において、発振回路を構成するコンデンサC1,C2以外に、破線で示した寄生容量C3,C5,C7がパッケージや配線によって存在している。高周波帯域で安定発振させるためには、コンデンサC1,C2の値を小さくしてSAW共振子Xの負荷容量を小さく抑え、高周波帯域における負性抵抗を大きくとる必要がある。しかしながら、現状においては、SAW共振子Xの端子間容量に相当する寄生容量C3とSAW共振子Xの端子とグランド間の寄生容量C5が、SAW共振子Xに並列に接続された状態で存在し、また、コンデンサC2に出力端子とグランド間の寄生容量C7が並列に付加される。これらの寄生容量C3,C5,C7が存在する結果、発振回路1Cに使用するコンデンサの実質的な容量が大きくなる。そして、この実質的な容量の増加により、SAW共振子Xに対する負荷容量が大きくなり、高周波帯域における負性抵抗が低下して安定性が損なわれるという課題があった。
【0009】
又、コルピッツ型発振回路1Cが保有するジッタについて設計する場合、最初に、所定の周波数fを決定し、コンデンサC1,C2を可変して、ジッタが最小となるときのそれぞれの容量値を求める。そして、得られた容量値で、コルピッツ型発振回路1Cが安定して発振できるかどうかを確認するために、バイアス抵抗R1〜R3を可変し周波数−負性抵抗特性曲線(以下、特性曲線と呼ぶ)を求める。即ち、安定して発振できるかどうかは、コルピッツ型発振回路1Cの負性抵抗が十分大きな値として確保され、その負性抵抗の値が急峻に変化していない領域であるどうかが、目安となる。
【0010】
そこで、図9(a)に示すように、バイアス抵抗R1〜R3を可変し、上記した負性抵抗の特性曲線を求める。次に、図9(b)に示すように、得られた複数の特性曲線における所定の周波数fに対応する負性抵抗(図9(a)で付された番号1〜5)に対するジッタを測定する。ジッタが最小になるときの負性抵抗は図9(a)に示した番号2に相当する負性抵抗である。この番号2に相当する負性抵抗の値は、特性曲線上で、十分大きな値でかつ変化が少ない領域に位置する抵抗値である。この番号2に相当する負性抵抗が最終的なバイアス抵抗R1〜R3となる。
【0011】
以上説明したように、従来のジッタに関する設計方法は、コンデンサC1,C2、抵抗R1〜R3の5つのパラメータを用いて上記したような手順で行うため、設計効率が悪いという課題があった。
【0012】
又、近年の市場からは、ジッタの低減や高安定化するために新たな部品や回路を追加することなく高周波発振回路の小型化、低価格化も要請されている。
【0013】
本発明は、上記のような課題を解決するためになされたもので、その目的は、高周波帯域において負性抵抗が低下することなく十分な値を確保して高安定化が図られた発振回路を得ることにある。
【0014】
又、本発明は、高安定化、低ジッタ化を図るための専用回路や部品を追加することなく小型化、低コスト化が図られ、さらに、発振回路のジッタを設計する際に少ないパラメータで効率よく設計ができる発振回路を得ることを目的とする。
【0015】
又、本発明の目的は、上記した高安定化や低ジッタ化が図られた発振回路を用いた電子機器、例えば光ネットワーク用通信機器を得ることにある。
【0016】
【課題を解決するための手段】
請求項1に記載の発振回路は、SAW共振子を発振させる発振回路において、トランジスタのコレクタ−ベース間に前記SAW共振子と第1の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第1のコンデンサが接続され、さらに、前記トランジスタのコレクタ−エミッタ間に第2のコンデンサが接続され、電源から電流制限用の第2の抵抗を介して前記トランジスタのコレクタ側に接続され、前記エミッタ側がグランドに接続されたことを特徴とする。
【0017】
上記構成によれば、トランジスタのベース−エミッタ間に第1のコンデンサを接続し、さらに、トランジスタのコレクタ−エミッタ間に第2のコンデンサを接続した構成を採ることにより、高周波帯域における寄生容量の影響が軽減され、発振回路の負性抵抗として大きな値を確保できるので、非常に安定度の高い発振回路を得ることができるという効果を有する。
【0018】
請求項2に記載の発振回路は請求項1の構成において、SAW共振子を発振させる発振回路で、前記発振回路の負荷容量を負荷容量−ドライブレベルの特性曲線における前記ドライブレベルの最大値もしくは前記最大値の近傍の値に対応する負荷容量に設定することを特徴とする。
【0019】
上記構成によれば、発振回路側の負荷容量を負荷容量−ドライブレベルの特性曲線において、ドライブレベルの最大値もしくはこの近傍の値に対応する負荷容量に設定することで、SAW共振子の信号の振幅が大きくなり信号に重畳するノイズが相対的に軽減されSN比が大きくとれるので、重畳されたノイズに起因するジッタを低減できるという効果を有する。
【0020】
請求項3に記載の電子機器は請求項1又は請求項2の構成において、それらのいずれかに記載した発振回路を備えたことを特徴とする。
【0021】
上記構成によれば、電子機器、例えば、光インタフェース用モジュールに本発明に係るジッタが低減され安定化された発振回路を搭載する場合において、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータの送受信を行うことができる。併せて、専用回路や部品を追加することのない発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュールを提供することができるという効果を有する。
【0022】
【発明の実施の形態】
(1)第1の実施形態
(1−1) 第1の実施形態の構成
図1は、本発明に係る第1の実施形態における変形コルピッツ発振回路を示す回路図である。
【0023】
図1の変形コルピッツ発振回路1Aは、トランジスタTrのコレクタ−ベース間にSAW共振子Xと第1の抵抗R1とが並列に接続され、トランジスタTrのベース−エミッタ間に第1のコンデンサC1が接続され、さらに、トランジスタTrのコレクタ−エミッタ間に第2のコンデンサC2が接続され、電源Vccから電流制限用の第2の抵抗R2を介してトランジスタTrのコレクタ側に接続され、エミッタ側がグランドに接続した構成を採る。図1に示す変形コルピッツ発振回路1Aは、図8に示す従来型コルピッツ発振回路1Cと発振回路動作としては全く等価な回路である。
(1−2) 第1の実施形態の原理
次に、第1の実施形態に係る変形コルピッツ発振回路1Aの原理について、図を参照して説明する。即ち、変形コルピッツ発振回路1Aにおいて、高周波帯域で問題となる寄生容量の影響が軽減され、負性抵抗の値が十分確保される点について説明する。
【0024】
図1の変形コルピッツ発振回路1Aにおいて、パッケージや配線によって生じる寄生容量C3,C4,C5,C6を破線で示した。つまり、SAW共振子Xの端子間容量に相当する寄生容量C3と、SAW共振子Xの両端の端子とグランド間の寄生容量C4,C5と、出力端子とグランド間の寄生容量C6である。
【0025】
次に、寄生容量C3〜C6を考慮したSAW共振子Xに対する負荷容量について、数式を参照して説明する。
【0026】
負荷容量とは、SAW共振子X側からコルピッツ型発振回路全体を1つの容量としてみたときの容量である。
【0027】
図1の変形コルピッツ発振回路1Aの負荷容量CL1は、次式で表わされる。
【0028】
【数1】
【0029】
図8の従来型コルピッツ発振回路1Cの負荷容量CL2は、次式で表わされる。
【0030】
【数2】
【0031】
ここで、両者の容量値の比較を簡単にするために、C1=C2=5pFとし、寄生容量はC3=C4=C5=C6=C7=1pFとすべて同一とみなして、負荷容量CL1,CL2を求める。この計算の結果、図1の場合の負荷容量CL1は約4.2pF、図8の場合の負荷容量CL2は約4.7pFとなる。従って、図1の変形コルピッツ発振回路1Aは、図8の従来型コルピッツ発振回路1Cの場合に比べてSAW共振子Xに対する負荷容量CLは小さくなることが判る。
【0032】
次に、負荷容量CLが軽減される結果、図1に示す変形コルピッツ発振回路1Aの高周波帯域における負性抵抗の低下の割合が図8の従来型コルピッツ発振回路1Cの場合に比べて少なくなることを、図2を参照して説明する。
【0033】
図2は、図1の変形コルピッツ発振回路1Aと図8に示す従来型コルピッツ発振回路1Cの、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【0034】
図2に示すシミュレーションの結果から明らかなように、変形コルピッツ発振回路1Aの負性抵抗は、特性(b)に示すように、100MHz以上の帯域において、従来型コルピッツ発振回路1Cの特性(a)に比べて約2倍以上の負性抵抗が得られることが判る。特に、150MHzにおいては、従来型コルピッツ発振回路1Cに比べて3倍近い値の負性抵抗が得られる。
【0035】
(1−3) 第1の実施形態から得られる効果
以上の説明から、第1の実施形態によれば、次のような効果を奏する。
【0036】
図1に示すような変形コルピッツ発振回路1Aを用いることで、高周波帯域における寄生容量の影響が軽減され、十分大きな負性抵抗を確保できるので、100MHz以上の高周波領域で安定度の高い発振回路を得ることができるという効果が得られる。
【0037】
又、第1の実施形態に係る変形コルピッツ発振回路1Aは従来のコルピッツ発振回路1Cと回路構成は異なるが部品点数の点で同等であり、高安定化のための部品の追加や専用回路を新たに追加することなく、発振回路の高コスト化、大型化を抑制できるという効果を有する。
【0038】
(2) 第2の実施形態
(2−1) 第2の実施形態の原理
第2の実施形態の構成は、第1の実施形態の構成と同一であるので、その説明は省略し、原理について説明する。
【0039】
第2の実施形態は、SAW共振子のドライブレベルを増減させてジッタの低減を図るという設計方法に関するものである。つまり、ドライブレベルを増減させて、図1に示した変形コルピッツ発振回路1Aが保有するジッタが最小となるように、負荷容量を設定するというものである。ドライブレベルとは、SAW共振子Xを共振させるために供給される電力をいう。
【0040】
変形コルピッツ発振回路1Aの設計方法について詳細に説明する前に、SAW共振子Xの等価回路、SAW共振子Xと発振回路の関係並びにドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。
【0041】
まず、図3に基づいて、SAW共振子Xの等価回路とSAW共振子Xと発振回路の関係を説明する。(a)はSAW共振子Xの等価回路を、(b)はSAW共振子Xと発振回路の関係を示す図である。
【0042】
図3(a)に示すように、SAW共振子Xは、直列に接続される直列抵抗R、直列容量C及び直列インダクタンスLと、これらと並列に接続される並列容量(主に、電極間の静電容量)C0とから構成される等価回路に置き換えられる。又、図3(b)に示すように、負性抵抗Rnと負荷容量CLの直列回路で表わされる発振回路と等価抵抗R0及び等価インダクタンスL0の直列回路で表わされるSAW共振子Xとは、並列回路として構成されるという関係にある。
【0043】
次に、SAW共振子Xを用いて、ドライブレベルを増減させることがジッタの増減に結びつく理由について説明する。最初に、SAW共振子Xを用いた場合、ドライブレベルを容易に増減させることができる理由について説明する。
【0044】
図7に示したAT振動子の場合は、主振動以外に副振動や他の振動モード、更に他の振動が励起されてスプリアスやノイズが発生しやすい。一方、図1に示すSAW共振子Xの場合は、振動エネルギーがSAW共振子表面に局在し副振動と結合しにくい。従って、所定の周波数以外には共振点は存在しないという大きな利点を有する。AT振動子は不要な振動が励起される可能性が高いためドライブレベルDLを上げることは難しく、むしろ、ドライブレベルを下げる方向で設計される。SAW共振子Xの場合は、所望の振動以外は存在しないためジッタが少なく、又、ドライブレベルDLが変化しても、SAW共振子X自身の直列抵抗Rや並列容量C0の値が変化することがない。この2つの理由から、SAW共振子Xに供給する電流を容易に増加させること、つまりドライブレベルDLを容易に増加させることができる。
【0045】
そして、SAW共振子Xを高ドライブで動作させることにより、SAW共振子Xで得られる信号の振幅が大きくなる結果、相対的にノイズが低減される。即ち、SN比が大きく取れるので、SAW共振子Xで得られる信号に重畳したノイズに起因するジッタが軽減されることになる。
【0046】
以上の説明を踏まえて、SAW共振子Xを用いた変形コルピッツ発振回路1Aのジッタを低減するための設計方法について、図を参照して詳細に説明する。
【0047】
ドライブレベルDLは、図3(b)に示すSAW共振子Xに流れる電流IとSAW共振子Xの実効抵抗Reとにより、次の式(3)で表わされる。
【0048】
【数3】
【0049】
ここで、SAW共振子Xの並列容量C0,直列抵抗R,負荷容量CLとするとSAW共振子Xの実効抵抗Re=R×(1+C0/CL)2と表わされ、さらに、次の式(4)で表わされる。
【0050】
【数4】
【0051】
Ippは水晶電流である。
【0052】
尚、SAW共振子Xの場合、直列抵抗R,並列容量C0は、上記したようにドライブレベルDLの増減によらず一定であるので、水晶電流Ippと負荷容量CLに着目すればよいことになる。従って、図1に示す変形コルピッツ発振回路1Aにおいて、SAW共振子XのドライブレベルDLを上げるためには、数式(4)によれば、水晶電流Ippを大きくするか、変形コルピッツ発振回路1A側の負荷容量CLを小さくすればよい。
【0053】
水晶電流Ippは次の式(5)で表わされる。
【0054】
【数5】
【0055】
ここで、ωは角周波数である。
【0056】
数式(5)によれば、水晶電流Ippを大きくするためには、図1に示すトランジスタTrのエミッタ電流IEを増やすかコンデンサC2の容量を小さくすればよい。尚、エミッタ電流IEを増やすことは発振回路の消費電流を増加させることになるので、ここでは、変形コルピッツ発振回路1AのコンデンサC2の容量に着目する。
【0057】
又、変形コルピッツ発振回路1A側の負荷容量CL1とコンデンサC1,C2の容量及び寄生容量C3〜C6との関係は、上記で説明した式(1)の関係にある。
【0058】
従って、変形コルピッツ発振回路1AのコンデンサC1,C2の容量値を増減させることで、SAW共振子XのドライブレベルDLを増減させることができることが判る。
【0059】
次に、コンデンサC1,C2等で表わされる負荷容量CL1:式(1)を可変したときのドライブレベルDL:式(4)と変形コルピッツ発振回路1Aが保有するジッタを求め、この両者の関係について説明する。
【0060】
図4は、変形コルピッツ発振回路1Aの負荷容量値CL1:式(1)を変化させて、ドライブレベルDL:式(4)の変化をシミュレーションし、グラフに表したものである。
【0061】
図5は、変形コルピッツ発振回路1A側の負荷容量CLを可変させたときのジッタを測定し、グラフに表したものである。測定したジッタは、1サイクルの周期を複数回測定した値の中の最大周期と最小周期との差を標準偏差(1−σ)で表わした。
【0062】
図4、図5から、変形コルピッツ発振回路1Aの場合、ドライブレベルDLが最大となり、ジッタが最小となる負荷容量CLの値がほぼ一致していることが判る。即ち、ドライブレベルが最大となる負荷容量CLの値がほぼ11pFの前後、9pFから13pFの値の範囲(近傍)でジッタが最小となっている。
【0063】
尚、今回のシミュレーションと実験には、周波数が155.520MHzのSAW共振子Xを使用している。これ以外の周波数については、所望する周波数帯におけるSAW共振子を使用し、上記したドライブレベルDL:式(4)の変化をシミュレーションし、ジッタの測定を行うという手順で、所望の周波数における負荷容量CLを求める。そして、得られた負荷容量CLの値を用いて、変形コルピッツ発振回路における負荷容量CL1:式(1)から、コンデンサC1,C2の容量値が得られる。
【0064】
(2−2) 第2の実施形態から得られる効果
次に、本発明の第2の実施形態から得られる効果について説明する。
【0065】
以上の説明から、発振回路側の負荷容量を、負荷容量−ドライブレベルの特性曲線においてドライブレベルDLの最大値又はこの最大値の近傍の値に設定することにより、SAW共振子Xで得られる信号の振幅が大きくなり事実上ノイズが低減される。即ち、SN比が大きく取れるので、SAW共振子Xで得られる信号に重畳したノイズに起因するジッタが軽減され、最小になるという効果が得られる。
【0066】
又、ジッタを設計するに当たっては、式(4)で表わされたドライブレベルDLに関係するコンデンサC1,C2の2つの設計パラメータで設計すればよく、従来の設計方法における3つのバイアス抵抗R1〜R3は考慮する必要がなくなるので、設計の大幅な簡略化が図られるという効果が得られる。
【0067】
又、コンデンサC1,C2は変形コルピッツ発振回路1Aの基本的な構成要素であり、ジッタを軽減するために、新たに設けた部品、専用回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果が得られる。
【0068】
図8に示す従来型コルピッツ発振回路1Cは、上記した変形コルピッツ発振回路1Aと発振動作回路としては全く等価な回路である。従って、ジッタを設計する際に変形コルピッツ発振回路1Aは従来型コルピッツ発振回路1Cと同一の設計方法を採ることができる。
【0069】
(3)第3の実施形態
上記した本発明に係る各実施形態の発振回路1Aを通信機器に適用させてもよい。
【0070】
図6は、本発明に係る発振器を用いた光インターフェースモジュール60の概要を示す構成図である。光インターフェースモジュール60は、光ネットワークを介したデータ送受信などを実行するために、光信号と電気信号との信号変換を行う。例えば、10.3125Gbitの光信号と、3.125Gbit電気信号(4系統)との信号変換を行う。電気/光変換部66は、P/S(パラレル/シリアル)変換部64から出力された電気信号を光信号に変換し、光ネットワーク側に出力する。光/電気変換部67は、光ネットワーク側から出力された光信号を電気信号に変換しS/P(シリアル/パラレル)変換部65に出力する。
【0071】
発振回路101、102は、本発明に係る発振回路1Aであり、ジッタが極めて低減され安定化された一定周波数のクロック信号を出力する。そして、このクロック信号は基準信号として、ビット符号変換部63を介して接続された3.215GbitのS/P変換部61およびP/S変換回路62、10.3125GbitのP/S変換部64およびS/P変換部65の各部に用いられる。
【0072】
以上の構成のように、本発明に係るジッタが極めて低減され高安定化された発振回路1Aを使用したことにより、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータ送受信を行うことができる。そして、部品や専用回路の追加が抑制された発振回路を用いているので、小型化、低価格化が図られた光インターフェースモジュール60を提供することができる、という効果が得られる。
【0073】
又、動画像のような大量のデータが伝送できる10ギガビットの高速ネットワークシステムにおいて、安定した動作を容易に確保することができるという効果が得られる。
【0074】
(4)変形例
(第1変形例)
発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【0075】
(第2変形例)
圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【0076】
【発明の効果】
以上説明したように、SAW共振子を使用した変形コルピッツ発振回路を用いれば、高周波帯域において高い安定度を有し、かつ簡易にジッタの低減が図れる発振回路を得られるという効果がある。
【0077】
又、従来のジッタに関する設計方法における5つの設計パラメータ、即ち、2つのコンデンサと3つの抵抗は、コンデンサ2つの設計パラメータで設計すればよいことになり、設計の簡略化を図ることができるという効果がある。
【0078】
又、2つのコンデンサは発振回路の基本的な構成要素であり、ジッタを軽減するための新たな部品、専用の回路ではないので、コストの増加や発振回路としての大型化を抑制できるという効果がある。
【0079】
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る変形コルピッツ発振回路の回路図である。
【図2】本発明の第1の実施形態に係る変形コルピッツ発振回路と従来型コルピッツ発振回路の、シミュレーションにより得られたそれぞれの負性抵抗特性曲線を示したグラフである。
【図3】SAW共振子の等価回路及びこの等価回路と発振回路との関係を示す図である。
【図4】本発明の第1の実施形態に係る変形コルピッツ発振回路において、負荷容量CLを変化させて、ドライブレベルDLについてシミュレーションしグラフに表わした図である。
【図5】本発明の第1の実施形態に係る変形コルピッツ発振回路において、負荷容量を可変させたときのジッタを測定しグラフに表した図である。
【図6】本発明の実施形態に係る発振回路を用いた光インターフェースモジュールの概要構成図である。
【図7】数MHz〜数10MHzのAT振動子を使用して発振させ、発振信号をPLL回路で逓倍し、高周波信号を得る従来の発振回路のブロック図である。
【図8】従来におけるコルピッツ発振回路の回路図である。
【図9】従来におけるコルピッツ発振回路の設計方法を説明するための図であり、(a)は負性抵抗−周波数特性曲線、(b)はジッタ−負性抵抗位置のそれぞれの特性曲線を示す図である。
【符号の説明】
1A,1B,1C・・・発振回路、
X・・・SAW共振子
Tr・・・トランジスタ
R1,R2,R3・・・発振回路のバイアス抵抗
C1,C2・・・コンデンサ
C3,C4,C5,C6,C7・・・寄生容量
R・・・SAW共振子の直列抵抗
C0・・・SAW共振子の並列容量
C・・・SAW共振子の直列容量
L・・・SAW共振子の直列インダクタンス
R0・・・SAW共振子の等価抵抗
L0・・・SAW共振子の等価インダクタンス
Rn・・・発振回路の負性抵抗
CL・・・発振回路の負荷容量
Claims (3)
- SAW共振子を発振させる発振回路において、
トランジスタのコレクタ−ベース間に前記SAW共振子と第1の抵抗とが並列に接続され、前記トランジスタのベース−エミッタ間に第1のコンデンサが接続され、さらに、
前記トランジスタのコレクタ−エミッタ間に第2のコンデンサが接続され、
電源から電流制限用の第2の抵抗を介して前記トランジスタのコレクタ側に接続され、
前記エミッタ側がグランドに接続されたことを特徴とする発振回路。 - SAW共振子を発振させる発振回路において、
前記発振回路の負荷容量を負荷容量−ドライブレベルの特性曲線における前記ドライブレベルの最大値もしくは前記最大値の近傍の値に対応する負荷容量に設定することを特徴とする請求項1に記載の発振回路。 - 請求項1又は請求項2のいずれか1項に記載の発振回路を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002195208A JP2004040510A (ja) | 2002-07-03 | 2002-07-03 | 発振回路及びこれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002195208A JP2004040510A (ja) | 2002-07-03 | 2002-07-03 | 発振回路及びこれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004040510A true JP2004040510A (ja) | 2004-02-05 |
Family
ID=31703695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002195208A Withdrawn JP2004040510A (ja) | 2002-07-03 | 2002-07-03 | 発振回路及びこれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004040510A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011062032A1 (ja) * | 2009-11-19 | 2013-04-04 | 株式会社村田製作所 | 発振回路およびセンサ |
CN108512547A (zh) * | 2017-02-28 | 2018-09-07 | 精工爱普生株式会社 | 振荡器、电子设备、移动体以及振荡器的制造方法 |
-
2002
- 2002-07-03 JP JP2002195208A patent/JP2004040510A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011062032A1 (ja) * | 2009-11-19 | 2013-04-04 | 株式会社村田製作所 | 発振回路およびセンサ |
CN108512547A (zh) * | 2017-02-28 | 2018-09-07 | 精工爱普生株式会社 | 振荡器、电子设备、移动体以及振荡器的制造方法 |
JP2018142868A (ja) * | 2017-02-28 | 2018-09-13 | セイコーエプソン株式会社 | 発振器、電子機器、移動体及び発振器の製造方法 |
CN108512547B (zh) * | 2017-02-28 | 2023-10-24 | 精工爱普生株式会社 | 振荡器、电子设备、移动体以及振荡器的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7012476B2 (en) | Voltage-controlled oscillator, clock converter, and electronic device | |
RU2404505C2 (ru) | Настраиваемый генератор с последовательно и параллельно настроенными резонансными контурами | |
TW201251304A (en) | A low noise oscillator | |
JP4228660B2 (ja) | 電圧制御型発振器とこれを用いた電子機器 | |
US6794948B2 (en) | Oscillation circuit and electronics using the same | |
JP4138424B2 (ja) | クロック変換器およびそのクロック変換器を備えた電子機器 | |
CN1778034A (zh) | 温度补偿压电振荡器及包含其的电子装置 | |
EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
JP2004040510A (ja) | 発振回路及びこれを用いた電子機器 | |
JP2004040509A (ja) | 発振回路及びこの発振回路を用いた電子機器 | |
JP5121050B2 (ja) | 逓倍発振回路及びこれを搭載した無線装置 | |
JP2005026829A (ja) | 電圧制御型発振器、クロック変換器及び電子機器 | |
JP4075447B2 (ja) | 発振器、およびこの発振器を用いた電子機器 | |
JP2003204260A (ja) | 温度補償型高周波発振器および通信機器 | |
JP4561029B2 (ja) | 発振回路およびこれを用いた電子機器 | |
US7271671B2 (en) | Arranging a crystal to generate an oscillating signal | |
JP4165127B2 (ja) | 発振回路とこれを用いた電子機器 | |
JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
JP2004120353A (ja) | 電圧制御型発振器、その電圧制御型発振器を用いたクロック変換器およびこのクロック変換器を用いた電子機器 | |
JP2004096449A (ja) | 発振回路とこれを用いた電子機器 | |
JP2004120352A (ja) | クロック変換回路とこれを用いた電子機器 | |
JP2004289207A (ja) | 水晶発振器 | |
JP2005026828A (ja) | 発振器とこれを用いた電子機器 | |
JP2004048667A (ja) | 圧電発振器 | |
JP4145696B2 (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
A977 | Report on retrieval |
Effective date: 20070514 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A761 | Written withdrawal of application |
Effective date: 20070727 Free format text: JAPANESE INTERMEDIATE CODE: A761 |