JP2004104565A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004104565A JP2004104565A JP2002265284A JP2002265284A JP2004104565A JP 2004104565 A JP2004104565 A JP 2004104565A JP 2002265284 A JP2002265284 A JP 2002265284A JP 2002265284 A JP2002265284 A JP 2002265284A JP 2004104565 A JP2004104565 A JP 2004104565A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverting amplifier
- terminal
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることのできる技術を提供する。
【解決手段】半導体装置は、振動子と並列に設けられ、制御信号ＣＴＲに応じて間欠的に発振信号を出力する反転増幅器１６０を備える。反転増幅器は、制御信号がＨレベルに設定される場合には、第１の信号Ｓ１を伝搬するオン状態に設定され、制御信号がＬレベルに設定される場合には、第１の信号を伝搬しないオフ状態に設定されるトランスミッションゲート２１０と、与えられる信号の論理レベルを反転して第２の信号Ｓ２を出力するインバータ回路２２０と、制御信号がＨレベルに設定される場合には、インバータ回路の入力端子に第１の信号が与えられるように設定され、制御信号が第２の論理レベルに設定される場合には、インバータ回路の入力端子に所定の電圧が与えられるように設定されるクランプ回路２３０と、を備える。
【選択図】 図３
【解決手段】半導体装置は、振動子と並列に設けられ、制御信号ＣＴＲに応じて間欠的に発振信号を出力する反転増幅器１６０を備える。反転増幅器は、制御信号がＨレベルに設定される場合には、第１の信号Ｓ１を伝搬するオン状態に設定され、制御信号がＬレベルに設定される場合には、第１の信号を伝搬しないオフ状態に設定されるトランスミッションゲート２１０と、与えられる信号の論理レベルを反転して第２の信号Ｓ２を出力するインバータ回路２２０と、制御信号がＨレベルに設定される場合には、インバータ回路の入力端子に第１の信号が与えられるように設定され、制御信号が第２の論理レベルに設定される場合には、インバータ回路の入力端子に所定の電圧が与えられるように設定されるクランプ回路２３０と、を備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置を用いて形成される発振回路の技術に関する。
【０００２】
【従来の技術】
集積回路などの半導体装置では、ＭＯＳトランジスタが多く利用されている。半導体装置内部の回路は、与えられたクロック信号に応じて動作する。このため、半導体装置の外部には、通常、水晶振動子が設けられており、半導体装置の内部および外部には、水晶振動子を含む発振回路が形成されている。
【０００３】
図１は、従来の発振回路９００の基本的な構成を示す説明図である。図示するように、発振回路９００は、水晶振動子９１０と、水晶振動子に並列接続された帰還抵抗器９２０と、水晶振動子に並列接続された反転増幅器９６０と、反転増幅器の出力端子に接続されたバッファ回路９７０と、を備えている。なお、図１において、水晶振動子９１０と帰還抵抗器９２０とは、半導体装置９５０の外部に設けられている。また、反転増幅器９６０とバッファ回路９７０とは、半導体装置９５０の内部に設けられており、ＭＯＳトランジスタを用いて形成されている。
【０００４】
図１では、反転増幅器９６０は、２入力ＮＡＮＤ回路で構成されている。一方の入力端子には水晶振動子９１０から信号Ｓ１が与えられており、他方の入力端子には制御信号ＣＴＲが与えられている。制御信号ＣＴＲがＨレベルに設定される場合には、反転増幅器９６０は、発振信号Ｓ２を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、反転増幅器９６０は、常にＨレベルの信号Ｓ２を出力する。このように、この反転増幅器９６０は、与えられた制御信号ＣＴＲに応じて間欠的に発振信号を出力することができる。
【０００５】
なお、従来の発振回路としては、例えば、特許文献１が挙げられる。
【０００６】
【特許文献１】
特開平１１−２８９２４３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、間欠的に発振信号を出力可能な反転増幅器９６０を２入力ＮＡＮＤ回路を用いて形成する場合には、反転増幅器のサイズが大きくなってしまう。換言すれば、２入力ＮＡＮＤ回路は、半導体装置９５０の内部において比較的大きな面積を必要とする。これは、２入力ＮＡＮＤ回路では、半導体装置９５０の内部電源電圧と出力信号線との間で、２つのｎチャネル型のＭＯＳトランジスタが直列接続されているためである。
【０００８】
この発明は、従来技術における上述の課題を解決するためになされたものであり、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることのできる技術を提供することを目的とする。
【０００９】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の第１の装置は、外部に設けられる振動子を利用する半導体装置であって、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする。
【００１０】
この装置では、反転増幅器は、トランスミッションゲートとインバータ回路とクランプ回路とを用いて形成可能であるため、内部電源電圧と出力信号線との間で２つの絶縁ゲート型のトランジスタを直列接続せずに済む。したがって、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることが可能となる。
【００１１】
なお、本明細書において、「クランプ回路がトランスミッションゲートの出力端子とインバータ回路の入力端子との間に設けられている」とは、クランプ回路の１つの端子がトランスミッションゲートの出力端子とインバータ回路の入力端子とに接続されている場合を含んでいる。
【００１２】
上記の装置において、
前記トランスミッションゲートは、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタとが組み合わされたＣＭＯＳトランスミッションゲートであることが好ましい。
【００１３】
こうすれば、良好な伝搬特性を得ることができる。なお、これに代えて、ｎチャネル型のＭＯＳトランジスタのみを含むトランスミッションゲートや、ｐチャネル型のＭＯＳトランジスタのみを含むトランスミッションゲートを用いることも可能である。
【００１４】
さらに、上記の装置において、
絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路を備えるようにしてもよい。
【００１５】
さらに、上記の装置において、
前記反転増幅器と前記バッファ回路との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートを備えることが好ましい。
【００１６】
こうすれば、半導体装置に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。具体的には、反転増幅器には、第１のトランスミッションゲートが設けられているため、第１のトランスミッションゲートのオン抵抗を利用することによって、インバータ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。また、反転増幅器とバッファ回路との間には、第２のトランスミッションゲートが設けられているため、第２のトランスミッションゲートのオン抵抗を利用することによって、バッファ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。
【００１７】
上記の装置において、
前記半導体装置は、前記振動子と、前記振動子と並列に設けられる帰還抵抗器と、を利用することが好ましい。
【００１８】
このように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。なお、帰還抵抗器は、半導体装置の外部に設けられていてもよいし、半導体装置の内部に設けられていてもよい。
【００１９】
本発明の第２の装置は、発振回路であって、
振動子と、
前記振動子を利用する半導体装置と、
を備え、
前記半導体装置は、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする。
【００２０】
この装置は、第１の装置と同様の構成を有しているため、第１の装置と同様の作用・効果を奏し、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることができる。
【００２１】
なお、本発明は、半導体装置、半導体装置を含む発振回路、該発振回路を備える電気機器等の種々の態様で実現することができる。
【００２２】
【発明の実施の形態】
Ａ．第１実施例：
次に、本発明の実施の形態を実施例に基づき説明する。図２は、第１実施例における発振回路１００を示す説明図である。なお、図示するように、発振回路１００は、半導体装置１５０を用いて形成されている。
【００２３】
発振回路１００は、水晶振動子１１０と、水晶振動子に並列接続された帰還抵抗器１２０と、水晶振動子に並列接続された反転増幅器１６０と、を備えている。また、発振回路１００は、反転増幅器１６０の出力端子に接続されたバッファ回路１８０を備えている。
【００２４】
図２では、水晶振動子１１０と帰還抵抗器１２０とは、半導体装置１５０の外部に設けられており、反転増幅器１６０とバッファ回路１８０とは、半導体装置１５０の内部に設けられている。なお、半導体装置１５０の内部と外部とは、半導体装置１５０に設けられた複数のピンを介して、電気的に接続される。図２の発振回路１００に関しては、半導体装置１５０の外部に設けられた回路部分と、半導体装置１５０の内部に設けられた回路部分とは、水晶振動子１１０が接続された２つのピンＰ１，Ｐ２を介して、電気的に接続されている。
【００２５】
なお、本実施例では、半導体装置１５０としてゲートアレイが用いられている。ここで、ゲートアレイは、特定用途向けの集積回路（ＡＳＩＣ）のうち、セミカスタムＩＣに分類されるデバイスである。半導体装置１５０は、基本セルがマトリクス状に配列された内部セル領域を含んでいる。なお、基本セルには、ｐチャネル型のＭＯＳトランジスタ（以下、「ｐＭＯＳトランジスタ」と呼ぶ）と、ｎチャネル型のＭＯＳトランジスタ（以下、「ｎＭＯＳトランジスタ」と呼ぶ）と、が含まれている。
【００２６】
反転増幅器１６０には、制御信号ＣＴＲが与えられている。反転増幅器１６０は、制御信号ＣＴＲに応じて、図１に示す２入力ＮＡＮＤ回路のみで構成された従来の反転増幅器９６０と同様の信号を出力する。具体的には、制御信号ＣＴＲがＨレベルに設定される場合には、水晶振動子１１０が振動し、このとき、反転増幅器１６０は、水晶振動子１１０から与えられた帰還信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、水晶振動子１１０の振動が停止し、このとき、反転増幅器１６０には、常にＬレベルの信号Ｓ１が与えられ、反転増幅器１６０は、常にＨレベルの信号Ｓ２を出力する。なお、反転増幅器１６０については、さらに、後述する。
【００２７】
バッファ回路１８０は、インバータ回路１８１と２入力ＮＡＮＤ回路１８２とを含んでいる。バッファ回路１８０は、反転増幅器１６０から与えられた発振信号Ｓ２の波形を整え、半導体装置１５０内部の他の回路（例えば、分周回路）に向けてクロック信号を供給する機能を有している。バッファ回路１８０に含まれる２入力ＮＡＮＤ回路１８２には、制御信号ＣＴＲが与えられている。２入力ＮＡＮＤ回路１８２は、制御信号ＣＴＲがＨレベルに設定される場合には、インバータ回路１８１から与えられた信号（すなわちインバータ回路１８１によって論理レベルが反転された発振信号Ｓ２）の論理レベルを反転させた信号（すなわちクロック信号）を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、２入力ＮＡＮＤ回路１８２は、常にＨレベルの信号を出力する。
【００２８】
この構成によって、発振回路１００は、制御信号ＣＴＲに応じて間欠的にクロック信号を出力することができる。具体的には、発振回路１００は、制御信号ＣＴＲがＨレベルに設定される場合には、クロック信号を出力することができ、制御信号ＣＴＲがＬレベルに設定される場合には、クロック信号の出力を停止させることができる。
【００２９】
上記のように、本実施例では、制御信号ＣＴＲは、反転増幅器１６０と２入力ＮＡＮＤ回路１８２とに与えられている。制御信号ＣＴＲを反転増幅器１６０に供給することによって、制御信号ＣＴＲがＬレベルに設定される場合に、水晶振動子１１０の振動を停止させることができ、この結果、反転増幅器１６０の消費電流を小さくすることができる。また、制御信号ＣＴＲを２入力ＮＡＮＤ回路１８２に供給することによって、制御信号ＣＴＲがＬレベルに設定されるときに、クロック信号の出力を迅速に停止させることができる。なお、制御信号ＣＴＲは、反転増幅器１６０のみに与えられていてもよい。この場合にも、発振回路１００は、制御信号ＣＴＲに応じて間欠的にクロック信号を出力することができる。
【００３０】
図３は、図２の反転増幅器１６０の概略構成を示す説明図である。なお、図３（Ａ）では、反転増幅器１６０に与えられる制御信号ＣＴＲがＨレベルである場合の動作が示されており、図３（Ｂ）では、反転増幅器１６０に与えられる制御信号ＣＴＲがＬレベルである場合の動作が示されている。
【００３１】
図示するように、反転増幅器１６０は、水晶振動子１１０から第１の信号Ｓ１を受け取るための第１の端子（入力端子）Ｔ１と、水晶振動子１１０とバッファ回路１８０とへ第２の信号Ｓ２を供給するための第２の端子（出力端子）Ｔ２と、制御信号ＣＴＲを受け取るための第３の端子（制御端子）Ｔ３と、を備えている。また、反転増幅器１６０は、トランスミッションゲート２１０と、第１のインバータ回路２２０と、クランプ回路２３０と、第２のインバータ回路２４０と、を備えている。なお、トランスミッションゲートは、トランスファゲートあるいはパストランジスタとも呼ばれている。
【００３２】
トランスミッションゲート２１０と第１のインバータ回路２２０とは、第１の端子Ｔ１と第２の端子Ｔ２との間に、この順序で設けられている。具体的には、反転増幅器１６０の第１の端子Ｔ１は、トランスミッションゲート２１０の入力端子に接続されている。トランスミッションゲート２１０の出力端子は、第１のインバータ回路２２０の入力端子に接続されている。第１のインバータ回路２２０の出力端子は、反転増幅器１６０の第２の端子Ｔ２に接続されている。そして、クランプ回路２３０は、トランスミッションゲート２１０と第１のインバータ回路２２０との間に設けられている。
【００３３】
トランスミッションゲート２１０は、ｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とが組み合わされたＣＭＯＳトランスミッションゲートである。ｎＭＯＳトランジスタ２１１のドレインとｐＭＯＳトランジスタ２１２のドレインとは、互いに接続されており、入力端子として機能する。また、ｎＭＯＳトランジスタ２１１のソースとｐＭＯＳトランジスタ２１２のソースとは、互いに接続されており、出力端子として機能する。ｎＭＯＳトランジスタ２１１のゲートには、制御信号ＣＴＲが与えられており、ｐＭＯＳトランジスタ２１２のゲートには、論理レベルが反転された制御信号＃ＣＴＲが与えられている。
【００３４】
第１のインバータ回路２２０は、ＣＭＯＳインバータ回路であり、直列接続されたｐＭＯＳトランジスタ２２１とｎＭＯＳトランジスタ２２２とを含んでいる。ｐＭＯＳトランジスタ２２１のゲートとｎＭＯＳトランジスタ２２２のゲートとは、互いに接続されており、入力端子として機能する。また、ｐＭＯＳトランジスタ２２１のドレインとｎＭＯＳトランジスタ２２２のドレインとは、互いに接続されており、出力端子として機能する。そして、ｐＭＯＳトランジスタ２２１のソースは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ｎＭＯＳトランジスタ２２２のソースは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されている。
【００３５】
クランプ回路２３０は、ｎＭＯＳトランジスタ２３１で構成されている。ｎＭＯＳトランジスタ２３１のソースは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されており、ドレインは、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子とに接続されている。また、ｎＭＯＳトランジスタ２３１のゲートには、論理レベルが反転された制御信号＃ＣＴＲが与えられている。
【００３６】
第２のインバータ回路２４０は、第１のインバータ回路２２０と同様のＣＭＯＳインバータ回路であり、直列接続されたｐＭＯＳトランジスタ２４１とｎＭＯＳトランジスタ２４２とを含んでいる。第２のインバータ回路２４０の入力端子には、制御信号ＣＴＲが与えられている。また、第２のインバータ回路２４０の出力端子は、トランスミッションゲート２１０に含まれるｐＭＯＳトランジスタ２１２のゲートと、クランプ回路２３０に含まれるｎＭＯＳトランジスタ２３１のゲートと、に接続されている。
【００３７】
図３（Ａ）に示すように、制御信号ＣＴＲがＨレベルである場合には、トランスミッションゲート２１０を構成するｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とは、共に、オン状態に設定される。このとき、トランスミッションゲート２１０の入力端子に与えられた電圧は、ほぼ等しい電圧値のまま、出力端子から出力される。また、制御信号ＣＴＲがＨレベルである場合には、クランプ回路２３０を構成するｎＭＯＳトランジスタ２３１は、オフ状態に設定される。したがって、第１のインバータ回路２２０の入力端子には、トランスミッションゲート２１０の出力がそのまま与えられる。そして、第１のインバータ回路２２０は、与えられた信号の論理レベルを反転させた信号を出力する。具体的には、入力がＨレベルである場合にはｎＭＯＳトランジスタ２２２のみがオン状態に設定され、第１のインバータ回路２２０はＬレベルを出力する。また、入力がＬレベルである場合にはｐＭＯＳトランジスタ２２１のみがオン状態に設定され、第１のインバータ回路２２０は、Ｈレベルを出力する。
【００３８】
一方、図３（Ｂ）に示すように、制御信号ＣＴＲがＬレベルである場合には、トランスミッションゲート２１０を構成するｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とは、共に、オフ状態に設定される。このとき、トランスミッションゲート２１０の出力は、高インピーダンス状態に設定される。また、制御信号ＣＴＲがＬレベルである場合には、クランプ回路２３０を構成するｎＭＯＳトランジスタ２３１は、オン状態に設定される。したがって、第１のインバータ回路２２０の入力端子はＬレベルに設定され、この結果、第１のインバータ回路２２０は、常にＨレベルを出力する。
【００３９】
上記のように、反転増幅器１６０は、制御信号ＣＴＲがＨレベルである場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力することができる。また、反転増幅器１６０は、制御信号ＣＴＲがＬレベルである場合には、第２の端子Ｔ２から常にＨレベルの信号Ｓ２を出力することができる。
【００４０】
ところで、前述のように、本実施例の反転増幅器１６０は、与えられた制御信号ＣＴＲに応じて、図１に示す２入力ＮＡＮＤ回路のみで構成された従来の反転増幅器９６０と同様の信号を出力する。しかしながら、本実施例の反転増幅器１６０では、図３に示すように、２入力ＮＡＮＤ回路が用いられていない。このため、半導体装置（ゲートアレイ）１５０の内部において、反転増幅器１６０のサイズをかなり小さくすることが可能となっている。なお、２入力ＮＡＮＤ回路で構成された反転増幅器９６０のサイズが大きくなるのは、２入力ＮＡＮＤ回路は、内部電源電圧と出力信号線との間で、直列接続された２つのｎＭＯＳトランジスタを含むためである。
【００４１】
図４は、図１の従来の反転増幅器９６０の概略構成を示す説明図である。図示するように、２入力ＮＡＮＤ回路は、２つのｐＭＯＳトランジスタ９６１，９６２と、２つのｎＭＯＳトランジスタ９６３，９６４と、を含んでいる。第１および第２のｐＭＯＳトランジスタ９６１，９６２は、第１の内部電源電圧Ｖ１と第２の端子Ｔ２に導通する出力信号線Ｌｏとの間で、並列接続されている。また、第１および第２のｎＭＯＳトランジスタ９６３，９６４は、出力信号線Ｌｏと第２の内部電源電圧Ｖ２との間で、直列接続されている。
【００４２】
図５は、図１の従来の反転増幅器９６０の具体的構成を示す説明図であり、図４に対応する。図示するように、２つのｐＭＯＳトランジスタ９６１，９６２は、それぞれ、並列接続された１２個のｐＭＯＳトランジスタ要素で構成されている。また、２つのｎＭＯＳトランジスタ９６３，９６４は、それぞれ、並列接続された２４個のｎＭＯＳトランジスタ要素で構成されている。図５から分かるように、従来の反転増幅器９６０は、合計７２個のトランジスタ要素で構成されている。
【００４３】
図６は、図２の反転増幅器１６０の具体的構成を示す説明図であり、図３に対応する。図示するように、本実施例の反転増幅器１６０では、トランスミッションゲート２１０は、並列接続された２つのｎＭＯＳトランジスタ要素と並列接続された２つのｐＭＯＳトランジスタ要素とで構成されている。また、第１のインバータ回路２２０に含まれるｐＭＯＳトランジスタ２２１は、並列接続された１２個のｐＭＯＳトランジスタ要素で構成されており、ｎＭＯＳトランジスタ２２２は、並列接続された１２個のｎＭＯＳトランジスタ要素で構成されている。さらに、クランプ回路２３０は、１つのｎＭＯＳトランジスタ要素で構成されており、第２のインバータ回路２４０は、１つのｐＭＯＳトランジスタ要素と１つのｎＭＯＳトランジスタ要素とで構成されている。図６から分かるように、本実施例の反転増幅器１６０は、合計３１個のトランジスタ要素で構成されている。
【００４４】
ところで、図５の２入力ＮＡＮＤ回路９６０と、図６の第１のインバータ回路２２０とが、多くのトランジスタ要素を用いて形成されているのは、反転増幅器は、比較的高い周波数（例えば約８０〜約１００ＭＨｚ）で動作するためである。すなわち、反転増幅器は、比較的高い周波数で動作するために比較的大きな電流を駆動する必要があり、この結果、反転増幅器は、比較的小さな抵抗値を有している必要がある。
【００４５】
図５に示す従来の反転増幅器９６０と図６に示す本実施例の反転増幅器１６０とは、同等の電流駆動能力を有している。しかしながら、図５，図６を比較して分かるように、図６では、比較的少数のトランジスタ要素を用いて反転増幅器１６０を形成することが可能となっている。これは、図５では、反転増幅器９６０は２入力ＮＡＮＤ回路で構成されており、２入力ＮＡＮＤ回路は、出力信号線Ｌｏと第２の内部電源電圧Ｖ２との間で、直列接続された２つのｎＭＯＳトランジスタ９６３，９６４を含むためである。
【００４６】
具体的には、図６の反転増幅器１６０において、第１のインバータ回路２２０のｐＭＯＳトランジスタ２２１およびｎＭＯＳトランジスタ２２２のオン抗値をそれぞれＲと仮定する。このとき、図５の反転増幅器９６０が図６の反転増幅器１６０と同等の電流駆動能力を有するためには、２入力ＮＡＮＤ回路に含まれる各ｐＭＯＳトランジスタ９６１，９６２のオン抵抗がＲであり、直列接続された２つのｎＭＯＳトランジスタ９６３，９６４の合成オン抵抗がＲである必要がある。したがって、各ｎＭＯＳトランジスタ９６３，９６４のオン抵抗は、それぞれＲ／２に設定される必要がある。
【００４７】
トランジスタ要素のオン抵抗は、Ｌ／Ｗに比例する。ここで、Ｌはゲート長（チャネル長に等しい）であり、Ｗはゲート幅である。トランジスタ要素のゲート幅Ｗを２倍に設定すれば、トランジスタ要素のオン抵抗を１／２倍に設定することができる。また、各トランジスタ要素のサイズが同一である場合には、２倍の数のトランジスタ要素を並列接続すれば、トランジスタ要素群のゲート幅Ｗを実質的に２倍に設定することができるため、トランジスタ要素群のオン抵抗を１／２倍に設定することができる。
【００４８】
図５，図６では、各トランジスタ要素のサイズは同一に設定されている。このため、２入力ＮＡＮＤ回路に含まれる各ｎＭＯＳトランジスタ９６３，９６４は、第１のインバータ回路２２０に含まれるｎＭＯＳトランジスタ２２２を構成するトランジスタ要素の数（すなわち１２個）の２倍の数（すなわち２４個）のトランジスタ要素が並列接続されて構成されている。この結果、従来の反転増幅器９６０では、比較的多数（７２個）のトランジスタ要素が必要となってしまう。このように、本実施例では、反転増幅器１６０は直列接続された２つのｎＭＯＳトランジスタを含んでいないため、比較的少数（３１個）のトランジスタ要素を用いて反転増幅器１６０を形成することができる。
【００４９】
なお、本実施例では、反転増幅器１６０は、制御信号ＣＴＲの論理レベルを反転させるための第２のインバータ回路２４０を備えているが、第２のインバータ回路２４０は省略可能である。この場合には、反転増幅器は、制御信号ＣＴＲを受け取るための第３の端子Ｔ３と共に、論理レベルが反転された制御信号＃ＣＴＲを受け取るための第４の端子を備えていればよい。
【００５０】
以上説明したように、本実施例の発振回路１００は、水晶振動子１１０と、水晶振動子を利用する半導体装置１５０と、を備えている。半導体装置１５０は、水晶振動子と並列に設けられ、与えられた制御信号ＣＴＲに応じて間欠的に発振信号を出力するための反転増幅器１６０を備えている。そして、反転増幅器は、第１の端子Ｔ１と第２の端子Ｔ２との間に設けられたトランスミッションゲート２１０と、トランスミッションゲートの出力端子と第２の端子Ｔ２との間に設けられた第１のインバータ回路２２０と、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子との間に設けられたクランプ回路２３０と、を備えている。ここで、トランスミッションゲート２１０は、制御信号ＣＴＲがＨレベルに設定される場合には、第１の信号Ｓ１を伝搬するオン状態に設定され、制御信号ＣＴＲがＬレベルに設定される場合には、第１の信号Ｓ１を伝搬しないオフ状態に設定される。第１のインバータ回路２２０は、与えられる信号の論理レベルを反転して第２の信号Ｓ２を出力する。クランプ回路２３０は、制御信号ＣＴＲがＨレベルに設定される場合には、第１のインバータ回路２２０の入力端子にトランスミッションゲートから出力された第１の信号Ｓ１が与えられるように設定され、制御信号ＣＴＲがＬレベルに設定される場合には、第１のインバータ回路２２０の入力端子に第２の内部電源電圧Ｖ２にほぼ等しい電圧（すなわちＬレベル）が与えられるように設定される。
【００５１】
このように、本実施例の発振回路１００では、反転増幅器１６０は、トランスミッションゲート２１０と第１のインバータ回路２２０とクランプ回路２３０とを用いて形成可能であるため、第２の内部電源電圧Ｖ２と出力信号線Ｌｏとの間でｎＭＯＳトランジスタを直列接続せずに済む。したがって、間欠的に発振信号を出力可能な反転増幅器１６０のサイズを比較的小さくすることが可能となる。
【００５２】
なお、本実施例では、反転増幅器１６０は、トランスミッションゲート２１０を備えているが、反転増幅器がクランプ回路２３０を備える場合には、トランスミッションゲート２１０を省略することも可能である。この構成においても、制御信号ＣＴＲがＬレベルに設定される場合には、クランプ回路２３０に比較的大きな電流を流すことによって、反転増幅器は発振信号の出力を停止させることができる。しかしながら、本実施例の構成を採用すれば、制御信号ＣＴＲがＬレベルに設定される場合には、トランスミッションゲート２１０の出力は高インピーダンス状態に設定されるため、クランプ回路２３０に流れる電流が小さくなり、この結果、発振信号を停止させる際の消費電流を比較的小さくすることができる。このため、本実施例の反転増幅器１６０は、トランスミッションゲート２１０を備えている。
【００５３】
Ｂ．第２実施例：
図７は、第２実施例における第１の反転増幅器１６０Ａを示す説明図である。この反転増幅器１６０Ａは、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、ｎＭＯＳトランジスタ２１１のみで構成されたトランスミッションゲート２１０Ａを備えている。
【００５４】
図８は、第２実施例における第２の反転増幅器１６０Ｂを示す説明図である。この反転増幅器１６０Ｂも、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、ｐＭＯＳトランジスタ２１２のみで構成されたトランスミッションゲート２１０Ｂを備えている。
【００５５】
本実施例（図７，図８）の構成を採用する場合には、第１実施例（図３）の構成を採用する場合と同様に、反転増幅器１６０Ａ，１６０Ｂは、制御信号ＣＴＲがＨレベルに設定される場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力する。また、反転増幅器１６０Ａ，１６０Ｂは、制御信号ＣＴＲがＬレベルに設定される場合には、第２の端子Ｔ２から常にＨレベルの信号Ｓ２を出力する。
【００５６】
ただし、図７に示すトランスミッションゲート２１０Ａは、Ｌレベルの入力に対する伝搬特性に優れているが、Ｈレベルの入力に対する伝搬特性は劣っている。これは、ｎＭＯＳトランジスタ２１１の出力電圧は、（ゲート電圧−しきい値電圧）以下に制限されるためである。逆に、図８に示すトランスミッションゲート２１０Ｂは、Ｈレベルの入力に対する伝搬特性に優れているが、Ｌレベルの入力に対する伝搬特性は劣っている。これは、ｐＭＯＳトランジスタ２１２の出力電圧は、（ゲート電圧＋しきい値電圧）以上に制限されるためである。一方、図３に示すトランスミッションゲート２１０は、２つのトランジスタ２１１，２１２の長所を利用することができるため、Ｌレベルの入力に対する伝搬特性とＨレベルの入力に対する伝搬特性との双方に優れている。すなわち、図３のトランスミッションゲート２１０を採用すれば、良好な伝搬特性を得ることができるという利点がある。
【００５７】
第１および第２実施例の説明から分かるように、一般に、トランスミッションゲートは、制御信号が第１の論理レベルに設定される場合には、第１の信号を伝搬するオン状態に設定され、制御信号が第２の論理レベルに設定される場合には、第１の信号を伝搬しないオフ状態に設定されるものであればよい。
【００５８】
Ｃ．第３実施例：
図９は、第３実施例における反転増幅器１６０Ｃを示す説明図である。この反転増幅器１６０Ｃは、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、クランプ回路２３０Ｃが変更されている。
【００５９】
具体的には、本実施例のクランプ回路２３０Ｃは、ｐＭＯＳトランジスタ２３２で構成されている。ｐＭＯＳトランジスタのソースは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ドレインは、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子とに接続されている。また、ｐＭＯＳトランジスタのゲートには、制御信号ＣＴＲが与えられている。
【００６０】
本実施例では、反転増幅器１６０Ｃは、制御信号ＣＴＲがＨレベルに設定される場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力する。また、反転増幅器１６０Ｃは、制御信号ＣＴＲがＬレベルに設定される場合には、第２の端子Ｔ２から常にＬレベルの信号Ｓ２を出力する。具体的には、制御信号ＣＴＲがＬレベルに設定される場合には、クランプ回路２３０を構成するｐＭＯＳトランジスタ２３２は、オン状態に設定される。このとき、第１のインバータ回路２２０の入力端子はＨレベルに設定され、この結果、第１のインバータ回路２２０は、常にＬレベルを出力する。
【００６１】
第１および第３実施例の説明から分かるように、一般に、クランプ回路は、制御信号が第１の論理レベルに設定される場合には、インバータ回路の入力端子にトランスミッションゲートから出力された第１の信号が与えられるように設定され、制御信号が第２の論理レベルに設定される場合には、インバータ回路の入力端子に所定の電圧が与えられるように設定されればよい。
【００６２】
Ｄ．第４実施例：
図１０は、第４実施例における反転増幅器１６０Ｄを示す説明図である。この反転増幅器１６０Ｄは、第２実施例（図７）の構成と第３実施例（図９）の構成とを組み合わせたものに相当する。
【００６３】
具体的には、反転増幅器１６０Ｄは、ｎＭＯＳトランジスタ２１１のみで構成されたトランスミッションゲート２１０Ａと、第１のインバータ回路２２０と、ｐＭＯＳトランジスタ２３２で構成されたクランプ回路２３０Ｃと、を備えている。本実施例の構成を採用する場合には、論理レベルが反転された制御信号＃ＣＴＲを生成する必要がない。このため、図３の第２のインバータ回路２４０を省略することができ、この結果、反転増幅器１６０Ｄのサイズをさらに小さくすることができる。
【００６４】
Ｅ．第５実施例：
図１１は、第５実施例における発振回路１００Ｅを示す説明図である。この発振回路１００Ｅは、第１実施例（図２）の発振回路１００とほぼ同じであるが、反転増幅器１６０とバッファ回路１８０との間に、トランスミッションゲート１７０が追加されている。
【００６５】
このトランスミッションゲート１７０は、反転増幅器１６０に含まれるトランスミッションゲート２１０（図３）と同様に、ｎＭＯＳトランジスタ１７１とｐＭＯＳトランジスタ１７２とが組み合わされたＣＭＯＳトランスミッションゲートである。ただし、ｎＭＯＳトランジスタ１７１のゲートは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ｐＭＯＳトランジスタ１７２のゲートは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されている。このため、トランスミッションゲート１７０は、常時オン状態に設定されている。
【００６６】
本実施例の構成を採用すれば、静電気などに起因して、半導体装置１５０に設けられた２つのピンＰ１，Ｐ２に比較的高い電圧が加わる場合にも、トランジスタのゲート酸化膜が破壊されるのを抑制することができる。すなわち、図１に示す従来の発振回路９００では、第１のピンＰ１に比較的高い電圧が加わる場合には、反転増幅器９６０のＮＡＮＤ回路に含まれるトランジスタのゲート酸化膜が比較的容易に破壊されてしまう。また、第２のピンＰ２に比較的高い電圧が加わる場合には、バッファ回路９７０のインバータ回路に含まれるトランジスタのゲート酸化膜が比較的容易に破壊されてしまう。しかしながら、本実施例の発振回路１００Ｅでは、半導体装置１５０の第１のピンＰ１と反転増幅器１６０に含まれる第１のインバータ回路２２０の入力端子との間には、第１のトランスミッションゲート２１０（図３）が設けられており、半導体装置１５０の第２のピンＰ２とバッファ回路１８０に含まれるインバータ回路１８１の入力端子との間には、第２のトランスミッションゲート１７０が設けられている。各トランスミッションゲート２１０，１７０は、比較的高いオン抵抗を有している。したがって、静電気などに起因して、半導体装置１５０の第１のピンＰ１に比較的高い電圧が加わる場合には、第１のトランスミッションゲート２１０よって、第１のインバータ回路２２０のゲート酸化膜の破壊が抑制される。また、半導体装置１５０の第２のピンＰ２に比較的高い電圧が加わる場合には、第２のトランスミッションゲート１７０によって、インバータ回路１８１のゲート酸化膜の破壊が抑制される。
【００６７】
図１１では、反転増幅器１６０とバッファ回路１８０との間に、トランスミッションゲート１７０が設けられているが、トランスミッションゲートは、例えば、拡散抵抗（拡散層抵抗とも呼ばれる）などの抵抗器と置換可能である。ここで、拡散抵抗とは、半導体基板上に形成された拡散層の層抵抗を利用する抵抗素子である。ただし、半導体装置１５０内部に、比較的大きな抵抗値を有する拡散抵抗を形成するためには、比較的大きな面積が必要となってしまう。また、ゲートアレイにおいてトランスミッションゲート１７０を拡散抵抗と置換する場合には、拡散抵抗の形成位置が制限され、発振回路の配置が制限されてしまう。すなわち、本実施例のように、トランスミッションゲート１７０のオン抵抗を利用する場合には、比較的小さな面積で比較的大きな抵抗値を得ることができるという利点があるとともに、ゲートアレイにおける発振回路の配置の自由度を高めることができるという利点もある。
【００６８】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能であり、例えば次のような変形も可能である。
【００６９】
（１）上記実施例では、水晶振動子１１０が単独で用いられているが、水晶振動子１１０に負荷容量を接続するようにしてもよい。また、上記実施例では、発振回路１００は、水晶振動子１１０を備えているが、これに代えて、例えば、ＰＺＴ，ＰｂＴｉＯ３ などのセラミック振動子を備えるようにしてもよい。一般には、発振回路は、振動子を備えていればよい。
【００７０】
（２）上記実施例では、半導体装置１５０の外部に帰還抵抗器１２０が設けられているが、帰還抵抗器は、半導体装置の内部に設けられていてもよい。また、帰還抵抗器１２０は省略可能である。ただし、上記実施例のように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。
【００７１】
（３）上記実施例では、反転増幅器１６０に含まれるインバータ回路は、それぞれ、ｐＭＯＳトランジスタとｎＭＯＳトランジスタとで構成されたＣＭＯＳインバータ回路であるが、これに代えて、ｐＭＯＳトランジスタが拡散抵抗などの抵抗器に置換されたインバータ回路を用いるようにしてもよい。
【００７２】
また、上記実施例では、半導体装置１５０は、ゲート絶縁膜が酸化膜で構成されたＭＯＳトランジスタを備えているが、これに代えて、ゲート絶縁膜が窒化膜などの他の絶縁膜で構成されたＭＩＳトランジスタを備えていてもよい。また、トランジスタのゲートは、ポリシリコンで構成されていてもよい。
【００７３】
さらに、上記実施例では、半導体装置１５０として、ゲートアレイが用いられているが、他の集積回路を用いるようにしてもよい。
【００７４】
一般には、半導体装置に含まれる反転増幅器は、絶縁ゲート型のトランジスタを用いて形成されていればよい。
【図面の簡単な説明】
【図１】従来の発振回路９００の基本的な構成を示す説明図である。
【図２】第１実施例における発振回路１００を示す説明図である。
【図３】図２の反転増幅器１６０の概略構成を示す説明図である。
【図４】図１の従来の反転増幅器９６０の概略構成を示す説明図である。
【図５】図１の従来の反転増幅器９６０の具体的構成を示す説明図であり、図４に対応する。
【図６】図２の反転増幅器１６０の具体的構成を示す説明図であり、図３に対応する。
【図７】第２実施例における第１の反転増幅器１６０Ａを示す説明図である。
【図８】第２実施例における第２の反転増幅器１６０Ｂを示す説明図である。
【図９】第３実施例における反転増幅器１６０Ｃを示す説明図である。
【図１０】第４実施例における反転増幅器１６０Ｄを示す説明図である。
【図１１】第５実施例における発振回路１００Ｅを示す説明図である。
【符号の説明】
１００，１００Ｅ…発振回路
１１０…水晶振動子
１２０…帰還抵抗器
１５０…半導体装置
１６０，１６０Ａ〜Ｄ…反転増幅器
１７０…トランスミッションゲート
１７１…ｎＭＯＳトランジスタ
１７２…ｐＭＯＳトランジスタ
１８０…バッファ回路
１８１…インバータ回路
１８２…２入力ＮＡＮＤ回路
２１０，２１０Ａ〜Ｂ…トランスミッションゲート
２１１…ｎＭＯＳトランジスタ
２１２…ｐＭＯＳトランジスタ
２２０…インバータ回路
２２１…ｐＭＯＳトランジスタ
２２２…ｎＭＯＳトランジスタ
２３０，２３０Ｃ…クランプ回路
２３１…ｎＭＯＳトランジスタ
２３２…ｐＭＯＳトランジスタ
２４０…インバータ回路
２４１…ｐＭＯＳトランジスタ
２４２…ｎＭＯＳトランジスタ
９００…発振回路
９１０…水晶振動子
９２０…帰還抵抗器
９５０…半導体装置
９６０…反転増幅器
９６１，９６２…ｐＭＯＳトランジスタ
９６３，９６４…ｎＭＯＳトランジスタ
９７０…バッファ回路
ＣＴＲ…制御信号
Ｌｏ…出力信号線
Ｐ１，Ｐ２…ピン
Ｔ１…第１の端子
Ｔ２…第２の端子
Ｔ３…第３の端子
Ｖ１…第１の内部電源電圧
Ｖ２…第２の内部電源電圧
【発明の属する技術分野】
この発明は、半導体装置を用いて形成される発振回路の技術に関する。
【０００２】
【従来の技術】
集積回路などの半導体装置では、ＭＯＳトランジスタが多く利用されている。半導体装置内部の回路は、与えられたクロック信号に応じて動作する。このため、半導体装置の外部には、通常、水晶振動子が設けられており、半導体装置の内部および外部には、水晶振動子を含む発振回路が形成されている。
【０００３】
図１は、従来の発振回路９００の基本的な構成を示す説明図である。図示するように、発振回路９００は、水晶振動子９１０と、水晶振動子に並列接続された帰還抵抗器９２０と、水晶振動子に並列接続された反転増幅器９６０と、反転増幅器の出力端子に接続されたバッファ回路９７０と、を備えている。なお、図１において、水晶振動子９１０と帰還抵抗器９２０とは、半導体装置９５０の外部に設けられている。また、反転増幅器９６０とバッファ回路９７０とは、半導体装置９５０の内部に設けられており、ＭＯＳトランジスタを用いて形成されている。
【０００４】
図１では、反転増幅器９６０は、２入力ＮＡＮＤ回路で構成されている。一方の入力端子には水晶振動子９１０から信号Ｓ１が与えられており、他方の入力端子には制御信号ＣＴＲが与えられている。制御信号ＣＴＲがＨレベルに設定される場合には、反転増幅器９６０は、発振信号Ｓ２を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、反転増幅器９６０は、常にＨレベルの信号Ｓ２を出力する。このように、この反転増幅器９６０は、与えられた制御信号ＣＴＲに応じて間欠的に発振信号を出力することができる。
【０００５】
なお、従来の発振回路としては、例えば、特許文献１が挙げられる。
【０００６】
【特許文献１】
特開平１１−２８９２４３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、間欠的に発振信号を出力可能な反転増幅器９６０を２入力ＮＡＮＤ回路を用いて形成する場合には、反転増幅器のサイズが大きくなってしまう。換言すれば、２入力ＮＡＮＤ回路は、半導体装置９５０の内部において比較的大きな面積を必要とする。これは、２入力ＮＡＮＤ回路では、半導体装置９５０の内部電源電圧と出力信号線との間で、２つのｎチャネル型のＭＯＳトランジスタが直列接続されているためである。
【０００８】
この発明は、従来技術における上述の課題を解決するためになされたものであり、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることのできる技術を提供することを目的とする。
【０００９】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の第１の装置は、外部に設けられる振動子を利用する半導体装置であって、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする。
【００１０】
この装置では、反転増幅器は、トランスミッションゲートとインバータ回路とクランプ回路とを用いて形成可能であるため、内部電源電圧と出力信号線との間で２つの絶縁ゲート型のトランジスタを直列接続せずに済む。したがって、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることが可能となる。
【００１１】
なお、本明細書において、「クランプ回路がトランスミッションゲートの出力端子とインバータ回路の入力端子との間に設けられている」とは、クランプ回路の１つの端子がトランスミッションゲートの出力端子とインバータ回路の入力端子とに接続されている場合を含んでいる。
【００１２】
上記の装置において、
前記トランスミッションゲートは、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタとが組み合わされたＣＭＯＳトランスミッションゲートであることが好ましい。
【００１３】
こうすれば、良好な伝搬特性を得ることができる。なお、これに代えて、ｎチャネル型のＭＯＳトランジスタのみを含むトランスミッションゲートや、ｐチャネル型のＭＯＳトランジスタのみを含むトランスミッションゲートを用いることも可能である。
【００１４】
さらに、上記の装置において、
絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路を備えるようにしてもよい。
【００１５】
さらに、上記の装置において、
前記反転増幅器と前記バッファ回路との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートを備えることが好ましい。
【００１６】
こうすれば、半導体装置に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。具体的には、反転増幅器には、第１のトランスミッションゲートが設けられているため、第１のトランスミッションゲートのオン抵抗を利用することによって、インバータ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。また、反転増幅器とバッファ回路との間には、第２のトランスミッションゲートが設けられているため、第２のトランスミッションゲートのオン抵抗を利用することによって、バッファ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。
【００１７】
上記の装置において、
前記半導体装置は、前記振動子と、前記振動子と並列に設けられる帰還抵抗器と、を利用することが好ましい。
【００１８】
このように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。なお、帰還抵抗器は、半導体装置の外部に設けられていてもよいし、半導体装置の内部に設けられていてもよい。
【００１９】
本発明の第２の装置は、発振回路であって、
振動子と、
前記振動子を利用する半導体装置と、
を備え、
前記半導体装置は、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする。
【００２０】
この装置は、第１の装置と同様の構成を有しているため、第１の装置と同様の作用・効果を奏し、間欠的に発振信号を出力可能な反転増幅器のサイズを比較的小さくすることができる。
【００２１】
なお、本発明は、半導体装置、半導体装置を含む発振回路、該発振回路を備える電気機器等の種々の態様で実現することができる。
【００２２】
【発明の実施の形態】
Ａ．第１実施例：
次に、本発明の実施の形態を実施例に基づき説明する。図２は、第１実施例における発振回路１００を示す説明図である。なお、図示するように、発振回路１００は、半導体装置１５０を用いて形成されている。
【００２３】
発振回路１００は、水晶振動子１１０と、水晶振動子に並列接続された帰還抵抗器１２０と、水晶振動子に並列接続された反転増幅器１６０と、を備えている。また、発振回路１００は、反転増幅器１６０の出力端子に接続されたバッファ回路１８０を備えている。
【００２４】
図２では、水晶振動子１１０と帰還抵抗器１２０とは、半導体装置１５０の外部に設けられており、反転増幅器１６０とバッファ回路１８０とは、半導体装置１５０の内部に設けられている。なお、半導体装置１５０の内部と外部とは、半導体装置１５０に設けられた複数のピンを介して、電気的に接続される。図２の発振回路１００に関しては、半導体装置１５０の外部に設けられた回路部分と、半導体装置１５０の内部に設けられた回路部分とは、水晶振動子１１０が接続された２つのピンＰ１，Ｐ２を介して、電気的に接続されている。
【００２５】
なお、本実施例では、半導体装置１５０としてゲートアレイが用いられている。ここで、ゲートアレイは、特定用途向けの集積回路（ＡＳＩＣ）のうち、セミカスタムＩＣに分類されるデバイスである。半導体装置１５０は、基本セルがマトリクス状に配列された内部セル領域を含んでいる。なお、基本セルには、ｐチャネル型のＭＯＳトランジスタ（以下、「ｐＭＯＳトランジスタ」と呼ぶ）と、ｎチャネル型のＭＯＳトランジスタ（以下、「ｎＭＯＳトランジスタ」と呼ぶ）と、が含まれている。
【００２６】
反転増幅器１６０には、制御信号ＣＴＲが与えられている。反転増幅器１６０は、制御信号ＣＴＲに応じて、図１に示す２入力ＮＡＮＤ回路のみで構成された従来の反転増幅器９６０と同様の信号を出力する。具体的には、制御信号ＣＴＲがＨレベルに設定される場合には、水晶振動子１１０が振動し、このとき、反転増幅器１６０は、水晶振動子１１０から与えられた帰還信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、水晶振動子１１０の振動が停止し、このとき、反転増幅器１６０には、常にＬレベルの信号Ｓ１が与えられ、反転増幅器１６０は、常にＨレベルの信号Ｓ２を出力する。なお、反転増幅器１６０については、さらに、後述する。
【００２７】
バッファ回路１８０は、インバータ回路１８１と２入力ＮＡＮＤ回路１８２とを含んでいる。バッファ回路１８０は、反転増幅器１６０から与えられた発振信号Ｓ２の波形を整え、半導体装置１５０内部の他の回路（例えば、分周回路）に向けてクロック信号を供給する機能を有している。バッファ回路１８０に含まれる２入力ＮＡＮＤ回路１８２には、制御信号ＣＴＲが与えられている。２入力ＮＡＮＤ回路１８２は、制御信号ＣＴＲがＨレベルに設定される場合には、インバータ回路１８１から与えられた信号（すなわちインバータ回路１８１によって論理レベルが反転された発振信号Ｓ２）の論理レベルを反転させた信号（すなわちクロック信号）を出力する。一方、制御信号ＣＴＲがＬレベルに設定される場合には、２入力ＮＡＮＤ回路１８２は、常にＨレベルの信号を出力する。
【００２８】
この構成によって、発振回路１００は、制御信号ＣＴＲに応じて間欠的にクロック信号を出力することができる。具体的には、発振回路１００は、制御信号ＣＴＲがＨレベルに設定される場合には、クロック信号を出力することができ、制御信号ＣＴＲがＬレベルに設定される場合には、クロック信号の出力を停止させることができる。
【００２９】
上記のように、本実施例では、制御信号ＣＴＲは、反転増幅器１６０と２入力ＮＡＮＤ回路１８２とに与えられている。制御信号ＣＴＲを反転増幅器１６０に供給することによって、制御信号ＣＴＲがＬレベルに設定される場合に、水晶振動子１１０の振動を停止させることができ、この結果、反転増幅器１６０の消費電流を小さくすることができる。また、制御信号ＣＴＲを２入力ＮＡＮＤ回路１８２に供給することによって、制御信号ＣＴＲがＬレベルに設定されるときに、クロック信号の出力を迅速に停止させることができる。なお、制御信号ＣＴＲは、反転増幅器１６０のみに与えられていてもよい。この場合にも、発振回路１００は、制御信号ＣＴＲに応じて間欠的にクロック信号を出力することができる。
【００３０】
図３は、図２の反転増幅器１６０の概略構成を示す説明図である。なお、図３（Ａ）では、反転増幅器１６０に与えられる制御信号ＣＴＲがＨレベルである場合の動作が示されており、図３（Ｂ）では、反転増幅器１６０に与えられる制御信号ＣＴＲがＬレベルである場合の動作が示されている。
【００３１】
図示するように、反転増幅器１６０は、水晶振動子１１０から第１の信号Ｓ１を受け取るための第１の端子（入力端子）Ｔ１と、水晶振動子１１０とバッファ回路１８０とへ第２の信号Ｓ２を供給するための第２の端子（出力端子）Ｔ２と、制御信号ＣＴＲを受け取るための第３の端子（制御端子）Ｔ３と、を備えている。また、反転増幅器１６０は、トランスミッションゲート２１０と、第１のインバータ回路２２０と、クランプ回路２３０と、第２のインバータ回路２４０と、を備えている。なお、トランスミッションゲートは、トランスファゲートあるいはパストランジスタとも呼ばれている。
【００３２】
トランスミッションゲート２１０と第１のインバータ回路２２０とは、第１の端子Ｔ１と第２の端子Ｔ２との間に、この順序で設けられている。具体的には、反転増幅器１６０の第１の端子Ｔ１は、トランスミッションゲート２１０の入力端子に接続されている。トランスミッションゲート２１０の出力端子は、第１のインバータ回路２２０の入力端子に接続されている。第１のインバータ回路２２０の出力端子は、反転増幅器１６０の第２の端子Ｔ２に接続されている。そして、クランプ回路２３０は、トランスミッションゲート２１０と第１のインバータ回路２２０との間に設けられている。
【００３３】
トランスミッションゲート２１０は、ｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とが組み合わされたＣＭＯＳトランスミッションゲートである。ｎＭＯＳトランジスタ２１１のドレインとｐＭＯＳトランジスタ２１２のドレインとは、互いに接続されており、入力端子として機能する。また、ｎＭＯＳトランジスタ２１１のソースとｐＭＯＳトランジスタ２１２のソースとは、互いに接続されており、出力端子として機能する。ｎＭＯＳトランジスタ２１１のゲートには、制御信号ＣＴＲが与えられており、ｐＭＯＳトランジスタ２１２のゲートには、論理レベルが反転された制御信号＃ＣＴＲが与えられている。
【００３４】
第１のインバータ回路２２０は、ＣＭＯＳインバータ回路であり、直列接続されたｐＭＯＳトランジスタ２２１とｎＭＯＳトランジスタ２２２とを含んでいる。ｐＭＯＳトランジスタ２２１のゲートとｎＭＯＳトランジスタ２２２のゲートとは、互いに接続されており、入力端子として機能する。また、ｐＭＯＳトランジスタ２２１のドレインとｎＭＯＳトランジスタ２２２のドレインとは、互いに接続されており、出力端子として機能する。そして、ｐＭＯＳトランジスタ２２１のソースは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ｎＭＯＳトランジスタ２２２のソースは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されている。
【００３５】
クランプ回路２３０は、ｎＭＯＳトランジスタ２３１で構成されている。ｎＭＯＳトランジスタ２３１のソースは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されており、ドレインは、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子とに接続されている。また、ｎＭＯＳトランジスタ２３１のゲートには、論理レベルが反転された制御信号＃ＣＴＲが与えられている。
【００３６】
第２のインバータ回路２４０は、第１のインバータ回路２２０と同様のＣＭＯＳインバータ回路であり、直列接続されたｐＭＯＳトランジスタ２４１とｎＭＯＳトランジスタ２４２とを含んでいる。第２のインバータ回路２４０の入力端子には、制御信号ＣＴＲが与えられている。また、第２のインバータ回路２４０の出力端子は、トランスミッションゲート２１０に含まれるｐＭＯＳトランジスタ２１２のゲートと、クランプ回路２３０に含まれるｎＭＯＳトランジスタ２３１のゲートと、に接続されている。
【００３７】
図３（Ａ）に示すように、制御信号ＣＴＲがＨレベルである場合には、トランスミッションゲート２１０を構成するｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とは、共に、オン状態に設定される。このとき、トランスミッションゲート２１０の入力端子に与えられた電圧は、ほぼ等しい電圧値のまま、出力端子から出力される。また、制御信号ＣＴＲがＨレベルである場合には、クランプ回路２３０を構成するｎＭＯＳトランジスタ２３１は、オフ状態に設定される。したがって、第１のインバータ回路２２０の入力端子には、トランスミッションゲート２１０の出力がそのまま与えられる。そして、第１のインバータ回路２２０は、与えられた信号の論理レベルを反転させた信号を出力する。具体的には、入力がＨレベルである場合にはｎＭＯＳトランジスタ２２２のみがオン状態に設定され、第１のインバータ回路２２０はＬレベルを出力する。また、入力がＬレベルである場合にはｐＭＯＳトランジスタ２２１のみがオン状態に設定され、第１のインバータ回路２２０は、Ｈレベルを出力する。
【００３８】
一方、図３（Ｂ）に示すように、制御信号ＣＴＲがＬレベルである場合には、トランスミッションゲート２１０を構成するｎＭＯＳトランジスタ２１１とｐＭＯＳトランジスタ２１２とは、共に、オフ状態に設定される。このとき、トランスミッションゲート２１０の出力は、高インピーダンス状態に設定される。また、制御信号ＣＴＲがＬレベルである場合には、クランプ回路２３０を構成するｎＭＯＳトランジスタ２３１は、オン状態に設定される。したがって、第１のインバータ回路２２０の入力端子はＬレベルに設定され、この結果、第１のインバータ回路２２０は、常にＨレベルを出力する。
【００３９】
上記のように、反転増幅器１６０は、制御信号ＣＴＲがＨレベルである場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力することができる。また、反転増幅器１６０は、制御信号ＣＴＲがＬレベルである場合には、第２の端子Ｔ２から常にＨレベルの信号Ｓ２を出力することができる。
【００４０】
ところで、前述のように、本実施例の反転増幅器１６０は、与えられた制御信号ＣＴＲに応じて、図１に示す２入力ＮＡＮＤ回路のみで構成された従来の反転増幅器９６０と同様の信号を出力する。しかしながら、本実施例の反転増幅器１６０では、図３に示すように、２入力ＮＡＮＤ回路が用いられていない。このため、半導体装置（ゲートアレイ）１５０の内部において、反転増幅器１６０のサイズをかなり小さくすることが可能となっている。なお、２入力ＮＡＮＤ回路で構成された反転増幅器９６０のサイズが大きくなるのは、２入力ＮＡＮＤ回路は、内部電源電圧と出力信号線との間で、直列接続された２つのｎＭＯＳトランジスタを含むためである。
【００４１】
図４は、図１の従来の反転増幅器９６０の概略構成を示す説明図である。図示するように、２入力ＮＡＮＤ回路は、２つのｐＭＯＳトランジスタ９６１，９６２と、２つのｎＭＯＳトランジスタ９６３，９６４と、を含んでいる。第１および第２のｐＭＯＳトランジスタ９６１，９６２は、第１の内部電源電圧Ｖ１と第２の端子Ｔ２に導通する出力信号線Ｌｏとの間で、並列接続されている。また、第１および第２のｎＭＯＳトランジスタ９６３，９６４は、出力信号線Ｌｏと第２の内部電源電圧Ｖ２との間で、直列接続されている。
【００４２】
図５は、図１の従来の反転増幅器９６０の具体的構成を示す説明図であり、図４に対応する。図示するように、２つのｐＭＯＳトランジスタ９６１，９６２は、それぞれ、並列接続された１２個のｐＭＯＳトランジスタ要素で構成されている。また、２つのｎＭＯＳトランジスタ９６３，９６４は、それぞれ、並列接続された２４個のｎＭＯＳトランジスタ要素で構成されている。図５から分かるように、従来の反転増幅器９６０は、合計７２個のトランジスタ要素で構成されている。
【００４３】
図６は、図２の反転増幅器１６０の具体的構成を示す説明図であり、図３に対応する。図示するように、本実施例の反転増幅器１６０では、トランスミッションゲート２１０は、並列接続された２つのｎＭＯＳトランジスタ要素と並列接続された２つのｐＭＯＳトランジスタ要素とで構成されている。また、第１のインバータ回路２２０に含まれるｐＭＯＳトランジスタ２２１は、並列接続された１２個のｐＭＯＳトランジスタ要素で構成されており、ｎＭＯＳトランジスタ２２２は、並列接続された１２個のｎＭＯＳトランジスタ要素で構成されている。さらに、クランプ回路２３０は、１つのｎＭＯＳトランジスタ要素で構成されており、第２のインバータ回路２４０は、１つのｐＭＯＳトランジスタ要素と１つのｎＭＯＳトランジスタ要素とで構成されている。図６から分かるように、本実施例の反転増幅器１６０は、合計３１個のトランジスタ要素で構成されている。
【００４４】
ところで、図５の２入力ＮＡＮＤ回路９６０と、図６の第１のインバータ回路２２０とが、多くのトランジスタ要素を用いて形成されているのは、反転増幅器は、比較的高い周波数（例えば約８０〜約１００ＭＨｚ）で動作するためである。すなわち、反転増幅器は、比較的高い周波数で動作するために比較的大きな電流を駆動する必要があり、この結果、反転増幅器は、比較的小さな抵抗値を有している必要がある。
【００４５】
図５に示す従来の反転増幅器９６０と図６に示す本実施例の反転増幅器１６０とは、同等の電流駆動能力を有している。しかしながら、図５，図６を比較して分かるように、図６では、比較的少数のトランジスタ要素を用いて反転増幅器１６０を形成することが可能となっている。これは、図５では、反転増幅器９６０は２入力ＮＡＮＤ回路で構成されており、２入力ＮＡＮＤ回路は、出力信号線Ｌｏと第２の内部電源電圧Ｖ２との間で、直列接続された２つのｎＭＯＳトランジスタ９６３，９６４を含むためである。
【００４６】
具体的には、図６の反転増幅器１６０において、第１のインバータ回路２２０のｐＭＯＳトランジスタ２２１およびｎＭＯＳトランジスタ２２２のオン抗値をそれぞれＲと仮定する。このとき、図５の反転増幅器９６０が図６の反転増幅器１６０と同等の電流駆動能力を有するためには、２入力ＮＡＮＤ回路に含まれる各ｐＭＯＳトランジスタ９６１，９６２のオン抵抗がＲであり、直列接続された２つのｎＭＯＳトランジスタ９６３，９６４の合成オン抵抗がＲである必要がある。したがって、各ｎＭＯＳトランジスタ９６３，９６４のオン抵抗は、それぞれＲ／２に設定される必要がある。
【００４７】
トランジスタ要素のオン抵抗は、Ｌ／Ｗに比例する。ここで、Ｌはゲート長（チャネル長に等しい）であり、Ｗはゲート幅である。トランジスタ要素のゲート幅Ｗを２倍に設定すれば、トランジスタ要素のオン抵抗を１／２倍に設定することができる。また、各トランジスタ要素のサイズが同一である場合には、２倍の数のトランジスタ要素を並列接続すれば、トランジスタ要素群のゲート幅Ｗを実質的に２倍に設定することができるため、トランジスタ要素群のオン抵抗を１／２倍に設定することができる。
【００４８】
図５，図６では、各トランジスタ要素のサイズは同一に設定されている。このため、２入力ＮＡＮＤ回路に含まれる各ｎＭＯＳトランジスタ９６３，９６４は、第１のインバータ回路２２０に含まれるｎＭＯＳトランジスタ２２２を構成するトランジスタ要素の数（すなわち１２個）の２倍の数（すなわち２４個）のトランジスタ要素が並列接続されて構成されている。この結果、従来の反転増幅器９６０では、比較的多数（７２個）のトランジスタ要素が必要となってしまう。このように、本実施例では、反転増幅器１６０は直列接続された２つのｎＭＯＳトランジスタを含んでいないため、比較的少数（３１個）のトランジスタ要素を用いて反転増幅器１６０を形成することができる。
【００４９】
なお、本実施例では、反転増幅器１６０は、制御信号ＣＴＲの論理レベルを反転させるための第２のインバータ回路２４０を備えているが、第２のインバータ回路２４０は省略可能である。この場合には、反転増幅器は、制御信号ＣＴＲを受け取るための第３の端子Ｔ３と共に、論理レベルが反転された制御信号＃ＣＴＲを受け取るための第４の端子を備えていればよい。
【００５０】
以上説明したように、本実施例の発振回路１００は、水晶振動子１１０と、水晶振動子を利用する半導体装置１５０と、を備えている。半導体装置１５０は、水晶振動子と並列に設けられ、与えられた制御信号ＣＴＲに応じて間欠的に発振信号を出力するための反転増幅器１６０を備えている。そして、反転増幅器は、第１の端子Ｔ１と第２の端子Ｔ２との間に設けられたトランスミッションゲート２１０と、トランスミッションゲートの出力端子と第２の端子Ｔ２との間に設けられた第１のインバータ回路２２０と、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子との間に設けられたクランプ回路２３０と、を備えている。ここで、トランスミッションゲート２１０は、制御信号ＣＴＲがＨレベルに設定される場合には、第１の信号Ｓ１を伝搬するオン状態に設定され、制御信号ＣＴＲがＬレベルに設定される場合には、第１の信号Ｓ１を伝搬しないオフ状態に設定される。第１のインバータ回路２２０は、与えられる信号の論理レベルを反転して第２の信号Ｓ２を出力する。クランプ回路２３０は、制御信号ＣＴＲがＨレベルに設定される場合には、第１のインバータ回路２２０の入力端子にトランスミッションゲートから出力された第１の信号Ｓ１が与えられるように設定され、制御信号ＣＴＲがＬレベルに設定される場合には、第１のインバータ回路２２０の入力端子に第２の内部電源電圧Ｖ２にほぼ等しい電圧（すなわちＬレベル）が与えられるように設定される。
【００５１】
このように、本実施例の発振回路１００では、反転増幅器１６０は、トランスミッションゲート２１０と第１のインバータ回路２２０とクランプ回路２３０とを用いて形成可能であるため、第２の内部電源電圧Ｖ２と出力信号線Ｌｏとの間でｎＭＯＳトランジスタを直列接続せずに済む。したがって、間欠的に発振信号を出力可能な反転増幅器１６０のサイズを比較的小さくすることが可能となる。
【００５２】
なお、本実施例では、反転増幅器１６０は、トランスミッションゲート２１０を備えているが、反転増幅器がクランプ回路２３０を備える場合には、トランスミッションゲート２１０を省略することも可能である。この構成においても、制御信号ＣＴＲがＬレベルに設定される場合には、クランプ回路２３０に比較的大きな電流を流すことによって、反転増幅器は発振信号の出力を停止させることができる。しかしながら、本実施例の構成を採用すれば、制御信号ＣＴＲがＬレベルに設定される場合には、トランスミッションゲート２１０の出力は高インピーダンス状態に設定されるため、クランプ回路２３０に流れる電流が小さくなり、この結果、発振信号を停止させる際の消費電流を比較的小さくすることができる。このため、本実施例の反転増幅器１６０は、トランスミッションゲート２１０を備えている。
【００５３】
Ｂ．第２実施例：
図７は、第２実施例における第１の反転増幅器１６０Ａを示す説明図である。この反転増幅器１６０Ａは、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、ｎＭＯＳトランジスタ２１１のみで構成されたトランスミッションゲート２１０Ａを備えている。
【００５４】
図８は、第２実施例における第２の反転増幅器１６０Ｂを示す説明図である。この反転増幅器１６０Ｂも、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、ｐＭＯＳトランジスタ２１２のみで構成されたトランスミッションゲート２１０Ｂを備えている。
【００５５】
本実施例（図７，図８）の構成を採用する場合には、第１実施例（図３）の構成を採用する場合と同様に、反転増幅器１６０Ａ，１６０Ｂは、制御信号ＣＴＲがＨレベルに設定される場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力する。また、反転増幅器１６０Ａ，１６０Ｂは、制御信号ＣＴＲがＬレベルに設定される場合には、第２の端子Ｔ２から常にＨレベルの信号Ｓ２を出力する。
【００５６】
ただし、図７に示すトランスミッションゲート２１０Ａは、Ｌレベルの入力に対する伝搬特性に優れているが、Ｈレベルの入力に対する伝搬特性は劣っている。これは、ｎＭＯＳトランジスタ２１１の出力電圧は、（ゲート電圧−しきい値電圧）以下に制限されるためである。逆に、図８に示すトランスミッションゲート２１０Ｂは、Ｈレベルの入力に対する伝搬特性に優れているが、Ｌレベルの入力に対する伝搬特性は劣っている。これは、ｐＭＯＳトランジスタ２１２の出力電圧は、（ゲート電圧＋しきい値電圧）以上に制限されるためである。一方、図３に示すトランスミッションゲート２１０は、２つのトランジスタ２１１，２１２の長所を利用することができるため、Ｌレベルの入力に対する伝搬特性とＨレベルの入力に対する伝搬特性との双方に優れている。すなわち、図３のトランスミッションゲート２１０を採用すれば、良好な伝搬特性を得ることができるという利点がある。
【００５７】
第１および第２実施例の説明から分かるように、一般に、トランスミッションゲートは、制御信号が第１の論理レベルに設定される場合には、第１の信号を伝搬するオン状態に設定され、制御信号が第２の論理レベルに設定される場合には、第１の信号を伝搬しないオフ状態に設定されるものであればよい。
【００５８】
Ｃ．第３実施例：
図９は、第３実施例における反転増幅器１６０Ｃを示す説明図である。この反転増幅器１６０Ｃは、第１実施例（図３）の反転増幅器１６０とほぼ同じであるが、クランプ回路２３０Ｃが変更されている。
【００５９】
具体的には、本実施例のクランプ回路２３０Ｃは、ｐＭＯＳトランジスタ２３２で構成されている。ｐＭＯＳトランジスタのソースは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ドレインは、トランスミッションゲート２１０の出力端子と第１のインバータ回路２２０の入力端子とに接続されている。また、ｐＭＯＳトランジスタのゲートには、制御信号ＣＴＲが与えられている。
【００６０】
本実施例では、反転増幅器１６０Ｃは、制御信号ＣＴＲがＨレベルに設定される場合には、第１の端子Ｔ１に与えられる信号Ｓ１の論理レベルを反転させた発振信号Ｓ２を、第２の端子Ｔ２から出力する。また、反転増幅器１６０Ｃは、制御信号ＣＴＲがＬレベルに設定される場合には、第２の端子Ｔ２から常にＬレベルの信号Ｓ２を出力する。具体的には、制御信号ＣＴＲがＬレベルに設定される場合には、クランプ回路２３０を構成するｐＭＯＳトランジスタ２３２は、オン状態に設定される。このとき、第１のインバータ回路２２０の入力端子はＨレベルに設定され、この結果、第１のインバータ回路２２０は、常にＬレベルを出力する。
【００６１】
第１および第３実施例の説明から分かるように、一般に、クランプ回路は、制御信号が第１の論理レベルに設定される場合には、インバータ回路の入力端子にトランスミッションゲートから出力された第１の信号が与えられるように設定され、制御信号が第２の論理レベルに設定される場合には、インバータ回路の入力端子に所定の電圧が与えられるように設定されればよい。
【００６２】
Ｄ．第４実施例：
図１０は、第４実施例における反転増幅器１６０Ｄを示す説明図である。この反転増幅器１６０Ｄは、第２実施例（図７）の構成と第３実施例（図９）の構成とを組み合わせたものに相当する。
【００６３】
具体的には、反転増幅器１６０Ｄは、ｎＭＯＳトランジスタ２１１のみで構成されたトランスミッションゲート２１０Ａと、第１のインバータ回路２２０と、ｐＭＯＳトランジスタ２３２で構成されたクランプ回路２３０Ｃと、を備えている。本実施例の構成を採用する場合には、論理レベルが反転された制御信号＃ＣＴＲを生成する必要がない。このため、図３の第２のインバータ回路２４０を省略することができ、この結果、反転増幅器１６０Ｄのサイズをさらに小さくすることができる。
【００６４】
Ｅ．第５実施例：
図１１は、第５実施例における発振回路１００Ｅを示す説明図である。この発振回路１００Ｅは、第１実施例（図２）の発振回路１００とほぼ同じであるが、反転増幅器１６０とバッファ回路１８０との間に、トランスミッションゲート１７０が追加されている。
【００６５】
このトランスミッションゲート１７０は、反転増幅器１６０に含まれるトランスミッションゲート２１０（図３）と同様に、ｎＭＯＳトランジスタ１７１とｐＭＯＳトランジスタ１７２とが組み合わされたＣＭＯＳトランスミッションゲートである。ただし、ｎＭＯＳトランジスタ１７１のゲートは、半導体装置１５０の第１の内部電源電圧Ｖ１に設定されており、ｐＭＯＳトランジスタ１７２のゲートは、半導体装置１５０の第２の内部電源電圧Ｖ２（本実施例では接地電位）に設定されている。このため、トランスミッションゲート１７０は、常時オン状態に設定されている。
【００６６】
本実施例の構成を採用すれば、静電気などに起因して、半導体装置１５０に設けられた２つのピンＰ１，Ｐ２に比較的高い電圧が加わる場合にも、トランジスタのゲート酸化膜が破壊されるのを抑制することができる。すなわち、図１に示す従来の発振回路９００では、第１のピンＰ１に比較的高い電圧が加わる場合には、反転増幅器９６０のＮＡＮＤ回路に含まれるトランジスタのゲート酸化膜が比較的容易に破壊されてしまう。また、第２のピンＰ２に比較的高い電圧が加わる場合には、バッファ回路９７０のインバータ回路に含まれるトランジスタのゲート酸化膜が比較的容易に破壊されてしまう。しかしながら、本実施例の発振回路１００Ｅでは、半導体装置１５０の第１のピンＰ１と反転増幅器１６０に含まれる第１のインバータ回路２２０の入力端子との間には、第１のトランスミッションゲート２１０（図３）が設けられており、半導体装置１５０の第２のピンＰ２とバッファ回路１８０に含まれるインバータ回路１８１の入力端子との間には、第２のトランスミッションゲート１７０が設けられている。各トランスミッションゲート２１０，１７０は、比較的高いオン抵抗を有している。したがって、静電気などに起因して、半導体装置１５０の第１のピンＰ１に比較的高い電圧が加わる場合には、第１のトランスミッションゲート２１０よって、第１のインバータ回路２２０のゲート酸化膜の破壊が抑制される。また、半導体装置１５０の第２のピンＰ２に比較的高い電圧が加わる場合には、第２のトランスミッションゲート１７０によって、インバータ回路１８１のゲート酸化膜の破壊が抑制される。
【００６７】
図１１では、反転増幅器１６０とバッファ回路１８０との間に、トランスミッションゲート１７０が設けられているが、トランスミッションゲートは、例えば、拡散抵抗（拡散層抵抗とも呼ばれる）などの抵抗器と置換可能である。ここで、拡散抵抗とは、半導体基板上に形成された拡散層の層抵抗を利用する抵抗素子である。ただし、半導体装置１５０内部に、比較的大きな抵抗値を有する拡散抵抗を形成するためには、比較的大きな面積が必要となってしまう。また、ゲートアレイにおいてトランスミッションゲート１７０を拡散抵抗と置換する場合には、拡散抵抗の形成位置が制限され、発振回路の配置が制限されてしまう。すなわち、本実施例のように、トランスミッションゲート１７０のオン抵抗を利用する場合には、比較的小さな面積で比較的大きな抵抗値を得ることができるという利点があるとともに、ゲートアレイにおける発振回路の配置の自由度を高めることができるという利点もある。
【００６８】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能であり、例えば次のような変形も可能である。
【００６９】
（１）上記実施例では、水晶振動子１１０が単独で用いられているが、水晶振動子１１０に負荷容量を接続するようにしてもよい。また、上記実施例では、発振回路１００は、水晶振動子１１０を備えているが、これに代えて、例えば、ＰＺＴ，ＰｂＴｉＯ３ などのセラミック振動子を備えるようにしてもよい。一般には、発振回路は、振動子を備えていればよい。
【００７０】
（２）上記実施例では、半導体装置１５０の外部に帰還抵抗器１２０が設けられているが、帰還抵抗器は、半導体装置の内部に設けられていてもよい。また、帰還抵抗器１２０は省略可能である。ただし、上記実施例のように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。
【００７１】
（３）上記実施例では、反転増幅器１６０に含まれるインバータ回路は、それぞれ、ｐＭＯＳトランジスタとｎＭＯＳトランジスタとで構成されたＣＭＯＳインバータ回路であるが、これに代えて、ｐＭＯＳトランジスタが拡散抵抗などの抵抗器に置換されたインバータ回路を用いるようにしてもよい。
【００７２】
また、上記実施例では、半導体装置１５０は、ゲート絶縁膜が酸化膜で構成されたＭＯＳトランジスタを備えているが、これに代えて、ゲート絶縁膜が窒化膜などの他の絶縁膜で構成されたＭＩＳトランジスタを備えていてもよい。また、トランジスタのゲートは、ポリシリコンで構成されていてもよい。
【００７３】
さらに、上記実施例では、半導体装置１５０として、ゲートアレイが用いられているが、他の集積回路を用いるようにしてもよい。
【００７４】
一般には、半導体装置に含まれる反転増幅器は、絶縁ゲート型のトランジスタを用いて形成されていればよい。
【図面の簡単な説明】
【図１】従来の発振回路９００の基本的な構成を示す説明図である。
【図２】第１実施例における発振回路１００を示す説明図である。
【図３】図２の反転増幅器１６０の概略構成を示す説明図である。
【図４】図１の従来の反転増幅器９６０の概略構成を示す説明図である。
【図５】図１の従来の反転増幅器９６０の具体的構成を示す説明図であり、図４に対応する。
【図６】図２の反転増幅器１６０の具体的構成を示す説明図であり、図３に対応する。
【図７】第２実施例における第１の反転増幅器１６０Ａを示す説明図である。
【図８】第２実施例における第２の反転増幅器１６０Ｂを示す説明図である。
【図９】第３実施例における反転増幅器１６０Ｃを示す説明図である。
【図１０】第４実施例における反転増幅器１６０Ｄを示す説明図である。
【図１１】第５実施例における発振回路１００Ｅを示す説明図である。
【符号の説明】
１００，１００Ｅ…発振回路
１１０…水晶振動子
１２０…帰還抵抗器
１５０…半導体装置
１６０，１６０Ａ〜Ｄ…反転増幅器
１７０…トランスミッションゲート
１７１…ｎＭＯＳトランジスタ
１７２…ｐＭＯＳトランジスタ
１８０…バッファ回路
１８１…インバータ回路
１８２…２入力ＮＡＮＤ回路
２１０，２１０Ａ〜Ｂ…トランスミッションゲート
２１１…ｎＭＯＳトランジスタ
２１２…ｐＭＯＳトランジスタ
２２０…インバータ回路
２２１…ｐＭＯＳトランジスタ
２２２…ｎＭＯＳトランジスタ
２３０，２３０Ｃ…クランプ回路
２３１…ｎＭＯＳトランジスタ
２３２…ｐＭＯＳトランジスタ
２４０…インバータ回路
２４１…ｐＭＯＳトランジスタ
２４２…ｎＭＯＳトランジスタ
９００…発振回路
９１０…水晶振動子
９２０…帰還抵抗器
９５０…半導体装置
９６０…反転増幅器
９６１，９６２…ｐＭＯＳトランジスタ
９６３，９６４…ｎＭＯＳトランジスタ
９７０…バッファ回路
ＣＴＲ…制御信号
Ｌｏ…出力信号線
Ｐ１，Ｐ２…ピン
Ｔ１…第１の端子
Ｔ２…第２の端子
Ｔ３…第３の端子
Ｖ１…第１の内部電源電圧
Ｖ２…第２の内部電源電圧
Claims (6)
- 外部に設けられる振動子を利用する半導体装置であって、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする半導体装置。 - 請求項１記載の半導体装置であって、
前記トランスミッションゲートは、ｎチャネル型のＭＯＳトランジスタとｐチャネル型のＭＯＳトランジスタとが組み合わされたＣＭＯＳトランスミッションゲートである、半導体装置。 - 請求項１記載の半導体装置であって、さらに、
絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路を備える、半導体装置。 - 請求項３記載の半導体装置であって、さらに、
前記反転増幅器と前記バッファ回路との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートを備える、半導体装置。 - 請求項１記載の半導体装置であって、
前記半導体装置は、前記振動子と、前記振動子と並列に設けられる帰還抵抗器と、を利用する、半導体装置。 - 発振回路であって、
振動子と、
前記振動子を利用する半導体装置と、
を備え、
前記半導体装置は、
前記振動子と並列に設けられ、与えられた制御信号に応じて間欠的に発振信号を出力するための反転増幅器を備え、
前記反転増幅器は、
前記振動子から第１の信号を受け取るための第１の端子と、
前記振動子へ第２の信号を供給するための第２の端子と、
前記第１の端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートであって、前記制御信号が第１の論理レベルに設定される場合には、前記第１の信号を伝搬するオン状態に設定され、前記制御信号が第２の論理レベルに設定される場合には、前記第１の信号を伝搬しないオフ状態に設定される前記トランスミッションゲートと、
前記トランスミッションゲートの出力端子と前記第２の端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたインバータ回路であって、与えられる信号の論理レベルを反転して前記第２の信号を出力する前記インバータ回路と、
前記トランスミッションゲートの出力端子と前記インバータ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたクランプ回路であって、前記制御信号が前記第１の論理レベルに設定される場合には、前記インバータ回路の入力端子に前記トランスミッションゲートから出力された前記第１の信号が与えられるように設定され、前記制御信号が前記第２の論理レベルに設定される場合には、前記インバータ回路の入力端子に所定の電圧が与えられるように設定される前記クランプ回路と、
を備えることを特徴とする発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002265284A JP2004104565A (ja) | 2002-09-11 | 2002-09-11 | 半導体装置 |
| US10/647,224 US20040090279A1 (en) | 2002-09-11 | 2003-08-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002265284A JP2004104565A (ja) | 2002-09-11 | 2002-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004104565A true JP2004104565A (ja) | 2004-04-02 |
Family
ID=32211502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002265284A Withdrawn JP2004104565A (ja) | 2002-09-11 | 2002-09-11 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040090279A1 (ja) |
| JP (1) | JP2004104565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084333A (ja) * | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183868B1 (en) * | 2004-09-09 | 2007-02-27 | Sandia Corporation | Triple inverter pierce oscillator circuit suitable for CMOS |
| US10033359B2 (en) * | 2015-10-23 | 2018-07-24 | Qualcomm Incorporated | Area efficient flip-flop with improved scan hold-margin |
| JP6750314B2 (ja) * | 2016-05-31 | 2020-09-02 | セイコーエプソン株式会社 | 発振器、電子機器、移動体及び発振器の製造方法 |
| US9966953B2 (en) | 2016-06-02 | 2018-05-08 | Qualcomm Incorporated | Low clock power data-gated flip-flop |
| JP6930134B2 (ja) | 2017-02-28 | 2021-09-01 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853655A (en) * | 1987-11-27 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | High frequency CMOS oscillator |
| JPH0210869A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 半導体装置 |
| US5019889A (en) * | 1988-06-29 | 1991-05-28 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| FR2642227A1 (fr) * | 1989-01-24 | 1990-07-27 | Labo Electronique Physique | Dispositif semiconducteur integre incluant une bascule bistable |
| US5426398A (en) * | 1994-08-19 | 1995-06-20 | National Semiconductor Corporation | High speed differential mode voltage controlled ring oscillator |
| US5896069A (en) * | 1995-12-08 | 1999-04-20 | Cypress Semiconductor Corp. | Cross coupled differential oscillator |
| JPH10135789A (ja) * | 1996-10-28 | 1998-05-22 | Oki Electric Ind Co Ltd | 発振回路 |
| US6160457A (en) * | 1999-06-04 | 2000-12-12 | Faraday Technology Corp. | Universal crystal-oscillator input/output circuit for application-specific integrated circuit with enhanced charge device mode electrostatic discharge protection |
| JP3950654B2 (ja) * | 2001-09-05 | 2007-08-01 | 日本電波工業株式会社 | 擬似三次関数発生回路 |
-
2002
- 2002-09-11 JP JP2002265284A patent/JP2004104565A/ja not_active Withdrawn
-
2003
- 2003-08-26 US US10/647,224 patent/US20040090279A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084333A (ja) * | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| US9548133B2 (en) | 2011-09-28 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040090279A1 (en) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080062B2 (ja) | 半導体集積回路 | |
| JP3031313B2 (ja) | 半導体回路 | |
| US7908499B2 (en) | Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines | |
| JPH0435414A (ja) | 出力回路 | |
| JP2004072426A (ja) | マスタースレーブフリップフロップ回路 | |
| JP2004104565A (ja) | 半導体装置 | |
| JPH0865149A (ja) | 準静的無損失ゲート | |
| JP3719242B2 (ja) | 半導体装置及び発振回路 | |
| US20070085576A1 (en) | Output driver circuit with multiple gate devices | |
| KR100610009B1 (ko) | 저전력 소모를 위한 반도체 장치 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| KR100391991B1 (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| US6181214B1 (en) | Voltage tolerant oscillator input cell | |
| JP3093410B2 (ja) | オープンドレイン型出力回路 | |
| JP3185773B2 (ja) | クロック信号生成システム | |
| JP3022812B2 (ja) | 出力バッファ回路 | |
| JPS62154915A (ja) | 半導体集積回路装置 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JP2002280893A (ja) | 半導体装置 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JPS6267619A (ja) | 半導体集積回路装置 | |
| JPH11284437A (ja) | 発振回路 | |
| JP2001223563A (ja) | フリップフロップ回路 | |
| JPH10341151A (ja) | パストランジスタロジック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061106 |