JP2019004438A - 回路装置、発振器、電子機器、移動体 - Google Patents
回路装置、発振器、電子機器、移動体 Download PDFInfo
- Publication number
- JP2019004438A JP2019004438A JP2017120288A JP2017120288A JP2019004438A JP 2019004438 A JP2019004438 A JP 2019004438A JP 2017120288 A JP2017120288 A JP 2017120288A JP 2017120288 A JP2017120288 A JP 2017120288A JP 2019004438 A JP2019004438 A JP 2019004438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- oscillation
- terminal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減させることが可能な回路装置を提供すること。
【解決手段】周波数制御電圧に基づいて発振周波数の変更が可能な発振信号を出力する発振回路を含む回路装置であって、前記発振回路は、前記周波数制御電圧が入力される入力抵抗回路と、一端が振動子の一端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第1の抵抗素子と、一端が前記振動子の他端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第2の抵抗素子と、を含み、前記発振信号は、前記振動子の一端側から出力され、前記第1の抵抗素子の抵抗値は、前記第2の抵抗素子の抵抗値よりも小さく、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との積を、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との和で割った値より大きい。
【選択図】図5
【解決手段】周波数制御電圧に基づいて発振周波数の変更が可能な発振信号を出力する発振回路を含む回路装置であって、前記発振回路は、前記周波数制御電圧が入力される入力抵抗回路と、一端が振動子の一端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第1の抵抗素子と、一端が前記振動子の他端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第2の抵抗素子と、を含み、前記発振信号は、前記振動子の一端側から出力され、前記第1の抵抗素子の抵抗値は、前記第2の抵抗素子の抵抗値よりも小さく、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との積を、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との和で割った値より大きい。
【選択図】図5
Description
本発明は、回路装置、発振器、電子機器、移動体に関する。
水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。この種の発振器では、本来発振すべき周波数の近傍に、本来の周波数とは異なる周波数成分である位相雑音(位相ノイズ)も出力される。このため、例えば特許文献1には、圧電素子とトランジスタとを含む圧電発振回路において、電源と前記トランジスタのベースとの間に抵抗とコイルとの直列回路を接続することで、発振周波数の位相雑音特性が、劣化することを防止する圧電発振回路が開示されている。
位相雑音は、f−N(fは離調周波数、Nは0以上の整数)成分で構成されており、例えば、電圧制御型水晶発振器(VCXO:Voltage Controlled crystal Oscillator)の場合、周波数の可変機能を有することに起因してf−2成分の位相雑音が発生する。このf−2成分の位相雑音は、電圧制御型水晶発振器の制御電圧が入力される回路の抵抗(インピーダンス)を小さくすることで低減することが可能である。しかし、一方で、電圧制御型水晶発振器を含む発振器は、例えば当該発振器が搭載される基板上で様々な機器に接続されて使用される。このため制御電圧が入力される回路の入力抵抗(入力インピーダンス)を小さくすると、接続される機器から入力される信号に歪みが生じ、所望の周波数の信号が得られない可能性がある。
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減させることが可能な回路装置、発振器を提供することができる。また、本発明のいくつかの態様によれば、当該発振器を用いた電子機器及び移動体を提供することができる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。
[適用例1]
本適用例に係る回路装置は、周波数制御電圧に基づいて発振周波数の変更が可能な発振信号を出力する発振回路を含む回路装置であって、前記発振回路は、前記周波数制御電圧が入力される入力抵抗回路と、一端が振動子の一端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第1の抵抗素子と、一端が前記振動子の他端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第2の抵抗素子と、を含み、前記発振信号は、前記振動子の一端側から出力され、前記第1の抵抗素子の抵抗値は、前記第2の抵抗素子の抵抗値よりも小さく、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との積を、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との和で割った値より大きい。
本適用例に係る回路装置は、周波数制御電圧に基づいて発振周波数の変更が可能な発振信号を出力する発振回路を含む回路装置であって、前記発振回路は、前記周波数制御電圧が入力される入力抵抗回路と、一端が振動子の一端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第1の抵抗素子と、一端が前記振動子の他端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第2の抵抗素子と、を含み、前記発振信号は、前記振動子の一端側から出力され、前記第1の抵抗素子の抵抗値は、前記第2の抵抗素子の抵抗値よりも小さく、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との積を、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との和で割った値より大きい。
本適用例に係る回路装置によれば、制御電圧である周波数制御電圧は、入力抵抗回路と第1の抵抗素子とを介して発振信号が出力される振動子の一端に接続される。すなわち、制御信号が入力される経路におけるインピーダンスは入力抵抗回路を入力側から見たときの入出力間のインピーダンスと、第1の抵抗素子の抵抗値との和となる。また、制御信号の入力端から見た当該発振回路の入力インピーダンスは、前記入力抵抗回路と、前記入力回路の出力に並列に備えられた第1の抵抗素子の抵抗値と第2の抵抗素子との合成インピーダンスにより得られる。これより、第1の抵抗素子の抵抗値を、第2の抵抗素子の抵抗値よりも小さくすることで、制御信号が入力される経路におけるインピーダンスを小さくすることが可能となり、位相雑音を低減することが可能となる。また、入力抵抗回路の周波数制御電圧が入力される側から見たときの入出力間のインピーダンスを、第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との並列接続における合成抵抗値より大きくすることで、周波数制御電圧が入力される入力端から見た当該発振回路の入力インピーダンスを大きくすることができるため、回路装置の外部に接続される機器から入力される信号に歪みを低減することが可能となる。よって、周波数制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減させることができる。
[適用例2]
上記適用例に係る回路装置において、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値の10倍以上であり、前記第2の抵抗素子の抵抗値は、前記第1の抵抗素子の両端の抵抗値の10倍以上であってもよい。
上記適用例に係る回路装置において、前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値の10倍以上であり、前記第2の抵抗素子の抵抗値は、前記第1の抵抗素子の両端の抵抗値の10倍以上であってもよい。
本適用例に係る回路装置によれば、制御信号が入力される経路におけるインピーダンス及び制御信号の入力端から見た当該発振回路の入力インピーダンスは、周波数制御電圧が入力される側から見たときの入力抵抗回路のインピーダンスが支配的に寄与する。よって、周波数制御電圧が入力される回路の入力インピーダンスの確保と、位相雑音のさらなる低減とを入力抵抗回路のインピーダンスのみで、当該回路装置が用いられる用途に応じて設定することが可能となる。よって、周波数制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減することでき、さらに、汎用性の高い回路装置を実現することが可能となる。
[適用例3]
上記適用例に係る回路装置において、前記第1の抵抗素子の抵抗値は、500Ω以上10kΩ以下であって、前記第2の抵抗素子の抵抗値は、5kΩ以上100kΩ以下であってもよい。
上記適用例に係る回路装置において、前記第1の抵抗素子の抵抗値は、500Ω以上10kΩ以下であって、前記第2の抵抗素子の抵抗値は、5kΩ以上100kΩ以下であってもよい。
本適用例に係る回路装置によれば、第1の抵抗素子は、振動子の一端と入力抵抗回路の出力側に電気的に接続され、第2の抵抗素子は、振動子の他端と入力抵抗回路の出力側に電気的に接続されている。すなわち、振動子の一端と他端との間に、第1の抵抗素子及び第2の抵抗素子が直列に接続されている。第1の抵抗素子の抵抗値を500Ω以上10kΩ以下として、さらに、第2の抵抗素子の抵抗値を5kΩ以上100kΩ以下とすることで、当該振動子の動作を安定させることが可能となり、回路装置から出力される発振信号の発振周波数を安定することが可能となる。よって、発振回路が出力する発振信号の周波数特性を向上することが可能となる。
[適用例4]
上記適用例に係る回路装置において、前記周波数制御電圧が入力される第1のパッドを備え、前記入力抵抗回路と前記第1の抵抗素子との距離は、前記第1のパッドと前記入力抵抗回路との距離よりも小さく、前記第1のパッドと前記入力抵抗回路との距離は、前記第1のパッドと前記第1の抵抗素子との距離よりも小さくてもよい。
上記適用例に係る回路装置において、前記周波数制御電圧が入力される第1のパッドを備え、前記入力抵抗回路と前記第1の抵抗素子との距離は、前記第1のパッドと前記入力抵抗回路との距離よりも小さく、前記第1のパッドと前記入力抵抗回路との距離は、前記第1のパッドと前記第1の抵抗素子との距離よりも小さくてもよい。
本適用例に係る回路装置によれば、周波数制御電圧が入力される経路において、周波数制御電圧が入力される第1のパッドと入力抵抗回路との距離に対して、入力抵抗回路と第1の抵抗素子との距離を短くすることで、周波数制御電圧は、入力抵抗回路と第1の抵抗素子とで分圧される前の電圧レベルで入力抵抗回路に転送される。よって、周波数制御電圧は当該経路における寄生容量の影響を受け難い。また、入力抵抗回路と第1の抵抗素子との距離を短くすることで、当該経路で生じる浮遊容量を低減することが可能となる。これにより、回路装置が出力する発振信号の周波数特性を向上させることが可能となる。
また、本適用例に係る回路装置によれば、周波数制御電圧が入力される経路において、周波数制御電圧が入力される第1のパッドから第1の抵抗素子までの距離は、第1のパッドから第2の抵抗素子までの距離に対して短い。すなわち、第1の抵抗素子は第2の抵抗素子に対して第1のパッド側に配される。これにより、周波数制御電圧が入力される経路の配線パターンが煩雑なることを低減することが可能となり、当該配線パターンにおいてノイズ(コモンモードノイズ)等が生じることを低減することが可能となる。
[適用例5]
上記適用例に係る回路装置において、前記周波数制御電圧が入力される第1のパッドと、前記第1のパッドと電気的に接続される第2のパッドと、前記第1のパッドと前記第2のパッドとは異なる信号と電気的に接続される第3のパッドと、を備え、前記第3のパッドは、前記第1のパッドと前記第2のパッドとの間に備えられてもよい。
上記適用例に係る回路装置において、前記周波数制御電圧が入力される第1のパッドと、前記第1のパッドと電気的に接続される第2のパッドと、前記第1のパッドと前記第2のパッドとは異なる信号と電気的に接続される第3のパッドと、を備え、前記第3のパッドは、前記第1のパッドと前記第2のパッドとの間に備えられてもよい。
周波数制御電圧は、発振回路から出力される発振信号の発振周波数を変更する。このため、周波数制御電圧にノイズ等が重畳すると発振回路から出力される発振信号の周波数の精度が低下することが懸念される。本適用例に係る回路装置によれば、周波数制御電圧が入力されるパッドを二つ備えることで、接続される機器の仕様、用途に応じてより最適な入力パッドの選択が可能となる。よって、発振回路(回路装置)から出力される発振信号の周波数の精度が低下することを低減できる。
また、本適用例に係る回路装置によれば、周波数制御電圧が入力される2つのパッドの間に、周波数制御電圧とは異なる信号が入力される第3のパッドを備えることで、周波数制御電圧が入力される2つのパッドのいずれかに接続される配線と、第3のパッドに接続される配線と、が互いに交差することを低減することが可能となる。これにより、当該配線において周波数制御電圧にノイズ等が重畳する可能性をさらに低減することができる。よって、回路装置から出力される発振信号の周波数の精度が低下することを低減できる。
[適用例6]
上記適用例に係る回路装置において、前記入力抵抗回路は、第3の抵抗素子を含んで構成されていてもよい。
上記適用例に係る回路装置において、前記入力抵抗回路は、第3の抵抗素子を含んで構成されていてもよい。
本適用例に係る回路装置によれば、入力抵抗回路が第3の抵抗素子で構成されることにより、回路装置の構成が複雑になることを低減することが可能となる。
[適用例7]
上記適用例に係る回路装置において、前記入力抵抗回路は、ボルテージフォロワー回路を含んで構成されてもよい。
上記適用例に係る回路装置において、前記入力抵抗回路は、ボルテージフォロワー回路を含んで構成されてもよい。
本適用例に係る回路装置によれば、入力抵抗回路がボルテージフォロワー回路で構成されていることで、周波数制御電圧が入力される経路のインピーダンスは、ボルテージフォロワー回路に用いられるオペアンプのイマジナリーショートに基づいて、第1の抵抗素子の抵抗値と同等となる。よって、周波数制御電圧が入力される経路のインピーダンスをさらに小さくすることが可能となり、位相雑音を低減することが可能となる。
また、本適用例に係る回路装置によれば、周波数制御電圧が入力される入力端から見た回路装置の入力インピーダンスは、ボルテージフォロワー回路に用いられるオペアンプの入力インピーダンスと同等となる。よって、周波数制御電圧が入力される入力端から見た回路装置の入力インピーダンスを大きくすることができる。このため、回路装置の外部に接続される機器から入力される信号に生じる歪みを低減することが可能となる。これより、周波数制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減させることができる。
[適用例8]
上記適用例に係る回路装置において、前記発振回路は、一端が前記振動子の一端と電気的に接続される第1の可変容量素子と、一端が前記振動子の他端と電気的に接続される第2の可変容量素子と、を含んでもよい。
上記適用例に係る回路装置において、前記発振回路は、一端が前記振動子の一端と電気的に接続される第1の可変容量素子と、一端が前記振動子の他端と電気的に接続される第2の可変容量素子と、を含んでもよい。
本適用例に係る回路装置によれば、発振回路において、振動子の一端と接続される第1の可変容量素子と、振動子の他端に接続される第2の可変容量素子とを含むため、発振信号の発振周波数の変更が可能な幅である可変幅を広く得ることができる。
[適用例9]
本適用例に係る発振器は、上記いずれかの回路装置を備えている。
本適用例に係る発振器は、上記いずれかの回路装置を備えている。
本適用例に係る発振器によれば、周波数制御電圧が入力される回路の入力インピーダンスを確保しつつ、位相雑音を低減させることができるので、信頼性の高い発振器を実現することができる。
[適用例10]
本適用例に係る電子機器は、上記の発振器を備えている。
[適用例11]
本適用例に係る移動体は、上記の発振器を備えている。
これらの適用例によれば、信頼性の高い発振器を備えているため、より信頼性の高い電子機器及び移動体を実現することができる。
本適用例に係る電子機器は、上記の発振器を備えている。
[適用例11]
本適用例に係る移動体は、上記の発振器を備えている。
これらの適用例によれば、信頼性の高い発振器を備えているため、より信頼性の高い電子機器及び移動体を実現することができる。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
以下では、本実施形態における回路装置を備えた発振器を例にとり説明する。
1.発振器
1.1 第1実施形態
[発振器の構成]
図1から図3は、第1実施形態の発振器1の構造の一例を示す図である。図1は、発振器1の斜視図であり、図2は、図1のA−A’断面図である。また、図3は、発振器1の底面図を示す透視図である。
1.1 第1実施形態
[発振器の構成]
図1から図3は、第1実施形態の発振器1の構造の一例を示す図である。図1は、発振器1の斜視図であり、図2は、図1のA−A’断面図である。また、図3は、発振器1の底面図を示す透視図である。
図1から図3に示すように発振器1は、発振IC(Integrated Circuit)2、振動子3、パッケージ4、リッド(蓋)5及び外部電極6を含んで構成されている。第1実施形態における振動子3は、水晶振動子であるものとするが、例えば、SAW(Surface Acoustic Wave)共振子、その他の圧電振動子やMEMS(Micro Electro Mechanical Systems)振動子などであってもよい。また、振動子3の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができ、振動子3の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
パッケージ4には、発振IC2と振動子3とが同一空間内に収容されている。具体的には、パッケージ4には凹部が設けられており、リッド5で凹部を覆うことによって収容室7を形成する。パッケージ4の内部又は凹部の表面には、発振IC2の2つの端子(後述する図4に記載のXG端子及びXD端子)と振動子3の両端とをそれぞれ電気的に接続するための配線が設けられている。また、パッケージ4の内部又は凹部の表面には、発振IC2の各端子と対応する複数の外部電極6とを電気的に接続するための配線が設けられている。なお、パッケージ4に設けられた複数の配線の詳細については後述(図9参照)する。
振動子3は、その表面及び裏面にそれぞれ金属の励振電極3a及び3bを有しており、励振電極3a及び3bを含む振動子3の形状や質量に応じた所望の周波数(発振器1に要求される周波数)で発振する。
また、図3に示すように、発振器1は底面(パッケージ4の裏面)には、6個の外部電極6(6−1〜6−6)が設けられている。
[発振ICの電気的構成]
図4は発振IC2の電気的構成を示すブロック図である。図4に示すように、発振IC2は、電圧生成回路21、電流生成回路22、発振回路23、記憶部24、制御回路25、出力回路26及び発振IC2の外部と信号の送受信を行うための複数の端子を含む。なお、発振IC2は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。なお、図4には、発振IC2と振動子3との接続も図示している。
図4は発振IC2の電気的構成を示すブロック図である。図4に示すように、発振IC2は、電圧生成回路21、電流生成回路22、発振回路23、記憶部24、制御回路25、出力回路26及び発振IC2の外部と信号の送受信を行うための複数の端子を含む。なお、発振IC2は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。なお、図4には、発振IC2と振動子3との接続も図示している。
発振IC2には、Vcc端子を介して電源電圧信号Vinが入力される。また、発振IC2には、GND端子を介してグラウンド電位信号Vssが入力される。発振IC2は、入力される電源電圧信号Vinとグラウンド電位信号Vssとの電位差により電源が供給されることで動作する。
電圧生成回路21には、Vcc端子を介して電源電圧信号Vinが入力される。そして、電圧生成回路21は、入力された電源電圧信号Vinに基づいて、発振IC2に含まれる電流生成回路22、発振回路23及び出力回路26のそれぞれが駆動するための電圧信号を生成し出力する。電圧生成回路21は、入力される電源電圧信号Vinを例えばレギュレーターにより降圧(又は昇圧)して電圧信号を生成してもよく、また、例えば抵抗素子などにより電源電圧信号Vinを分圧して電圧信号を生成してもよい。なお、電圧生成回路21は、発振IC2に含まれる上記構成以外の種々の構成に対して複数の電圧信号の生成及び出力を行ってもよい。また、電圧生成回路21が生成した電圧信号は、不図示の端子を介して発振IC2の外部に出力されてもよい。
電流生成回路22は、電圧生成回路21から出力された電圧信号を電流信号Ioscに変換し、発振回路23に出力する。電流生成回路22は、例えばトランジスター等により入力された電圧信号を定電流(電流信号Iosc)に変換してもよく、また、例えばオペアンプ等を用いて、入力された電圧信号を定電流(電流信号Iosc)に変換してもよい。また、電流生成回路22が生成した定電流(例えば、電流信号Iosc)は、不図示の端子を介して発振IC2の外部に出力されてもよい。
発振回路23は、XG端子及びXD端子を介して振動子3と接続されている。詳細は後述(図5参照)するが、発振回路23は、XG端子から入力される振動子3の出力信号を増幅回路によって増幅し、増幅した信号を発振IC2のXD端子を介して振動子3にフィードバックすることで、振動子3を発振させ、振動子3の発振に基づく発振信号Soscを出力する。また、発振回路23には、Vc1端子(又はVc2端子)を介して周波数制御電圧Vconが入力される。発振回路23は、入力される周波数制御電圧Vconに基づいて発振信号Soscの発振周波数を変更することができる。すなわち、第1実施形態における発振回路23は、周波数制御電圧Vconに基づいて発振信号Soscの発振周波数の変更が可能な電圧制御型水晶発振器(VCXO:Voltage Controlled crystal Oscillator)である。なお、発振IC2に備えられたVc1端子及びVc2端子は、発振IC2の内部で電気的に接続(短絡)されている。このため、発振IC2は、Vc1端子及びVc2端子のどちらの端子からでも周波数制御電圧Vconが入力可能な構成となっている。
出力回路26には、発振回路23から出力された発振信号Soscが入力される。出力回路26は、PECL変換部261及びLVDS変換部262を含む。PECL変換部261は、出力回路26に入力された発振信号Soscを、PECL(Positive Emitter Coupled Logic)転送方式の差動発振信号dPoscに変換する。そして、出力回路26はPECL変換部261で変換された差動発振信号dPoscを、Out−P端子及びXOut−P端子を介して発振IC2の外部に出力する。LVDS変換部262は、出力回路26に入力された発振信号Soscを、LVDS(Low Voltage Differential Signaling)転送方式の差動発振信号dLoscに変換する。そして、出力回路26はLVDS変換部262で変換された差動発振信号dLoscを、Out−L端子及びXOut−L端子を介して発振IC2の外部に出力する。なお、出力回路26が出力する差動信号(差動発振信号dPosc及び差動発振信号dLosc)は、後述する制御回路25から入力される制御信号に基づいて、少なくともいずれか一方が選択されてもよい。また、出力回路26は発振信号Soscを、例えばCML(Current Mode Logic)等の各種の高速転送方式の差動信号に変換して、発振IC2の外部に出力する構成を含んでもよく、また、出力回路26は発振信号Soscを、シリアル形式の信号として発振IC2の外部に出力する構成を含んでもよい。
記憶部24には、発振回路23が出力する発振信号Soscの周波数を補正するための補正データと、発振回路23が出力する発振信号Soscの周波数制御電圧Vconに対する周波数の関係を示す傾きデータと、出力回路26の出力である差動発振信号dPoscと差動発振信号dLoscとを選択するための出力選択データと、を含む複数のデータが記憶されている。なお、記憶部24には上記データ以外にも、発振IC2を制御するための種々のデータが記憶されていてもよい。
さらに、記憶部24に記憶されている種々のデータは、Vc1端子(又はVc2端子)とOE端子とから入力される信号に基づいて、データの書き換え、修正、追加及び削除を行うことが可能であってもよい。このため、記憶部24は、例えばFAMOS(Floating gate Avalanche-injection Metal Oxide Semiconductor)により構成された、EPROM(Erasable Programmable Read-only Memory)等であることが好ましい。
制御回路25は、記憶部24に記憶されている種々のデータを読出し、読み出したデータに基づいて発振回路23及び出力回路26の制御を行う。
具体的には、制御回路25は、記憶部24から発振信号Soscを補正するための補正データを読出し、発振回路23に含まれる周波数調整部231に当該補正データを示す制御信号を出力する。周波数調整部231は、制御回路25が出力した制御信号に基づいて発振回路23が出力する発振信号Soscの周波数を補正する。また、制御回路25は、記憶部24から発振信号Soscの周波数制御電圧Vconに対する周波数の関係を示す傾きデータを読出し、発振回路23に含まれる傾き調整部232に当該傾きデータを含む制御信号を出力する。傾き調整部232は、制御回路25が出力した制御信号に基づいて発振回路23が出力する発振信号Soscの周波数制御電圧Vconに対する周波数の傾きを調整する。また、制御回路25は、記憶部24から差動発振信号dPoscと差動発振信号dLoscとのいずれを選択すべきかを示す出力選択データを読出し、出力回路26に当該出力選択データを含む制御信号を出力する。出力回路26は、制御回路25が出力した制御信号に基づいて差動発振信号dPoscと差動発振信号dLoscとのいずれかを選択し出力する。このとき、出力回路26は、制御回路25が出力した制御信号により選択されなかった差動信号(差動発振信号dPosc及び差動発振信号dLosc)の出力を停止することが好ましい。
また、制御回路25には、OE端子から出力イネーブル信号Voeが入力される。例えば、出力イネーブル信号Voeがアクティブであるとき、制御回路25は、発振IC2の外部に対して差動発振信号dPosc又は差動発振信号dLoscのいずれかの出力を開始するための制御信号を出力回路26に対して出力する。また、例えば、出力イネーブル信号Voeが非アクティブであるとき、制御回路25は、発振IC2の外部に対して差動発振信号dPosc又は差動発振信号dLoscの双方の出力を停止するための制御信号を出力回路26に対して出力する。
なお、制御回路25は、OE端子から入力される出力イネーブル信号Voeに基づいて、発振回路23に対して動作又は停止を制御する制御信号を出力してもよい。すなわち、発振IC2は、発振回路23の動作又は停止に基づいて、発振IC2の出力の有無が制御されてもよい。
[発振回路の動作]
ここで、図5を用いて発振回路23の詳細について説明を行う。図5は、第1実施形態の発振IC2に備えられた発振回路23の一例を示す回路図である。なお、図5には、発振回路23と振動子3との接続も図示している。図5に示すように、発振回路23は、Nchトランジスター121、抵抗101,102,103,104、コンデンサー115,116、可変容量ダイオード111,112及び定電流源131を含んで構成されている。なお、発振回路23は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
ここで、図5を用いて発振回路23の詳細について説明を行う。図5は、第1実施形態の発振IC2に備えられた発振回路23の一例を示す回路図である。なお、図5には、発振回路23と振動子3との接続も図示している。図5に示すように、発振回路23は、Nchトランジスター121、抵抗101,102,103,104、コンデンサー115,116、可変容量ダイオード111,112及び定電流源131を含んで構成されている。なお、発振回路23は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
Nchトランジスター121は、ベース端子が抵抗104の一端と電気的に接続され、コレクター端子が抵抗104の他端と電気的に接続され、エミッター端子がグラウンド電位と電気的に接続されている。すなわち、抵抗104はNchトランジスター121のベース端子とコレクター端子との間に電気的に接続されている。なお、第1実施形態では、Nchトランジスター121は、バイポーラトランジスターとして図示を行うが、例えば、NchMOS(Metal Oxide-Semiconductor)トランジスターであってもよい。
コンデンサー115は、一端がNchトランジスター121のベース端子に接続され、他端が、XG端子と電気的に接続されている。
可変容量ダイオード111は、カソード端子がXG端子と電気的に接続され、アノード端子がグラウンド電位に接続されている。
コンデンサー116は、一端がNchトランジスター121のコレクター端子に接続され、他端が、XD端子と電気的に接続されている。
可変容量ダイオード112は、カソード端子がXD端子と電気的に接続され、アノード端子がグラウンド電位に接続されている。
また、Nchトランジスター121のコレクター端子には、定電流源131から定電流(例えば電流信号Ioscに基づく電流)が入力されている。なお、図5に示す定電流源131は、図4に示した電流生成回路22に含まれていてもよい。
以上のように、第1実施形態の発振回路23は、Nchトランジスター121と、抵抗104と、可変容量ダイオード111,112と、コンデンサー115,116と、XG端子及びXD端子を介して接続される振動子3とで、ピアース発振回路を構成している。
このとき、可変容量ダイオード111のカソード端子には、抵抗101及び抵抗102を介して周波数制御電圧Vconが入力される。また、可変容量ダイオード112のカソード端子には、抵抗101及び抵抗103を介して周波数制御電圧Vconが入力される。
第1実施形態における発振回路23は、周波数制御電圧Vconが一端に入力される抵抗101(第1実施形態における「入力抵抗回路」の一例であって、「第3の抵抗素子」の一例)と、一端が振動子3のXG端子(一端)と電気的に接続され、他端が抵抗101の他端(出力)と電気的に接続されるR102(「第1の抵抗素子」の一例)と、一端が振動子3の一端と電気的に接続される可変容量ダイオード111(「第1の可変容量素子」の一例)と、一端が振動子3のXD端子(他端)と接続され、他端が抵抗101の他端と電気的に接続される抵抗102(「第2の抵抗素子」の一例)と、一端が振動子3のXD端子(他端)と電気的に接続される可変容量ダイオード112(「第2の可変容量素子」の一例)と、を含む。
可変容量ダイオードとは、カソード端子に印加さえる電圧(逆電圧)によって、容量が変化する。このため、第1実施形態においては、可変容量ダイオード111,112の容量は周波数制御電圧Vconにより変化する。これにより、発振回路23に備えられた振動子3の周波数特性を変化させることができる。換言すれば、第1実施形態に示す発振回路23は、可変容量ダイオード111,112のカソード端子に抵抗を介して周波数制御電圧Vconが印加されることで、当該ピアース発振回路から出力される発振信号Soscの発振周波数の変更が可能な電圧制御型水晶発振器(以下、VCXOと称する)として動作する。
このように構成されたVCXOは、周波数の可変機能を有するために、例えば100Hzから10kHzの範囲のf−2成分で位相雑音が発生する可能性がある。f−2成分の位相雑音のレベルをL(f)、電圧制御型水晶発振器の可変感度をKv、VCXOを制御するための電圧が入力される経路の抵抗(インピーダンス)をR、絶対温度をT、ボルツマン定数をkとしたとき、以下の式(1)及び式(2)により表すことができる。
式(1)及び式(2)に示すように、f−2成分の位相雑音のレベルであるL(f)は、周波数制御電圧Vconが入力されて発振信号Soscを出力する経路のインピーダンスZ1を小さくすることで、低減することが可能となる。第1実施形態に示す発振回路23では、図5に示すように振動子3のXG端子から発振信号Soscが出力されている。よって、当該経路のインピーダンスZ1は式(3)により表すことができる。なお、式(3)において、抵抗101の両端の抵抗値を抵抗値R101、抵抗102の両端の抵抗値を抵抗値R102とする。
これより、f−2成分の位相雑音のレベルであるL(f)を低減させるためには、抵抗値R101及び抵抗値R102の少なくともいずれか一方を小さくすることが好ましい。
一方で発振器1は、一般的に外部機器と電気的に接続されて使用される。このため、発振器1における周波数制御電圧Vconが入力される端子(Vc1端子又はVc2端子)の入力インピーダンスZ2が小さすぎる場合、外部機器から入力される周波数制御電圧Vconに歪み(例えば電圧低下等)が生じ、発振回路23が出力する発振信号Soscの周波数精度が低下する可能性がある。そのため、発振器1における周波数制御電圧Vconが入力される端子の入力インピーダンスZ2は、極力大きな値であることが好ましい。なお、発振器1(発振回路23)に周波数制御電圧Vconが入力される端子(Vc1端子又はVc2端子)の入力インピーダンスZ2は、式(4)によって表すことができる。なお、式(4)において抵抗103の両端の抵抗値を抵抗値R103とする。
以上、述べたように、第1実施形態における発振器1(発振回路23)では、式(3)に基づいてインピーダンスZ1を小さくすることが好ましく、そのためには、抵抗値R101及び抵抗値R102の少なくともいずれか一方を小さくすることが好ましい。一方で、第1実施形態における発振器1(発振回路23)では、式(4)において周波数制御電圧Vconが入力される端子(Vc1端子又はVc2端子)の入力インピーダンスZ2を極力大きくすることが望まれる。このため、発振回路23の抵抗101,102,103のそれぞれの抵抗値R101,R102,R103は、式(5)及び式(6)の関係を満たすことが望ましい。これにより、入力インピーダンスZ2を極力大きくしつつ、インピーダンスZ1を小さくすることが可能となり、発振器1の外部に接続される外部機器から入力される周波数制御電圧Vconに歪みが生じることを低減し、さらに、f−2成分の位相雑音のレベルであるL(f)を低減させることが可能となる。
ここで、発振回路23の抵抗101,102,103のそれぞれの抵抗値R101,R102,R103の一例を図6示す。また、図7には図6に示すそれぞれの抵抗値の条件における位相雑音の確認結果を示す。なお、図6には、(a)抵抗値R101の一例、(b)抵抗値R102の一例、(c)抵抗値R103の一例、(d)抵抗値R102と抵抗値R103の積を、抵抗値R102と抵抗値R103の和で割った値(式(5)の右辺の計算結果)、(e)式(3)に基づくインピーダンスZ1の計算結果、(f)式(4)に基づく入力インピーダンスZ2の計算結果、のそれぞれを、抵抗101,102,103のそれぞれの抵抗値R101,R102,R103が異なる3つの条件(条件1、条件2、条件3)毎に示す。
図6に示す条件1は、VCXOの発振器1において一般に用いられる抵抗値R101,R102,R103の一例であって、第1実施形態の式(5)及び式(6)の関係を満たさない場合の抵抗値R101,R102,R103の組合せの一例である。また、図6に示す条件2は、第1実施形態の式(5)及び式(6)の関係を満たす場合であって、入力インピーダンスZ2が前述の条件1と同等となるような抵抗値R101,R102,R103の組合せの一例である。また、図6に示す条件3は、第1実施形態の式(5)及び式(6)の関係を満たす場合であって、前述の条件2から抵抗値R101のみを変更した場合の抵抗値R101,R102,R103の組合せの一例である。
図7は、図6で示す条件1、条件2及び条件3のそれぞれにおける位相雑音のレベルの確認結果を示すグラフである。図7では、横軸に周波数[Hz]、縦軸に位相雑音のレベル[dB/Hz]を示している。
図7において条件1の位相雑音のレベルの確認結果(図7における実線)と、条件2の位相雑音のレベルの確認結果(図7における一点鎖線)とから、抵抗101,102,103のそれぞれの抵抗値R101,R102,R103が、第1実施形態の式(5)及び式(6)の関係を満たすとき、f−2成分の位相雑音のレベルであるL(f)を含む位相雑音のレベルが低減していることが確認できる。
また、図7おいて条件3の位相雑音のレベルの確認結果(図7における破線)と、条件2の位相雑音のレベルの確認結果とから、抵抗値R101を小さくすることでf−2成分の位相雑音のレベルであるL(f)を含む位相雑音のレベルをさらに低減することが可能であることがわかる。図6に示す条件3は、条件2に対して、抵抗値R101を小さくしている。すなわち、インピーダンスZ1を小さくしている。これより、インピーダンスZ1を小さくすることで、f−2成分の位相雑音のレベルであるL(f)を含む位相雑音のレベルをさらに低減すること可能であることが確認できる。
しかし、図6に示す条件3では、条件2に対して入力インピーダンスZ2が小さくなるため、前述のとおり、発振器1の外部に接続される外部機器から入力される周波数制御電圧Vconの波形に歪み(例えば電圧低下等)が生じる可能性がある。このため、発振回路23から出力される発振信号Soscの周波数の精度が低下する可能性がある。すなわち、位相雑音のレベルと、外部機器から入力される波形に歪みとはトレードオフの関係にある。そのため、発振器1において、位相雑音のレベルと、入力インピーダンスZ2とが容易に変更可能な構成であることが好ましい。
図6に示す条件2及び条件3では、発振回路23の抵抗101の抵抗値R101は、抵抗102の抵抗値R102の10倍以上であって、抵抗103の両端の抵抗値R103は、抵抗102の両端の抵抗値R102の10倍以上としている。これにより、図6に示すように入力インピーダンスZ2の大きさは、抵抗101の抵抗値R101が支配的である。このため、第1実施形態に示す発振回路23では、抵抗101の抵抗値R101を変更するだけで、発振器1に接続される外部機器のそれぞれに対応した最適な入力インピーダンスZ2を得ることが可能となる。具体的には、例えば、入力インピーダンスZ2の大きさを十分に大きくすることで、外部機器から入力される波形に歪みを低減したい場合には、図6に示す条件2の組合せのように、抵抗101,102,103のそれぞれの抵抗値R101,R102,R103を設定することで、周波数制御電圧Vconの歪み(例えば電圧降下等)を低減し、さらに、位相雑音のレベルを低減させることが可能となる。また例えば、図6に示す条件3の組合せのように、抵抗101,102,103のそれぞれの抵抗値R101,R102,R103を設定することで、位相雑音のレベルをさらに低減することが可能となる。なお、抵抗101の抵抗値R101は、例えば発振IC2(又は発振器1)の製造時に決定される固定値であってもよく、また、例えば制御回路25を介して変更可能な構成であってもよい。
ここで、前述(式(3)及び式(4)参照)のとおり抵抗値R102及び抵抗値R103を小さくすることで位相雑音のレベルを低減することが可能ではあるが、一方で、抵抗値R102及び抵抗値R103を小さくしすぎると、振動子3の両端に十分な電圧が印加されずに、発振回路23から出力される発振信号Soscの周波数の精度が低下する可能性がある。そのため、抵抗102の抵抗値R102は、500Ω以上10kΩ以下であって、また、抵抗103の抵抗値R103は、5kΩ以上100kΩ以下であることが好ましい。これにより、振動子3の動作が安定し、発振回路23から出力される発振信号Soscの周波数の精度が向上する。
[ICの内部レイアウト]
図8は、第1実施形態における発振IC2の内部レイアウトを示す図である。
図8は、第1実施形態における発振IC2の内部レイアウトを示す図である。
発振IC2は、短辺201と、短辺201に対向する短辺202と、短辺201に交差する長辺203と、長辺203に対向する長辺204とで形成される。なお、図8では、第1実施形態おける発振IC2を、短辺201及び短辺202と長辺203及び長辺204とが直交し交差する矩形で示しているがこれに限るものではない。
振動子3と接続されるXG端子及びXD端子は、短辺201に沿って並設される。具体的には、短辺201に沿って長辺203側にXD端子が備えられ、短辺201に沿って長辺204側にXG端子が備えられる。
GND端子、Vc1端子、OE端子及びVc2端子は、長辺203に沿って並設されている。具体的には、長辺203に沿って短辺202側からGND端子、Vc1端子、OE端子、Vc2端子の順に並設されている。換言すれば、長辺203に沿って、短辺202側にグラウンド電位信号Vssが入力されるGND端子が備えられ、GND端子の短辺201側に周波数制御電圧Vconが入力されるVc1端子(「第1のパッド」の一例)が備えられ、VC1端子の短辺201側にVc1端子と電気的に接続されるVc2端子(「第2のパッド」の一例)が備えられ、Vc1端子とVc2端子との間に並設してVc1端子及びVc2端子とは異なる信号である出力イネーブル信号Voeが入力されるOE端子(「第3のパッド」の一例)が備えられる。
Out−L端子、XOut−L端子、Out−P端子、XOut−P端子及びVcc端子とは、長辺204に沿って並設されている。具体的には、長辺204に沿って、短辺202側からOut−L端子、XOut−L端子、Out−P端子、XOut−P端子、Vcc端子の順に並設されている。
長辺203に沿って並設されたGND端子、Vc1端子、OE端子及びVc2端子と、長辺204に沿って並設されたOut−L端子、XOut−L端子、Out−P端子、XOut−P端子及びVcc端子との間の領域には、発振IC2を構成する電圧生成回路21、電流生成回路22、発振回路23、記憶部24、制御回路25及び出力回路26等の各構成が備えられる。なお、発振IC2を構成する上記構成及びその他の種々の構成は、複数の端子(GND端子、Vc1端子、OE端子、Vc2端子、Out−L端子、XOut−L端子、Out−P端子、XOut−P端子、Vcc端子、XG端子及びXD端子)と端子との間に、その構成の一部又は全部が含まれていてもよい。また、発振IC2には上記構成以外の構成が含まれてもよい。
電流生成回路22、記憶部24及び制御回路25は、長辺203に沿って並設されたGND端子、Vc1端子、OE端子及びVc2端子の長辺204側に長辺203に沿って並設される。具体的には、短辺202側から記憶部24、制御回路25、電流生成回路22の順に並設されている。記憶部24及び制御回路25は、互いにデータの送受信を行う(図4参照)。そのため、記憶部24と制御回路25とは近接して配されることが好ましい。また記憶部24は前述のとおり、記憶されている種々のデータの書き換え、修正、追加及び削除を、Vc1端子(又はVc2端子)とOE端子とから入力される信号に基づいて行うことが可能であってもよい。そのため、記憶部24の近傍にはVc1端子(又はVc2端子)及びOE端子が備えられていることが好ましい。
出力回路26は、長辺204に沿って並設されたOut−L端子、XOut−L端子、Out−P端子、XOut−P端子及びVcc端子の長辺203側に配される。出力回路26には前述のとおり、発振回路23から出力された発振信号Soscが入力される。そして、出力回路26は、入力された発振信号Soscに基づいて差動発振信号dPosc及び(又は)差動発振信号dLoscを生成し出力する。そのため、出力回路26の近傍に、発振IC2の外部に差動発振信号dPosc及び(又は)差動発振信号dLoscを出力するOut−L端子、XOut−L端子、Out−P端子及びXOut−P端子を配することが好ましい。これにより、発振IC2から出力される信号(差動発振信号dPosc及び(又は)差動発振信号dLosc)の歪みを低減することが可能となる。
電圧生成回路21は、長辺203に沿って並設された電流生成回路22、記憶部24、制御回路25の長辺204側であって、出力回路26の長辺203側に備えられる。換言すれば、電圧生成回路21は、並設された電流生成回路22、記憶部24及び制御回路25と、出力回路26との間に備えられる。電圧生成回路21は、入力される電源電圧信号Vinに基づいて、電流生成回路22、発振回路23及び出力回路26を含む複数の構成のそれぞれに対して電圧信号を出力する。そのため、発振IC2の内側に配されることが好ましい。
電圧生成回路21、電流生成回路22、記憶部24、制御回路25及び出力回路26が配された領域の短辺201側であって、並設されたXG端子及びXD端子の短辺202側には、発振回路23が備えられている。発振回路23は、XG端子から入力される振動子3の出力信号を増幅回路によって増幅し、増幅した信号を発振IC2のXD端子を介して振動子3にフィードバックすることで、振動子3を発振させ、振動子3の発振に基づく発振信号Soscを出力する。そのため、振動子3と接続されるXG端子及びXD端子の近傍に備えられることが好ましい。
さらに発振回路23には、前述(図5参照)した抵抗101,102,103が備えられる。抵抗101、102,103のそれぞれは、例えばラダー型に構成されていてもよい。
抵抗101,102,103は、発振回路23の短辺202側に長辺203側から長辺204側に向かい抵抗101、抵抗102、抵抗103の順に配される。すなわち、周波数制御電圧Vconが入力されるVc1端子(及びVc2端子)を含む複数の端子が配された長辺203側から抵抗101、抵抗102、抵抗103の順に配される。このとき、抵抗101と抵抗102との距離は、周波数制御電圧Vconが入力されるVc1端子と抵抗101との距離よりも小さく、Vc1端子と抵抗101との距離は、Vc1とR102との距離よりも小さい。第1実施形態の発振器1に備えられた発振回路23では、抵抗101の抵抗値R101は、抵抗102の抵抗値R102の10倍以上大きな値である。そのため、抵抗101と周波数制御電圧Vconが入力されるVc1端子(又はVc2端子)との間の寄生容量は、発振回路23の周波数特性に大きな影響を与えない。一方で、抵抗101と抵抗102との間に生じた浮遊容量は、抵抗102の抵抗値R102が小さいため、発振回路23の発振信号Soscを制御する可変容量ダイオード111に影響を与える可能性がある。このため、抵抗101と抵抗102との間の距離を短くすることで当該浮遊容量を低減することが好ましく、これにより発振器1の周波数特性の精度を向上することが可能となる。なお、図8では、抵抗102と抵抗103とは、別々の構成として記載したが、例えば、抵抗102の領域の一部に抵抗103の領域の一部が含まれるように構成されていてもよい。
以上、説明したように、第1実施形態における発振器1において、発振IC2が、発振回路23を含む回路装置として機能する。また、図8に示す発振IC2のレイアウトは一例であり、上記以外の構成を含んでいてもよい。
[発振ICと発振器のパッケージとの電気的接続]
以上に述べてきた発振IC2と、発振器1のパッケージ4との電気的接続について図9を用いて説明する。
以上に述べてきた発振IC2と、発振器1のパッケージ4との電気的接続について図9を用いて説明する。
前述(図1から図3参照)したようにパッケージ4の内部又は凹部の表面には、発振IC2の各端子と対応する複数の外部電極6とを電気的に接続するための配線が設けられている。具体的には、パッケージ4の内部又は凹部の表面には、外部電極6−1と電気的に接続される配線161と、外部電極6−2と電気的に接続される配線162と、外部電極6−3と電気的に接続される配線163と、外部電極6−4と電気的に接続される配線164と、外部電極6−5と電気的に接続される配線165と、外部電極6−6と電気的に接続される配線166とが備えられている。なお、各配線(配線161〜166)と各外部電極6(6-1〜6−6)とは、パッケージ4の側面に備えられた不図示の配線を介して電気的に接続されている。
配線161は、発振IC2のVc2端子と接続線171を介して電気的に接続される。すなわち、第1実施形態の発振器1における外部電極6−1は、周波数制御電圧Vconが入力される電極として機能する。
配線162は、発振IC2のOE端子と接続線172を介して電気的に接続される。すなわち、第1実施形態の発振器1における外部電極6−2は、出力イネーブル信号Voeが入力される電極として機能する。
配線163は、発振IC2のGND端子と接続線173を介して電気的に接続される。すなわち、第1実施形態の発振器1における外部電極6−3は、グラウンド電位信号Vssが入力される電極として機能する。
配線164は、発振IC2のOut−L端子と接続線174を介して電気的に接続される。また、配線165は、発振IC2のXOut−L端子と接続線175を介して電気的に接続される。すなわち、第1実施形態の発振器1における外部電極6−4及び外部電極6−5は、発振器1の出力信号として差動発振信号dLoscを出力する電極として機能する。
ここで、発振IC2の制御回路25において、出力回路26からの出力信号が、差動発振信号dPoscが選択されている場合には、例えば、接続線174は発振IC2のOut−P端子と配線164とを電気的に接続し、接続線175は発振IC2のXOut−P端子と配線165とを電気的に接続されてもよい。第1実施形態における発振IC2は、図8に示すように、発振IC2の同一の辺(図8に示す長辺204)に沿ってOut−L端子、XOut−L端子、Out−P端子、XOut−P端子が順に並設されている。そのため、発振IC2の制御回路25において、出力回路26の出力信号が、差動発振信号dLoscを選択している場合であっても、また差動発振信号dPoscを選択している場合であっても、接続線174及び接続線175と発振IC2の当該端子との電気的な接続先を変更するのみで容易に対応することできる。さらに、発振IC2では、Out−L端子とXOut−L端子及びOut−P端子とXOut−P端子とが隣り合って配されている。これにより発振IC2の出力信号が、差動発振信号dLosc又は差動発振信号dPoscのいずれを選択された場合であっても、接続線174及び接続線175が交差することなく配線することが可能となる。
配線166は、発振IC2のVDD端子と接続線176を介して電気的に接続される。すなわち、第1実施形態の発振器1における外部電極6−6は、電源電圧信号Vinが入力される電極として機能する。
ここで、第1実施形態における発振IC2は、周波数制御電圧Vconが入力される端子(Vc1及びVc2)を2つ備える。発振器1は、外部に接続される機器の要求に応じて外部電極6のレイアウト変更が要求される可能性がある。また、周波数制御電圧Vconは、発振器1から出力される差動発振信号dLosc及び差動発振信号dPoscの周波数の精度を保つための信号である。そのため、外部電極6(6−1〜6−6)のレイアウト変更に伴い、周波数制御電圧Vconが入力される電極が変更となった場合に、接続線が他の接続線と交差する可能性があり、発振器1から出力される差動発振信号dLosc及び差動発振信号dPoscの周波数の精度が低下する可能性がある。そのため、第1実施形態においては、周波数制御電圧Vconが入力される端子(Vc1及びVc2)を2つ備えることで、発振器1の外部電極6のレイアウト変更が要求された場合であっても、当該信号が入力される接続線が交差する可能性を低減し、発振器1から出力される差動発振信号dLosc及び差動発振信号dPoscの周波数の精度の向上を可能としている。
また、パッケージ4の内部又は凹部の表面には、配線167,168,169が備えられている。
配線167は、発振器1に備えられた振動子3の例えば励振電極3aと電気的に接続される。このとき、配線167は、発振IC2のXD端子と接続線177を介して電気的に接続されている。また、配線168は、発振器1に備えられた振動子3の例えば励振電極3bと接続線179及び配線169を介して電気的に接続されている。このとき、配線168は、発振IC2のXG端子と接続線178を介して電気的に接続されている。すなわち、発振IC2のXD端子は、接続線177及び配線167を介して振動子3の励振電極3aと接続され、また、発振IC2のXG端子は、接続線178、配線168、接続線179及び配線169を介して振動子3の励振電極3bと接続される。これにより、発振IC2に備えられた発振回路23と振動子3とが電気的に接続され、発振回路23は振動子3の発振に基づく発振信号Soscを出力する。
[作用・効果]
第1実施形態に係る発振器1によれば、抵抗102の抵抗値R102を、抵抗103の抵抗値R103よりも小さくすることで、周波数制御電圧Vconが入力される経路のインピーダンスZ1を小さくすることが可能となる。よって、位相雑音のレベルであるL(f)を低減することが可能となる。さらに、抵抗101の抵抗値R101を、抵抗値R102と抵抗値R103との並列接続における合成抵抗値より大きくすることで、Vc1端子(又はVc2端子)から見た発振回路23の入力インピーダンスZ2は大きくなる。よって、発振回路23(発振器1)の外部に接続される機器から入力される信号の歪みを低減することが可能となる。よって、第1実施形態に示す発振器1(発振回路23)によれば、周波数制御電圧Vconが入力されるVc1端子(又はVc2端子)の入力インピーダンスを保ちつつ、位相雑音のレベルを低減することができる。
第1実施形態に係る発振器1によれば、抵抗102の抵抗値R102を、抵抗103の抵抗値R103よりも小さくすることで、周波数制御電圧Vconが入力される経路のインピーダンスZ1を小さくすることが可能となる。よって、位相雑音のレベルであるL(f)を低減することが可能となる。さらに、抵抗101の抵抗値R101を、抵抗値R102と抵抗値R103との並列接続における合成抵抗値より大きくすることで、Vc1端子(又はVc2端子)から見た発振回路23の入力インピーダンスZ2は大きくなる。よって、発振回路23(発振器1)の外部に接続される機器から入力される信号の歪みを低減することが可能となる。よって、第1実施形態に示す発振器1(発振回路23)によれば、周波数制御電圧Vconが入力されるVc1端子(又はVc2端子)の入力インピーダンスを保ちつつ、位相雑音のレベルを低減することができる。
第1実施形態に係る発振器1によれば、周波数制御電圧Vconが入力されるVc1端子(又はVc2端子)を2つ備えることで、接続される外部機器の仕様、用途に応じた最適な入力端子を選択することが可能となる。周波数制御電圧Vconにノイズ等が重畳する可能性が低減され、発振回路23から出力される発振信号Soscの発振周波数の精度が低下することを低減できる。
また、第1実施形態に係る発振器1によれば、周波数制御電圧Vconが入力される2つの端子(Vc1及びVc2)の間に、出力イネーブル信号Voeが入力されるOE端子を備えることで、発振IC2の仕様によらず周波数制御電圧Vconが入力される2つの端子(Vc1及びVc2)のいずれかに接続される配線と、OE端子に接続される配線と、が交差することを低減することができる。よって、周波数制御電圧Vconにノイズ等が重畳することをさらに低減することが可能となり、発振回路23から出力される発振信号Soscの周波数の精度が低下することを低減できる。
1.2 第2実施形態
以下、第2実施形態の発振器1について、第1実施形態と同様の説明は省略又は簡略し、主として第1実施形態と異なる内容について説明する。第2実施形態の発振器1の構造は、第1実施形態の発振器1(図1〜図3)と同様であるため、その図示及び説明を省略する。また、第2実施形態の発振IC2の電気的構成を示すブロック図は、第1実施形態と同様であるため、その図示及び説明を省略する。図10は、第2実施形態の発振器1に備えられた発振回路23の一例を示す回路図である。
以下、第2実施形態の発振器1について、第1実施形態と同様の説明は省略又は簡略し、主として第1実施形態と異なる内容について説明する。第2実施形態の発振器1の構造は、第1実施形態の発振器1(図1〜図3)と同様であるため、その図示及び説明を省略する。また、第2実施形態の発振IC2の電気的構成を示すブロック図は、第1実施形態と同様であるため、その図示及び説明を省略する。図10は、第2実施形態の発振器1に備えられた発振回路23の一例を示す回路図である。
図10に示すように、発振回路23は、Nchトランジスター121、抵抗102,103,104、コンデンサー115,116、可変容量ダイオード111,112、オペアンプ100及び定電流源131を含んで構成されている。なお、発振回路23は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
第2実施形態の発振回路23は、第1実施形態と同様に、Nchトランジスター121と、抵抗104と、可変容量ダイオード111,112と、コンデンサー115,116と、XG端子及びXD端子を介して接続される振動子3とで、ピアース発振回路を構成している。
オペアンプ100の非反転入力端子(第2実施形態における「入力抵抗回路」の入力)には、周波数制御電圧Vconが入力される。また、オペアンプ100の反転入力端子は、オペアンプ100の出力端子(第2実施形態における「入力抵抗回路」の出力)と接続され、抵抗102の他端及び抵抗103の他端に共通に接続される。すなわち、オペアンプ100はボルテージフォロワー回路を構成している。
以上より、第2実施形態の発振回路23は、可変容量ダイオード111のカソード端子に、ボルテージフォロワー回路を構成したオペアンプ100及び抵抗102を介して周波数制御電圧Vconが入力される。また、可変容量ダイオード112のカソード端子には、ボルテージフォロワー回路を構成したオペアンプ100及び抵抗103を介して周波数制御電圧Vconが入力される。
ここで、ボルテージフォロワー回路とは、一般的に入力と出力とのインピーダンス変換(すなわち入力と出力との回路の分離)に用いられる回路であって、出力端子からは入力された電圧と同等のレベルの電圧を出力する。すなわち、ボルテージフォロワー回路の入出力間のインピーダンスは疑似的に“0”と考えることができる。一方で、ボルテージフォロワー回路の入力インピーダンスはオペアンプ100のインピーダンスに等しく理論上は無限大(実際は、素子構成により数百kΩ〜数MΩの抵抗値を有する)である。
上述のとおりボルテージフォロワー回路は、入力と同等の電圧レベルの信号を出力する。そのため、周波数制御電圧Vconが入力されて発振信号Soscを出力する経路を考えた場合、オペアンプ100の両端のインピーダンスは“0”に等しいと考えることができる。これより、第2実施形態における周波数制御電圧Vconが入力されて発振信号Soscを出力する経路のインピーダンスZ1は、以下の式(7)のように表すことができる。
これより、第2実施形態におけるf−2成分の位相雑音のレベルであるL(f)を低減させるためには、抵抗値R102を小さくすることが好ましい。
一方で、発振器1が外部機器と接続されて使用される場合、ボルテージフォロワー回路の入力インピーダンスはオペアンプ100のインピーダンスに等しく理論上は無限大(実際は、素子構成により数百kΩ〜数MΩの抵抗値を有する)である。これより、第2実施形態における発振器1における周波数制御電圧Vconが入力される端子の入力インピーダンスZ2は、以下の式(8)のように考えることができる。なお、オペアンプ100の入力インピーダンスをZ100とする。
以上のように、第2実施形態における発振回路23は、ボルテージフォロワー回路を介して周波数制御電圧Vconをピアース発振回路に入力することで、周波数制御電圧Vconが入力されて発振信号Soscを出力する経路のインピーダンスZ1は、抵抗102の抵抗値R102にのみ寄与した小さな値とすることが可能となり、位相雑音のレベルをさらに低減させることが可能となる。また、発振器1における周波数制御電圧Vconの入力インピーダンスZ2はオペアンプ100の入力インピーダンスに寄与する大きな値とすることが可能となり、発振器1の外部に接続される外部機器から入力される周波数制御電圧Vconに歪み(電圧降下)が生じることをさらに低減することが可能となる。
第2実施形態における発振IC2のレイアウトは、第1実施形態に示す発振ICのレイアウト(図8)における抵抗101がオペアンプ100に置き換わるのみでありその説明及び図示を省略する。また、第2実施形態における発振IC2と発振器1のパッケージ4との電気的接続については、第1実施形態(図9)と同様であるため、その図示及び説明を省略する。
2.電子機器
図11は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図12は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
図11は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図12は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
本実施形態の電子機器300は、発振器310、CPU(Central Processing Unit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360、表示部370を含んで構成されている。なお、本実施形態の電子機器は、図11の構成要素(各部)の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
発振器310は、発振IC312と振動子313とを備えている。発振IC312は、振動子313を発振させて発振信号を発生させる。この発振信号は発振器310の外部端子からCPU320に出力される。
CPU320は、ROM340等に記憶されているプログラムに従い、発振器310から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、CPU320は、操作部330からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部360を制御する処理、表示部370に各種の情報を表示させるための表示信号を送信する処理等を行う。
操作部330は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU320に出力する。
ROM340は、CPU320が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
RAM350は、CPU320の作業領域として用いられ、ROM340から読み出されたプログラムやデータ、操作部330から入力されたデータ、CPU320が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
通信部360は、CPU320と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部370は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU320から入力される表示信号に基づいて各種の情報を表示する。表示部370には操作部330として機能するタッチパネルが設けられていてもよい。
発振器310として例えば上述した各実施形態の発振器1を適用し、あるいは、発振IC312として上述した各実施形態における発振IC2を適用することにより、発振器310が出力する発振周波数の精度を高めることが可能である。
このような電子機器300としては種々の電子機器が考えられ、例えば、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビ
デオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。
デオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。
本実施形態の電子機器300の一例として、上述した発振器310を基準信号源として用いて、例えば、端末と有線又は無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器310として、例えば上述した各実施形態の発振器1を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器300を実現することも可能である。
また、本実施形態の電子機器300の他の一例として、通信部360が外部クロック信号を受信し、CPU320(処理部)が、当該外部クロック信号と発振器310の出力信号(内部クロック信号)とに基づいて、発振器310の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム3などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
3.移動体
図13は、本実施形態の移動体の一例を示す図(上面図)である。図13に示す移動体400は、発振器410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図13の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
図13は、本実施形態の移動体の一例を示す図(上面図)である。図13に示す移動体400は、発振器410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図13の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
発振器410は、不図示の発振ICと振動子とを備えており、発振ICは振動子を発振させて発振信号を発生させる。この発振信号は発振器410の外部端子からコントローラー420,430,440に出力され、例えばクロック信号として用いられる。
バッテリー450は、発振器410及びコントローラー420,430,440に電力を供給する。バックアップ用バッテリー460は、バッテリー450の出力電圧が閾値よりも低下した時、発振器410及びコントローラー420,430,440に電力を供給する。
発振器410として例えば上述した各実施形態の発振器1を適用し、あるいは、発振器410が備える発振ICとして上述した各実施形態における発振IC2を適用することにより、発振器410が出力する発振周波数の精度を高めることが可能である。
このような移動体400としては種々の移動体が考えられ、例えば、自動車(電気自動車も含む)、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
上述した実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態及び各変形例を適宜組み合わせることも可能である。
本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
1…発振器、2…発振IC、3…振動子、3a,3b…励振電極、4…パッケージ、5…リッド、6,6−1,6−2,6−3,6−4,6−5,6−6…外部電極、7…収容室、21…電圧生成回路、22…電流生成回路、23…発振回路、24…記憶部、25…制御回路、26…出力回路、100…オペアンプ、101,102,103,104…抵抗、111,112…可変容量ダイオード、115,116…コンデンサー、121…Nchトランジスター、131…定電流源、161,162,163,164,165,166,167,168,169…配線、171,172,173,174,175,176,177,178,179…接続線、201,202…短辺、203,204…長辺、231…周波数調整部、232…傾き調整部、261…PECL変換部、262…LVDS変換部、300…電子機器、310…発振器、312…発振IC、313…振動子、320…CPU、330…操作部、340…ROM、350…RAM、360…通信部、370…表示部、400…移動体、410…発振器、420,430,440…コントローラー、450…バッテリー、460…バックアップ用バッテリー
Claims (11)
- 周波数制御電圧に基づいて発振周波数の変更が可能な発振信号を出力する発振回路を含む回路装置であって、
前記発振回路は、
前記周波数制御電圧が入力される入力抵抗回路と、
一端が振動子の一端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第1の抵抗素子と、
一端が前記振動子の他端と電気的に接続され、他端が前記入力抵抗回路の出力と電気的に接続される第2の抵抗素子と、
を含み、
前記発振信号は、前記振動子の前記一端側から出力され、
前記第1の抵抗素子の抵抗値は、前記第2の抵抗素子の抵抗値よりも小さく、
前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との積を、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値との和で割った値より大きい、回路装置。 - 前記入力抵抗回路の前記周波数制御電圧が入力される側から見たときの入出力間のインピーダンスは、前記第1の抵抗素子の抵抗値の10倍以上であり、
前記第2の抵抗素子の抵抗値は、前記第1の抵抗素子の両端の抵抗値の10倍以上である、
請求項1に記載の回路装置。 - 前記第1の抵抗素子の抵抗値は、500Ω以上10kΩ以下であって、
前記第2の抵抗素子の抵抗値は、5kΩ以上100kΩ以下である、
請求項1又は2に記載の回路装置。 - 前記周波数制御電圧が入力される第1のパッドを備え、
前記入力抵抗回路と前記第1の抵抗素子との距離は、前記第1のパッドと前記入力抵抗回路との距離よりも小さく、
前記第1のパッドと前記入力抵抗回路との距離は、前記第1のパッドと前記第1の抵抗素子との距離よりも小さい、
請求項1乃至3のいずれか1項に記載の回路装置。 - 前記周波数制御電圧が入力される第1のパッドと、
前記第1のパッドと電気的に接続される第2のパッドと、
前記第1のパッドと前記第2のパッドとは異なる信号と電気的に接続される第3のパッドと、
を備え、
前記第3のパッドは、前記第1のパッドと前記第2のパッドとの間に備えられる、
請求項1乃至3のいずれか1項に記載の回路装置。 - 前記入力抵抗回路は、第3の抵抗素子を含んで構成されている、
請求項1乃至5のいずれか1項に記載の回路装置。 - 前記入力抵抗回路は、ボルテージフォロワー回路を含んで構成されている、
請求項1乃至5のいずれか1項に記載の回路装置。 - 前記発振回路は、
一端が前記振動子の一端と電気的に接続される第1の可変容量素子と、
一端が前記振動子の他端と電気的に接続される第2の可変容量素子と、
を含む、請求項1乃至7のいずれか1項に記載の回路装置。 - 請求項1乃至8のいずれか1項に記載の回路装置を備えている、発振器。
- 請求項9に記載の発振器を備えている、電子機器。
- 請求項9に記載の発振器を備えている、移動体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017120288A JP2019004438A (ja) | 2017-06-20 | 2017-06-20 | 回路装置、発振器、電子機器、移動体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017120288A JP2019004438A (ja) | 2017-06-20 | 2017-06-20 | 回路装置、発振器、電子機器、移動体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019004438A true JP2019004438A (ja) | 2019-01-10 |
Family
ID=65006286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017120288A Pending JP2019004438A (ja) | 2017-06-20 | 2017-06-20 | 回路装置、発振器、電子機器、移動体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019004438A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020170884A (ja) * | 2019-04-01 | 2020-10-15 | セイコーエプソン株式会社 | 集積回路装置、発振器、電子機器及び移動体 |
-
2017
- 2017-06-20 JP JP2017120288A patent/JP2019004438A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020170884A (ja) * | 2019-04-01 | 2020-10-15 | セイコーエプソン株式会社 | 集積回路装置、発振器、電子機器及び移動体 |
CN111800088A (zh) * | 2019-04-01 | 2020-10-20 | 精工爱普生株式会社 | 集成电路装置、振荡器、电子设备以及移动体 |
JP7331419B2 (ja) | 2019-04-01 | 2023-08-23 | セイコーエプソン株式会社 | 集積回路装置、発振器、電子機器及び移動体 |
CN111800088B (zh) * | 2019-04-01 | 2024-01-30 | 精工爱普生株式会社 | 集成电路装置、振荡器、电子设备以及移动体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9444467B2 (en) | Oscillator, electronic device and moving object | |
CN105827203B (zh) | 半导体电路装置、振荡器、电子设备以及移动体 | |
US10673382B2 (en) | Oscillator, electronic apparatus, vehicle, and method of manufacturing oscillator | |
JP6123983B2 (ja) | 発振回路、半導体集積回路装置、振動デバイス、電子機器、および移動体 | |
US10027331B2 (en) | Oscillator, electronic apparatus, and moving object | |
JP6274397B2 (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
US20150145611A1 (en) | Oscillator circuit, oscillator, electronic apparatus, and moving object | |
US20150084711A1 (en) | Oscillation circuit, electronic apparatus, moving object, and method for manufacturing oscillation circuit | |
JP2018133816A (ja) | 発振器、電子機器及び移動体 | |
JP6862835B2 (ja) | 発振器、電子機器および移動体 | |
CN104601111A (zh) | 振荡电路、振荡器、振荡器制造方法、电子设备及移动体 | |
CN105471390A (zh) | 半导体电路、振荡器、电子设备以及移动体 | |
JP2019004438A (ja) | 回路装置、発振器、電子機器、移動体 | |
CN104601112B (zh) | 振荡电路、振荡器、振荡器制造方法、电子设备及移动体 | |
US9515664B2 (en) | Oscillator, electronic apparatus, and moving object | |
US9559718B2 (en) | D/A conversion circuit, oscillator, electronic apparatus, and moving object | |
US10771013B2 (en) | Oscillator, electronic apparatus, vehicle, and manufacturing method of oscillator | |
JP6870291B2 (ja) | 発振回路、回路装置、発振器、電子機器及び移動体 | |
JP7234656B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
JP2018191306A (ja) | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 | |
JP7243229B2 (ja) | 発振器、電子機器及び移動体 | |
JP2015070399A (ja) | 発振回路、発振器、電子機器及び移動体 | |
JP2016152540A (ja) | 発振回路の調整方法、発振回路、電子機器及び移動体 | |
JP2015099967A (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190402 |