JP7234656B2 - 発振回路、発振器、電子機器及び移動体 - Google Patents

Description

本発明は、発振回路、発振器、電子機器及び移動体に関する。

特許文献１には、振動子の一端と発振回路の外部接続端子とが電気的に接続される第１モードと、振動子の一端と発振回路の外部接続端子とが電気的に接続されない第２モードと、を切り替えるＭＯＳ（Metal Oxide Semiconductor）トランジスターを有する発振器が記載されている。特許文献１に記載の発振器によれば、発振回路と振動子とを同一容器内に収納する小型・低背・シングルパッケージの発振器であっても、第１モードに設定し、発振回路の外部接続端子に所望の信号を入力することで振動子のオーバードライブ検査やドライブレベル検査が可能になり、製品品質や歩留まりが向上する。

特開２０１５－８８９３０号公報

しかしながら、特許文献１に記載の発振器では、通常動作時に第２モードに設定された状態で、発振信号が例えばグラウンドレベルよりも下までスイングし、あるいは、電源レベルに達してしまうことにより、ＭＯＳトランジスターが弱い導通状態になり、発振信号が発振回路の外部接続端子にリークするおそれがある。このリーク量は、当該外部接続端子の電圧レベルに応じて変動するため、発振周波数が安定しなくなるおそれがある。

本発明に係る発振回路の一態様は、
第１外部接続端子と、
振動子の一端と電気的に接続される第２外部接続端子と、
前記振動子の他端と電気的に接続される第３外部接続端子と、
前記第２外部接続端子および前記第３外部接続端子と電気的に接続され、前記振動子から出力される信号を増幅して前記振動子に供給する増幅回路と、
第１ノードと、
前記第１外部接続端子と前記第１ノードとを電気的に接続するか否かを切り替える第１スイッチ素子と、
前記第１ノードと前記第２外部接続端子とを電気的に接続するか否かを切り替える第２スイッチ素子と、を含み、
第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続せず、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続しない第１モードと、
第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続し、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続する第２モードと、を有し、
前記第１モードにおいて、前記第１ノードの電圧が固定される。

前記発振回路の一態様は、
前記第１外部接続端子と前記第１ノードとを電気的に接続するか否かを切り替える第３スイッチ素子と、
前記第１ノードと前記第２外部接続端子とを電気的に接続するか否かを切り替える第４スイッチ素子と、を含み、
前記第１モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第１ノードとを電気的に接続せず、前記第４スイッチ素子は、前記第１ノードと前記第２外部接続端子とを電気的に接続せず、
前記第２モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第１ノードとを電気的に接続し、前記第４スイッチ素子は、前記第１ノードと前記第２外部接続端子とを電気的に接続し、
前記第１スイッチ素子及び前記第２スイッチ素子は、それぞれＮチャネル型ＭＯＳスイッチであり、
前記第３スイッチ素子及び前記第４スイッチ素子は、それぞれＰチャネル型ＭＯＳスイッチであってもよい。

前記発振回路の一態様は、
前記第１外部接続端子と前記第２外部接続端子とを電気的に接続するか否かを切り替える第３スイッチ素子を含み、
前記第１モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続せず、
前記第２モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続し、
前記第１スイッチ素子及び前記第２スイッチ素子は、それぞれＮチャネル型ＭＯＳスイッチであり、
前記第３スイッチ素子は、Ｐチャネル型ＭＯＳスイッチであってもよい。

前記発振回路の一態様は、
第１電源電圧が供給される第４外部接続端子と、
第１電源電圧よりも高い第２電源電圧が供給される第５外部接続端子と、
前記第１ノードと前記第４外部接続端子とを電気的に接続するか否かを切り替える第５スイッチ素子と、を含み、
前記第１モードにおいて、前記第５スイッチ素子は、前記第１ノードと前記第４外部接続端子とを電気的に接続し、
前記第２モードにおいて、前記第５スイッチ素子は、前記第１ノードと前記第４外部接続端子とを電気的に接続せず、
前記第５スイッチ素子は、Ｎチャネル型ＭＯＳスイッチであってもよい。

前記発振回路の一態様は、
前記第４外部接続端子と前記第３外部接続端子とを電気的に接続するか否かを切り替える第６スイッチ素子を含み、
前記第１モードにおいて、前記第６スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続せず、
前記第２モードにおいて、前記第６スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続してもよい。

前記発振回路の一態様は、
前記第１外部接続端子と前記第２外部接続端子とを電気的に接続するか否かを切り替える第３スイッチ素子を含み、
前記第１モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続せず、
前記第２モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続し、
前記第１スイッチ素子及び前記第２スイッチ素子は、それぞれＰチャネル型ＭＯＳスイッチであり、
前記第３スイッチ素子は、Ｎチャネル型ＭＯＳスイッチであってもよい。

前記発振回路の一態様は、
第１電源電圧が供給される第４外部接続端子と、
第１電源電圧よりも高い第２電源電圧が供給される第５外部接続端子と、
前記第１ノードと前記第５外部接続端子とを電気的に接続するか否かを切り替える第４スイッチ素子と、を含み、
前記第１モードにおいて、前記第４スイッチ素子は、前記第１ノードと前記第５外部接続端子とを電気的に接続し、
前記第２モードにおいて、前記第４スイッチ素子は、前記第１ノードと前記第５外部接続端子とを電気的に接続せず、
前記第４スイッチ素子は、Ｐチャネル型ＭＯＳスイッチであってもよい。

前記発振回路の一態様は、
前記第４外部接続端子と前記第３外部接続端子とを電気的に接続するか否かを切り替える第５スイッチ素子を含み、
前記第１モードにおいて、前記第５スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続せず、
前記第２モードにおいて、前記第５スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続してもよい。

前記発振回路の一態様は、
前記第１モードにおいて、前記増幅回路は、前記振動子から出力される信号を増幅する増幅動作を行い、
前記第２モードにおいて、前記増幅回路は、前記増幅動作を停止してもよい。

前記発振回路の一態様は、
前記発振回路の外部から入力される信号に基づいて、前記第１モード又は前記第２モードを選択するインターフェース回路を含んでもよい。

本発明に係る発振器の一態様は、
前記発振回路の一態様と、
前記振動子と、を含む。

本発明に係る電子機器の一態様は、
前記発振器の一態様を備えている。

本発明に係る移動体の一態様は、
前記発振器の一態様を備えている。

本実施形態の発振器の斜視図。 本実施形態の発振器の断面図。 第１実施形態の発振器の機能ブロック図。 第１実施形態における増幅回路、第１スイッチ回路、第２スイッチ回路、バイアス電流生成回路及びバイアス電圧生成回路の具体的な構成例を示す図。 第１実施形態において第１モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 本実施形態の発振器の周波数特性及び比較例の発振器の周波数特性を示す図。 第１実施形態において第２モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 第１モードから第２モードに切り替えるためのタイミングチャートの一例を示す図。 第２実施形態における増幅回路、第１スイッチ回路、第２スイッチ回路、バイアス電流生成回路及びバイアス電圧生成回路の具体的な構成例を示す図。 第２実施形態において第１モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 第２実施形態において第２モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 第３実施形態の発振器の機能ブロック図。 第３実施形態における増幅回路、第１スイッチ回路、第２スイッチ回路、バイアス電流生成回路及びバイアス電圧生成回路の具体的な構成例を示す図。 第３実施形態において第１モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 第３実施形態において第２モードのときの各ＮＭＯＳトランジスター及び各ＰＭＯＳトランジスターの導通／非導通の状態を示す図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振器
１－１．第１実施形態
図１及び図２は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図であり、図２は、図１のＡ－Ａ断面図である。

図１及び図２に示すように、発振器１は、発振回路２、振動子３、パッケージ４、リッド５及び複数の外部端子６を含む。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。また、本実施形態では、発振回路２は１チップの集積回路（ＩＣ：Integrated Circuit）で実現されている。ただし、発振回路２は、少なくとも一部がディスクリート部品で構成されていてもよい。

パッケージ４は、発振回路２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子、具体的には、後述する図３のＸＩ端子及びＸＯ端子と、振動子３の２つの励振電極３ａ，３ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又
は凹部の表面には、発振回路２の各端子とパッケージ４の底面に設けられた各外部端子６とを電気的に接続するための不図示の配線が設けられている。なお、パッケージ４は、発振回路２と振動子３とを同一空間内に収容する構成には限られない。例えば、発振回路２がパッケージの基板の一方の面に搭載され、振動子３が他方の面に搭載される、いわゆるＨ型のパッケージであってもよい。

振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ，３ｂを有しており、励振電極３ａ，３ｂを含む振動子３の形状や質量に応じた所望の周波数で発振する。

図３は、第１実施形態の発振器１の機能ブロック図である。図３に示すように、本実施形態の発振器１は、発振回路２と振動子３とを含む。発振回路２は、外部接続端子として、ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＶＣＮＴ端子、ＸＩ端子及びＸＯ端子を有している。ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＶＣＮＴ端子は、図２に示した発振器１の複数の外部端子６であるＴ１端子～Ｔ４端子とそれぞれ電気的に接続されている。ＸＩ端子は振動子３の一端と電気的に接続され、端子ＸＯ端子は振動子３の他端と電気的に接続される。

本実施形態では、発振回路２は、増幅回路１０、第１スイッチ回路２０、第２スイッチ回路３０、バイアス電流生成回路４０、バイアス電圧生成回路５０、出力バッファー６０、レギュレーター６２、ＡＦＣ（Automatic Frequency Control）回路７０、温度補償回路８０、温度センサー８２、インターフェース回路９０及び記憶回路９２を含む。なお、発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

レギュレーター６２は、Ｔ１端子及びＶＤＤ端子を介して外部から供給される電源電圧に基づいて一定の電圧ＶＲＥＧを生成し、バイアス電流生成回路４０に供給する。例えば、レギュレーター６２は、バンドギャップリファレンス回路の出力電圧に基づいて電圧ＶＲＥＧを生成してもよい。

バイアス電流生成回路４０は、レギュレーター６２から出力される電圧ＶＲＥＧに基づいてバイアス電流Ｉｂｉａｓを生成し、増幅回路１０に供給する。

バイアス電圧生成回路５０は、レギュレーター６２から出力される電圧ＶＲＥＧに基づいてバイアス電圧ＶＢ１，ＶＢ２を生成し、増幅回路１０に供給する。

増幅回路１０は、ＸＩ端子及びＸＯ端子と電気的に接続され、振動子３から出力される信号を増幅して振動子３に供給し、振動子３を発振させる回路である。増幅回路１０は、バイアス電流Ｉｂｉａｓ及びバイアス電圧ＶＢ１，ＶＢ２が供給されて、振動子３から出力される信号を増幅する増幅動作を行う。本実施形態では、増幅回路１０は、イネーブル信号ＥＮがハイレベルのときに増幅動作を行い、イネーブル信号ＥＮがローレベルのときに増幅動作を停止する。

増幅回路１０が出力する発振信号は出力バッファー６０に入力される。出力バッファー６０の出力信号はＯＵＴ端子及びＴ３端子を介して発振器１の外部に出力される。本実施形態では、出力バッファー６０は、イネーブル信号ＥＮがハイレベルのときに発振信号を出力し、イネーブル信号ＥＮがローレベルのときに出力がハイインピーダンスとなる。また、増幅回路１０は、周波数調整データＤＦ０に基づいて、基準温度における発振周波数が目標周波数となるように調整される。

第１スイッチ回路２０は、スイッチ制御信号Ｓに基づいて、ＶＣＮＴ端子とＸＩ端子と
を電気的に接続するか否かを切り替える回路である。本実施形態では、第１スイッチ回路２０は、スイッチ制御信号ＳがハイレベルのときにＶＣＮＴ端子とＸＩ端子とを電気的に接続し、スイッチ制御信号ＳがローレベルのときにＶＣＮＴ端子とＸＩ端子とを電気的に切断する。

第２スイッチ回路３０は、スイッチ制御信号Ｓに基づいて、ＶＳＳ端子とＸＯ端子とを電気的に接続するか否かを切り替える回路である。本実施形態では、第２スイッチ回路３０は、スイッチ制御信号ＳがハイレベルのときにＶＳＳ端子とＸＯ端子とを電気的に接続し、スイッチ制御信号ＳがローレベルのときにＶＳＳ端子とＸＯ端子とを電気的に切断する。

ＡＦＣ回路７０は、Ｔ４端子から入力され、ＶＣＮＴ端子を介して供給される周波数制御信号の電圧レベルに応じて、増幅回路１０の発振周波数を制御するための周波数制御電圧ＶＡＦＣを生成し、増幅回路１０に供給する。

温度センサー８２は、発振回路２の温度を検出し、温度に応じた電圧の温度信号を出力するものであり、例えば、バンドギャップリファレンス回路の温度特性を利用した回路等で実現される。

温度補償回路８０は、温度センサー８２から出力される温度信号と、振動子３の周波数温度特性に応じた温度補償データＤＣＯＭＰとに基づいて、増幅回路１０から出力される発振信号の周波数温度特性を補正するための温度補償電圧ＶＣＯＭＰを生成し、増幅回路１０に供給する。

インターフェース回路９０は、Ｔ４端子から入力され、ＶＣＮＴ端子を介して供給されるシリアルクロック信号に同期して、Ｔ３端子から入力され、ＯＵＴ端子を介して供給されるシリアルデータ信号を受信する。インターフェース回路９０は、シリアルデータ信号に応じて、記憶回路９２に対する各種の情報の書き込みを行う。また、インターフェース回路９０は、シリアルデータ信号に応じて、発振器１を各種の動作モードへ移行させる。また、インターフェース回路９０は、イネーブル信号ＥＮ及びスイッチ制御信号Ｓを出力する。イネーブル信号ＥＮ及びスイッチ制御信号Ｓは、発振器１の動作モードに応じて、それぞれローレベル又はハイレベルに設定される。本実施形態では、インターフェース回路９０は、例えば、Ｉ^２Ｃ（Inter-Integrated Circuit）バス等の２線式バスのインターフェース回路であるが、ＳＰＩ（Serial Peripheral Interface）バス等の３線式バスあるいは４線式バスのインターフェース回路であってもよい。

記憶回路９２は、各種の情報を記憶する回路であり、例えば、レジスターと、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型メモリーやＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の不揮発性メモリーとを含む。発振器１の製造工程において、記憶回路９２の不揮発性メモリーに、温度補償データＤＣＯＭＰや周波数調整データＤＦ０等の各種の情報が記憶される。そして、発振器１に電源が投入されると、記憶回路９２の不揮発性メモリーに記憶されている各種の情報はレジスターに転送され、レジスターに保存された各種の情報が適宜各回路に供給される。

本実施形態では、発振器１は、電源が投入されると通常動作モードで動作し、発振器１の動作モードが通常動作モードであるときは、イネーブル信号ＥＮはハイレベルに設定され、スイッチ制御信号Ｓはローレベルに設定される。イネーブル信号ＥＮがハイレベルに設定されることにより、増幅回路１０が増幅動作を行い、かつ、出力バッファー６０が発振信号を出力し、スイッチ制御信号Ｓがローレベルに設定されることにより、ＶＣＮＴ端子とＸＩ端子とが電気的に切断され、かつ、ＶＳＳ端子とＸＯ端子とが電気的に切断され
る。

また、発振器１の動作モードが、振動子３を検査するための振動子検査モードであるときは、イネーブル信号ＥＮはローレベルに設定され、スイッチ制御信号Ｓはハイレベルに設定される。イネーブル信号ＥＮがローレベルに設定されることにより、増幅回路１０が増幅動作を停止し、かつ、出力バッファー６０の出力がハイインピーダンスとなり、スイッチ制御信号Ｓがハイレベルに設定されることにより、ＶＣＮＴ端子とＸＩ端子とが電気的に接続され、かつ、ＶＳＳ端子とＸＯ端子とが電気的に接続される。これにより、振動子検査モードにおいて、Ｔ４端子及びＴ２端子から振動子３の両端に所望の振幅レベルの信号を供給して振動子３を発振させることが可能となり、振動子３の検査を行うことができる。

図４は、増幅回路１０、第１スイッチ回路２０、第２スイッチ回路３０、バイアス電流生成回路４０及びバイアス電圧生成回路５０の具体的な構成例を示す図である。

図４の例では、バイアス電圧生成回路５０は、抵抗５１，５２，５３，５４を有する。抵抗５１は、一端に電源電圧が供給され、他端が抵抗５２の一端及び抵抗５４の一端と電気的に接続されている。抵抗５２の他端は抵抗５３の一端及び抵抗５５の一端と電気的に接続され、抵抗５４の他端はＸＯ端子と電気的に接続されている。抵抗５３の他端は接地され、抵抗５５の他端はＸＩ端子と電気的に接続されている。

このように構成されているバイアス電圧生成回路５０は、電源電圧とグラウンド電圧との間の電圧を抵抗５１，５２，５３の抵抗比によって分圧することにより、バイアス電圧ＶＢ１，ＶＢ２を生成し、抵抗５４，５５を介して増幅回路１０に供給する。なお、バイアス電圧ＶＢ１はバイアス電圧ＶＢ２よりも低い。

バイアス電流生成回路４０は、ＮＭＯＳトランジスター４１，４２、可変抵抗４３、ＰＭＯＳトランジスター４４，４５，４６及びコンデンサー４７，４８を有する。ＮＭＯＳトランジスター４１は、デプレッション型のＮＭＯＳトランジスターであり、ゲートが可変抵抗４３の一端と電気的に接続され、ソースが可変抵抗４３の他端と電気的に接続され、ドレインがＰＭＯＳトランジスターのドレインと電気的に接続されている。ＮＭＯＳトランジスター４２は、ゲートにイネーブル信号ＥＮが入力され、ソースが接地され、ドレインがＮＭＯＳトランジスター４１のゲート及び可変抵抗４３の他端と電気的に接続されている。ＰＭＯＳトランジスター４４は、ゲートとドレインが電気的に接続され、ソースに電圧ＶＲＥＧが供給される。ＰＭＯＳトランジスター４５は、ゲートがＰＭＯＳトランジスター４４のゲートと電気的に接続され、ソースに電圧ＶＲＥＧが供給され、ドレインが増幅回路１０のバイポーラトランジスター１１のコレクターと電気的に接続されている。ＰＭＯＳトランジスター４６は、ゲートにイネーブル信号ＥＮが入力され、ソースに電圧ＶＲＥＧが供給され、ドレインがＰＭＯＳトランジスター４４のゲート及びＰＭＯＳトランジスター４５のゲートと電気的に接続されている。コンデンサー４７は、一端に電圧ＶＲＥＧが供給され、他端が接地されている。コンデンサー４８は、一端がＰＭＯＳトランジスター４４のゲート及びＰＭＯＳトランジスター４５のゲートと電気的に接続され、他端がバイポーラトランジスター１１のベースと電気的に接続されている。

このように構成されているバイアス電流生成回路４０では、イネーブル信号ＥＮがハイレベルのときに、ＮＭＯＳトランジスター４１，４２を流れる基準電流Ｉｒｅｆが、ＰＭＯＳトランジスター４４，４５によって構成されるカレントミラー回路によって所定倍された電流がＰＭＯＳトランジスター４５のソース－ドレイン間に流れる。この電流がバイアス電流Ｉｂｉａｓとして増幅回路１０に供給される。なお、基準電流Ｉｒｅｆの大きさは可変抵抗４３の抵抗値に応じて変化し、基準電流Ｉｒｅｆが所望の大きさとなるように
、記憶回路９２に記憶されているデータに応じて可変抵抗４３の抵抗値が調整される。

増幅回路１０は、ＮＰＮ型のバイポーラトランジスター１１、抵抗１２，１７，１８、コンデンサー１３Ａ，１３Ｂ，１６、バラクター等の可変容量素子１４Ａ，１４Ｂ及び容量バンク１５Ａ，１５Ｂを有する。バイポーラトランジスター１１は、ベースがコンデンサー１３Ａの一端及び抵抗１２の一端と電気的に接続され、コレクターがコンデンサー１３Ｂの一端及び抵抗１２の他端と電気的に接続され、エミッターが接地されている。コンデンサー１３Ａの他端はＸＩ端子と電気的に接続され、コンデンサー１３Ｂの他端はＸＯ端子と電気的に接続されている。バイポーラトランジスター１１のコレクターにはバイアス電流Ｉｂｉａｓが供給される。可変容量素子１４Ａは、一端がＸＩ端子と電気的に接続され、他端がコンデンサー１６の一端、抵抗１７の一端及び抵抗１８の一端と電気的に接続されている。可変容量素子１４Ｂは、一端がＸＯ端子と電気的に接続され、他端がコンデンサー１６の一端、抵抗１７の一端及び抵抗１８の一端と電気的に接続されている。コンデンサー１６の他端は接地され、抵抗１７の他端には周波数制御電圧ＶＡＦＣが供給され、抵抗１８の他端には温度補償電圧ＶＣＯＭＰが供給される。可変容量素子１４Ａ，１４Ｂは、振動子３の負荷容量となり、その容量値は、周波数制御電圧ＶＡＦＣの大きさ及び温度補償電圧ＶＣＯＭＰの大きさに応じて変化する。容量バンク１５ＡはＸＩ端子とグラウンドとの間に接続され、容量バンク１５ＢはＸＯ端子とグラウンドとの間に接続されている。容量バンク１５Ａ，１５Ｂは、振動子３の負荷容量となり、その容量値は、周波数調整データＤＦ０に応じて変化する。

このように構成されている増幅回路１０は、バイポーラトランジスター１１が、コレクターに供給されるバイアス電流Ｉｂｉａｓによって、ＸＩ端子から入力される振動子３の出力信号を増幅し、増幅した信号を、ＸＯ端子を介して振動子３に供給する。ＸＩ端子に生じる信号はバイアス電圧ＶＢ１を基準とする発振信号であり、ＸＯ端子に生じる信号はバイアス電圧ＶＢ２を基準とする発振信号である。バイアス電圧ＶＢ１はバイアス電圧ＶＢ２よりも低いので、ＸＩ端子に生じる発振信号は、ＸＯ端子に生じる発振信号よりも電圧レベルが低い。可変容量素子１４Ａ，１４Ｂ及び容量バンク１５Ａ，１５Ｂは、それぞれ振動子３の負荷容量となり、各容量値に応じて発振信号の周波数が変化する。そして、バイポーラトランジスター１１のコレクターに生じる発振信号が増幅回路１０の出力信号となり、図３に示した出力バッファー６０に供給される。

第１スイッチ回路２０は、ＮＭＯＳトランジスター２１，２２，２５、ＰＭＯＳトランジスター２３，２４、抵抗２６，２７及びインバーター回路２８を有する。

インバーター回路２８は、スイッチ制御信号Ｓが入力され、その論理を反転したスイッチ制御信号ＳＸを出力する。

ＮＭＯＳトランジスター２１は、ＶＣＮＴ端子とノードＮ１とを電気的に接続するか否かを切り替えるスイッチ素子である。同様に、ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とノードＮ１とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２２は、ノードＮ１とＸＩ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。同様に、ＰＭＯＳトランジスター２４は、ノードＮ１とＸＩ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２１，２２の各ゲートにはスイッチ制御信号Ｓが入力され、Ｐ
ＭＯＳトランジスター２３，２４及びＮＭＯＳトランジスター２５の各ゲートにはスイッチ制御信号ＳＸが入力される。

ＮＭＯＳトランジスター２１，２２は、それぞれＮチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、スイッチ制御信号Ｓがローレベルのときは、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、かつ、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続しない第１モードとなる。また、スイッチ制御信号Ｓがハイレベルのときは、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続し、かつ、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続する第２モードとなる。すなわち、発振回路２は、第１モードと第２モードとを有する。

ＰＭＯＳトランジスター２３，２４は、それぞれＰチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とノードＮ１とを電気的に接続せず、ＰＭＯＳトランジスター２４は、ノードＮ１とＸＩ端子とを電気的に接続しない。また、第２モードにおいて、ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とノードＮ１とを電気的に接続し、ＰＭＯＳトランジスター２４は、ノードＮ１とＸＩ端子とを電気的に接続する。

ＮＭＯＳトランジスター２５は、Ｎチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続する。その結果、第１モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定される。また、第２モードにおいて、ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続しない。その結果、第２モードにおいて、ノードＮ１の電圧はグラウンド電圧に固定されない。

第２スイッチ回路３０は、ＮＭＯＳトランジスター３１、ＰＭＯＳトランジスター３２及び抵抗３３を有する。ＰＭＯＳトランジスター３２は、ゲートにスイッチ制御信号Ｓが入力され、ソースに電源電圧が供給され、ドレインがＮＭＯＳトランジスター３１のゲート及び抵抗３３の一端と電気的に接続されている。抵抗３３の他端は接地されている。スイッチ制御信号Ｓがローレベルのときは、ＰＭＯＳトランジスター３２のソースとドレインとが導通し、ＮＭＯＳトランジスター３１のゲートの電圧がハイレベルとなる。また、スイッチ制御信号Ｓがハイレベルのときは、ＰＭＯＳトランジスター３２のソースとドレインとが非導通となり、ＮＭＯＳトランジスター３１のゲートの電圧がローレベルとなる。

ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＯ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。ＮＭＯＳトランジスター３１は、Ｎチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＯ端子とを電気的に接続しない。また、第２モードにおいて、ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＯ端子とを電気的に接続する。

前述した通り、本実施形態では、発振器１の動作モードが通常動作モードであるときは
、イネーブル信号ＥＮはハイレベルに設定され、スイッチ制御信号Ｓはローレベルに設定される。これにより、発振回路２が第１モードに設定される。図５は、発振回路２が第１モードのときのＮＭＯＳトランジスター２１，２２，２５，３１及びＰＭＯＳトランジスター２３，２４の導通／非導通の状態を示す図である。図５において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図５に示すように、第１モードにおいて、ＮＭＯＳトランジスター２１，２２，３１及びＰＭＯＳトランジスター２３，２４はすべて非導通となる。これにより、ＸＩ端子とＶＣＮＴ端子とは電気的に接続されず、かつ、ＸＯ端子とＶＳＳ端子とは電気的に接続されない。また、イネーブル信号ＥＮがハイレベルであるので、第１モードにおいて、増幅回路１０は増幅動作を行い、振動子３を発振させることができる。ただし、振動子３の発振によりＸＩ端子に生じる発振信号の電圧レベルがグラウンド電圧を下回るとＮＭＯＳトランジスター２２が弱い導通状態となり、当該発振信号の電圧レベルが電源電圧を上回るとＰＭＯＳトランジスター２４が弱い導通状態となる。その結果、ＸＩ端子からノードＮ１へと発振信号がリークするおそれがあるが、本実施形態では、ＮＭＯＳトランジスター２５が導通することにより、発振信号がグラウンドへとリークするものの、ＶＣＮＴ端子への発振信号のリークは低減される。さらに、ノードＮ１の電圧がグラウンド電圧に固定されるため、グラウンドへの発振信号のリーク量が一定であるので、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

図６は、本実施形態の発振器１の周波数特性及び比較例の発振器の周波数特性を示す図である。比較例の発振器は、第１スイッチ回路２０においてＮＭＯＳトランジスター２５が存在しない点を除いて発振器１と同様の構成である。図６において、実線は発振器１の周波数特性であり、破線は比較例の発振器の特性である。また、図６において、横軸はＶＣＮＴ端子の電圧であり、縦軸は、ＶＣＮＴ端子がオープンのときの発振周波数を基準とする周波数偏差である。図６に示すように、比較例の発振器ではＶＣＮＴの電圧が高くなるほど周波数偏差が大きくなっている。これに対して、本実施形態の発振器１では、ＶＣＮＴ端子の電圧によらず周波数偏差がゼロのままであり、発振周波数が安定している。

なお、本実施形態の発振器１では、発振信号のリークに起因して発振周波数が目標周波数から僅かにずれる可能性があるが、周波数調整データＤＦ０を適切に設定することにより、発振周波数が目標周波数と一致するように調整することが可能である。

また、前述した通り、本実施形態では、発振器１の動作モードが振動子検査モードであるときは、イネーブル信号ＥＮはローレベルに設定され、スイッチ制御信号Ｓはハイレベルに設定される。これにより、発振回路２が第２モードに設定される。図７は、発振回路２が第２モードのときのＮＭＯＳトランジスター２１，２２，２５，３１及びＰＭＯＳトランジスター２３，２４の導通／非導通の状態を示す図である。図７において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図７に示すように、第２モードにおいて、ＮＭＯＳトランジスター２１，２２，３１及びＰＭＯＳトランジスター２３，２４はすべて導通する。これにより、ＸＩ端子とＶＣＮＴ端子とが電気的に接続され、かつ、ＸＯ端子とＶＳＳ端子とが電気的に接続される。また、ＮＭＯＳトランジスター２５が非導通となるので、ノードＮ１の電圧はグラウンド電圧に固定されない。さらに、イネーブル信号ＥＮがローレベルであるので、第２モードにおいて、増幅回路１０は増幅動作を停止し、振動子３を発振させない。したがって、第２モードでは、ＸＯ端子の電圧がグラウンド電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＩ端子に伝搬するので、例えば、ＶＣＮＴ端子に電源電圧とグラウンド電圧との間でスイングする交流電圧信号を入力することにより、振動子３に付着した異物を取り除くためのオーバードライブ検査を行うことができる。また、ＶＣＮＴ端子に振幅の異なる
複数の交流電圧信号を順番に入力することにより、発振周波数が安定していることを検査するドライブレベル検査を行うことができる。また、ＶＣＮＴ端子及びＶＳＳ端子にネットワークアナライザー等の装置を接続し、振動子３の特性を検査することができる。

なお、本実施形態では、ＶＣＮＴ端子が「第１外部接続端子」に相当し、ＸＩ端子が「第２外部接続端子」に相当し、ＸＯ端子が「第３外部接続端子」に相当する。また、ＶＳＳ端子が「第４外部接続端子」に相当し、ＶＤＤ端子が「第５外部接続端子」に相当する。また、ＶＳＳ端子に供給されるグラウンド電圧が「第１電源電圧」に相当し、ＶＤＤ端子に供給される電源電圧が「第１電源電圧よりも高い第２電源電圧」に相当する。また、ＮＭＯＳトランジスター２１が「第１スイッチ素子」に相当し、ＮＭＯＳトランジスター２２が「第２スイッチ素子」に相当する。また、ＰＭＯＳトランジスター２３が「第３スイッチ素子」に相当し、ＰＭＯＳトランジスター２４が「第４スイッチ素子」に相当する。また、ＮＭＯＳトランジスター２５が「第５スイッチ素子」に相当し、ＮＭＯＳトランジスター３１が「第６スイッチ素子」に相当する。また、ノードＮ１が「第１ノード」に相当する。

図８は、発振回路２を第１モードから第２モードに切り替えるためのタイミングチャートの一例を示す図である。図８において、横軸は時間であり、縦軸は電圧である。図８の例では、ＶＤＤ端子の電圧は、時刻ｔ０で０Ｖであり、時刻ｔ１でｖｄｄＬとなり、時刻ｔ２で基準値Ｖｔとなり、その後にｖｄｄＨまで上昇する。インターフェース回路９０は、ＶＤＤ端子の電圧が基準値Ｖｔよりも高い電圧ｖｄｄＨである期間において、ＶＣＮＴ端子に供給されるシリアルクロック信号の最初のパルスの立ち下がり時刻である時刻ｔ３で、発振器１の動作モードを移行させる動作を開始する。そして、インターフェース回路９０は、シリアルクロック信号のその後のパルスの立ち上がりエッジで、ＯＵＴ端子に供給されるシリアルデータ信号をサンプリングし、ＶＤＤ端子の電圧が基準値Ｖｔまで下がった時刻ｔ４において、発振器１の動作モードを通常動作モードから振動子検査モードに移行させる。また、インターフェース回路９０は、時刻ｔ４において、スイッチ制御信号Ｓをローレベルからハイレベルに変化させ、かつ、イネーブル信号ＥＮをハイレベルからローレベルに変化させることにより、発振回路２を第１モードから第２モードに切り替える。

図８の例では、インターフェース回路９０は、発振器１の動作モードを通常動作モードから振動子検査モードに移行させることにより、発振回路２を第１モードから第２モードに切り替えているが、発振器１の動作モードを振動子検査モードから通常動作モードに移行させることにより、発振回路２を第２モードから第１モードに切り替えることもできる。このように、本実施形態では、インターフェース回路９０は、発振回路２の外部から入力される信号に基づいて、第１モード又は第２モードを選択することができる。

以上に説明したように、第１実施形態の発振器１では、通常動作モードにおいて、発振回路２が第１モードに設定され、第１モードにおいて、ＮＭＯＳトランジスター２１及びＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、ＮＭＯＳトランジスター２２及びＰＭＯＳトランジスター２４がノードＮ１とＸＩ端子とを電気的に接続せず、ＮＭＯＳトランジスター２５がノードＮ１とＶＳＳ端子とを電気的に接続する。これにより、第１モードにおいて、ＸＩ端子とＶＣＮＴ端子とは電気的に接続されず、ノードＮ１の電圧はグラウンド電圧に固定される。また、第１モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＯ端子とを電気的に接続しない。そして、第１モードにおいて、増幅回路１０は増幅動作を行って振動子３を発振させる。第１実施形態の発振器１によれば、第１モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定されるため、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

また、第１実施形態の発振器１では、振動子検査モードにおいて、発振回路２が第２モードに設定され、第２モードにおいて、ＮＭＯＳトランジスター２１及びＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続し、ＮＭＯＳトランジスター２２及びＰＭＯＳトランジスター２４がノードＮ１とＸＩ端子とを電気的に接続し、ＮＭＯＳトランジスター２５がノードＮ１とＶＳＳ端子とを電気的に接続しない。これにより、第２モードにおいて、ＸＩ端子とＶＣＮＴ端子とは電気的に接続され、ノードＮ１の電圧はグラウンド電圧に固定されない。また、第２モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＯ端子とを電気的に接続する。そして、第２モードにおいて、増幅回路１０は増幅動作を停止して振動子３を発振させない。第１実施形態の発振器１によれば、第２モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＩ端子に伝搬するので、Ｔ４端子から所定の信号を入力することにより、振動子３に対してオーバードライブ検査やドライブレベル検査等を行うことができる。

１－２．第２実施形態
第２実施形態の発振器１は、第１実施形態の発振器１に対して、第１スイッチ回路２０の構成が異なり、その他の構成は同様である。以下、第２実施形態の発振器１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。

図９は、第２実施形態の発振器１が有する発振回路２における増幅回路１０、第１スイッチ回路２０、第２スイッチ回路３０、バイアス電流生成回路４０及びバイアス電圧生成回路５０の具体的な構成例を示す図である。図９において、増幅回路１０、第２スイッチ回路３０、バイアス電流生成回路４０及びバイアス電圧生成回路５０の構成は図４と同じであるから、その説明を省略する。

図９に示すように、第２実施形態の発振器１では、第１スイッチ回路２０は、ＮＭＯＳトランジスター２１，２２，２５、ＰＭＯＳトランジスター２３、抵抗２６，２７及びインバーター回路２８を有する。

インバーター回路２８は、スイッチ制御信号Ｓが入力され、その論理を反転したスイッチ制御信号ＳＸを出力する。

ＮＭＯＳトランジスター２１は、ＶＣＮＴ端子とノードＮ１とを電気的に接続するか否かを切り替えるスイッチ素子である。また、ＮＭＯＳトランジスター２２は、ノードＮ１とＸＩ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とＸＩ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２１，２２の各ゲートにはスイッチ制御信号Ｓが入力され、ＰＭＯＳトランジスター２３及びＮＭＯＳトランジスター２５の各ゲートにはスイッチ制御信号ＳＸが入力される。

ＮＭＯＳトランジスター２１，２２は、それぞれＮチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信
号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、スイッチ制御信号Ｓがローレベルのときは、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、かつ、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続しない第１モードとなる。また、スイッチ制御信号Ｓがハイレベルのときは、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続し、かつ、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続する第２モードとなる。すなわち、発振回路２は、第１モードと第２モードとを有する。

ＰＭＯＳトランジスター２３は、Ｐチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とＸＩ端子とを電気的に接続しない。また、第２モードにおいて、ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とＸＩ端子とを電気的に接続する。

ＮＭＯＳトランジスター２５は、Ｎチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続する。その結果、第１モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定される。また、第２モードにおいて、ＮＭＯＳトランジスター２５は、ノードＮ１とＶＳＳ端子とを電気的に接続しない。その結果、第２モードにおいて、ノードＮ１の電圧はグラウンド電圧に固定されない。

第２実施形態でも、第１実施形態と同様、発振器１の動作モードが通常動作モードであるときは、イネーブル信号ＥＮはハイレベルに設定され、スイッチ制御信号Ｓはローレベルに設定される。これにより、発振回路２が第１モードに設定される。図１０は、発振回路２が第１モードのときのＮＭＯＳトランジスター２１，２２，２５，３１及びＰＭＯＳトランジスター２３の導通／非導通の状態を示す図である。図１０において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図１０に示すように、第１モードにおいて、ＮＭＯＳトランジスター２１，２２，３１及びＰＭＯＳトランジスター２３はすべて非導通となる。これにより、ＸＩ端子とＶＣＮＴ端子とは電気的に接続されず、かつ、ＸＯ端子とＶＳＳ端子とは電気的に接続されない。また、イネーブル信号ＥＮがハイレベルであるので、第１モードにおいて、増幅回路１０は増幅動作を行い、振動子３を発振させることができる。ただし、振動子３の発振によりＸＩ端子に生じる発振信号の電圧レベルがグラウンド電圧を下回るとＮＭＯＳトランジスター２２が弱い導通状態となる。その結果、ＸＩ端子からノードＮ１へと発振信号がリークするおそれがあるが、本実施形態では、ＮＭＯＳトランジスター２５が導通することにより、発振信号がグラウンドへとリークするものの、ＶＣＮＴ端子への発振信号のリークは低減される。さらに、ノードＮ１の電圧がグラウンド電圧に固定されるため、グラウンドへの発振信号のリーク量が一定であるので、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

なお、本実施形態では、ＸＩ端子に生じる発振信号の電圧レベルが必ず電源電圧よりも低くなるようにバイアス電圧ＶＢ１が調整されており、当該発振信号が電源電圧を上回る状況は発生しない。したがって、ＰＭＯＳトランジスター２３は非導通の状態であり、弱い導通状態とならないので、ＰＭＯＳトランジスター２３を介したＶＣＮＴ端子への発振信号のリークはほとんど生じない。

また、第２実施形態でも、第１実施形態と同様、発振器１の動作モードが振動子検査モードであるときは、イネーブル信号ＥＮはローレベルに設定され、スイッチ制御信号Ｓはハイレベルに設定される。これにより、発振回路２が第２モードに設定される。図１１は、発振回路２が第２モードのときのＮＭＯＳトランジスター２１，２２，２５，３１及びＰＭＯＳトランジスター２３の導通／非導通の状態を示す図である。図１１において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図１１に示すように、第２モードにおいて、ＮＭＯＳトランジスター２１，２２，３１及びＰＭＯＳトランジスター２３はすべて導通する。これにより、ＸＩ端子とＶＣＮＴ端子とが電気的に接続され、かつ、ＸＯ端子とＶＳＳ端子とが電気的に接続される。また、ＮＭＯＳトランジスター２５が非導通となるので、ノードＮ１の電圧はグラウンド電圧に固定されない。さらに、イネーブル信号ＥＮがローレベルであるので、第２モードにおいて、増幅回路１０は増幅動作を停止し、振動子３を発振させない。したがって、第２モードでは、ＸＯ端子の電圧がグラウンド電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＩ端子に伝搬するので、例えば、ＶＣＮＴ端子に電源電圧とグラウンド電圧との間でスイングする交流電圧信号を入力することにより、オーバードライブ検査を行うことができる。また、ＶＣＮＴ端子に振幅の異なる複数の交流電圧信号を順番に入力することにより、ドライブレベル検査を行うことができる。また、ＶＣＮＴ端子及びＶＳＳ端子にネットワークアナライザー等の装置を接続し、振動子３の特性を検査することができる。

なお、本実施形態では、ＶＣＮＴ端子が「第１外部接続端子」に相当し、ＸＩ端子が「第２外部接続端子」に相当し、ＸＯ端子が「第３外部接続端子」に相当する。また、ＶＳＳ端子が「第４外部接続端子」に相当し、ＶＤＤ端子が「第５外部接続端子」に相当する。また、ＶＳＳ端子に供給されるグラウンド電圧が「第１電源電圧」に相当し、ＶＤＤ端子に供給される電源電圧が「第１電源電圧よりも高い第２電源電圧」に相当する。また、ＮＭＯＳトランジスター２１が「第１スイッチ素子」に相当し、ＮＭＯＳトランジスター２２が「第２スイッチ素子」に相当する。また、ＰＭＯＳトランジスター２３が「第３スイッチ素子」に相当する。また、ＮＭＯＳトランジスター２５が「第５スイッチ素子」に相当し、ＮＭＯＳトランジスター３１が「第６スイッチ素子」に相当する。また、ノードＮ１が「第１ノード」に相当する。

以上に説明したように、第２実施形態の発振器１では、通常動作モードにおいて、発振回路２が第１モードに設定され、第１モードにおいて、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続せず、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とＸＩ端子とを電気的に接続せず、ＮＭＯＳトランジスター２５がノードＮ１とＶＳＳ端子とを電気的に接続する。これにより、第１モードにおいて、ＸＩ端子とＶＣＮＴ端子とは電気的に接続されず、ノードＮ１の電圧はグラウンド電圧に固定される。また、第１モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＯ端子とを電気的に接続しない。そして、第１モードにおいて、増幅回路１０は増幅動作を行って振動子３を発振させる。第２実施形態の発振器１によれば、第１モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定されるため、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

また、第２実施形態の発振器１では、振動子検査モードにおいて、発振回路２が第２モードに設定され、第２モードにおいて、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とノードＮ１とを電気的に接続し、ＮＭＯＳトランジスター２２がノードＮ１とＸＩ端子とを電気的に接続し、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とＸＩ端子とを電気的に接続し、ＮＭＯＳトランジスター２５がノードＮ１とＶＳＳ端子とを電気的に接続しない。これにより、第２モードにおいて、ＸＩ端子とＶＣＮＴ端子とは電気的に接続され、ノー
ドＮ１の電圧はグラウンド電圧に固定されない。また、第２モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＯ端子とを電気的に接続する。そして、第２モードにおいて、増幅回路１０は増幅動作を停止して振動子３を発振させない。第２実施形態の発振器１によれば、第２モードにおいて、ノードＮ１の電圧がグラウンド電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＩ端子に伝搬するので、Ｔ４端子から所定の信号を入力することにより、振動子３に対してオーバードライブ検査やドライブレベル検査等を行うことができる。

１－３．第３実施形態
第３実施形態の発振器１は、第１実施形態の発振器１に対して、第１スイッチ回路２０の構成及び接続先が異なり、かつ、第２スイッチ回路３０の接続先が異なり、その他の構成及び接続関係は同様である。以下、第３実施形態の発振器１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。

図１２は、第３実施形態の発振器１の機能ブロック図である。図１２に示すように、第３実施形態の発振器１では、発振回路２が有する第１スイッチ回路２０は、スイッチ制御信号Ｓに基づいて、ＶＣＮＴ端子とＸＯ端子とを電気的に接続するか否かを切り替える回路である。本実施形態では、第１スイッチ回路２０は、スイッチ制御信号ＳがハイレベルのときにＶＣＮＴ端子とＸＯ端子とを電気的に接続し、スイッチ制御信号ＳがローレベルのときにＶＣＮＴ端子とＸＯ端子とを電気的に切断する。

また、第２スイッチ回路３０は、スイッチ制御信号Ｓに基づいて、ＶＳＳ端子とＸＩ端子とを電気的に接続するか否かを切り替える回路である。本実施形態では、第２スイッチ回路３０は、スイッチ制御信号ＳがハイレベルのときにＶＳＳ端子とＸＩ端子とを電気的に接続し、スイッチ制御信号ＳがローレベルのときにＶＳＳ端子とＸＩ端子とを電気的に切断する。

図１３は、第３実施形態の発振器１が有する発振回路２における増幅回路１０、第１スイッチ回路２０、第２スイッチ回路３０、バイアス電流生成回路４０及びバイアス電圧生成回路５０の具体的な構成例を示す図である。図１３において、増幅回路１０、第２スイッチ回路３０、バイアス電流生成回路４０及びバイアス電圧生成回路５０の構成は図４と同じであるから、その説明を省略する。

図１３に示すように、第３実施形態の発振器１では、第１スイッチ回路２０は、ＮＭＯＳトランジスター２１、ＰＭＯＳトランジスター２３，２４，２９、抵抗２６，２７及びインバーター回路２８を有する。

インバーター回路２８は、スイッチ制御信号Ｓが入力され、その論理を反転したスイッチ制御信号ＳＸを出力する。

ＰＭＯＳトランジスター２３は、ＶＣＮＴ端子とノードＮ１とを電気的に接続するか否かを切り替えるスイッチ素子である。また、ＰＭＯＳトランジスター２４は、ノードＮ１とＸＯ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＮＭＯＳトランジスター２１は、ＶＣＮＴ端子とＸＯ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＰＭＯＳトランジスター２９は、ノードＮ１とＶＤＤ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。

ＰＭＯＳトランジスター２３，２４の各ゲートにはスイッチ制御信号ＳＸが入力され、ＮＭＯＳトランジスター２１及びＰＭＯＳトランジスター２９の各ゲートにはスイッチ制御信号Ｓが入力される。

ＰＭＯＳトランジスター２３，２４は、それぞれＰチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、スイッチ制御信号Ｓがローレベルのときは、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、かつ、ＰＭＯＳトランジスター２４がノードＮ１とＸＯ端子とを電気的に接続しない第１モードとなる。また、スイッチ制御信号Ｓがハイレベルのときは、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続し、かつ、ＰＭＯＳトランジスター２４がノードＮ１とＸＯ端子とを電気的に接続する第２モードとなる。すなわち、発振回路２は、第１モードと第２モードとを有する。

ＮＭＯＳトランジスター２１は、Ｎチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＮＭＯＳトランジスター２１は、ＶＣＮＴ端子とＸＯ端子とを電気的に接続しない。また、第２モードにおいて、ＮＭＯＳトランジスター２１は、ＶＣＮＴ端子とＸＯ端子とを電気的に接続する。

ＰＭＯＳトランジスター２９は、Ｐチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＰＭＯＳトランジスター２９は、ノードＮ１とＶＤＤ端子とを電気的に接続する。その結果、第１モードにおいて、ノードＮ１の電圧が電源電圧に固定される。また、第２モードにおいて、ＰＭＯＳトランジスター２９は、ノードＮ１とＶＤＤ端子とを電気的に接続しない。その結果、第２モードにおいて、ノードＮ１の電圧は電源電圧に固定されない。

第２スイッチ回路３０は、ＮＭＯＳトランジスター３１、ＰＭＯＳトランジスター３２及び抵抗３３を有する。ＰＭＯＳトランジスター３２は、ゲートにスイッチ制御信号Ｓが入力され、ソースに電源電圧が供給され、ドレインがＮＭＯＳトランジスター３１のゲート及び抵抗３３の一端と電気的に接続されている。抵抗３３の他端は接地されている。スイッチ制御信号Ｓがローレベルのときは、ＰＭＯＳトランジスター３２のソースとドレインとが導通し、ＮＭＯＳトランジスター３１のゲートの電圧がハイレベルとなる。また、スイッチ制御信号Ｓがハイレベルのときは、ＰＭＯＳトランジスター３２のソースとドレインとが非導通となり、ＮＭＯＳトランジスター３１のゲートの電圧がローレベルとなる。

ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＩ端子とを電気的に接続するか否かを切り替えるスイッチ素子である。ＮＭＯＳトランジスター３１は、Ｎチャネル型ＭＯＳスイッチであり、スイッチ制御信号Ｓがローレベルのときにソースとドレインとが導通し、スイッチ制御信号Ｓがハイレベルのときにソースとドレインとが非導通となる。したがって、第１モードにおいて、ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＩ端子とを電気的に接続しない。また、第２モードにおいて、ＮＭＯＳトランジスター３１は、ＶＳＳ端子とＸＩ端子とを電気的に接続する。

第３実施形態でも、第１実施形態と同様、発振器１の動作モードが通常動作モードであるときは、イネーブル信号ＥＮはハイレベルに設定され、スイッチ制御信号Ｓはローレベ
ルに設定される。これにより、発振回路２が第１モードに設定される。図１４は、発振回路２が第１モードのときのＮＭＯＳトランジスター２１，３１及びＰＭＯＳトランジスター２３，２４，２９の導通／非導通の状態を示す図である。図１４において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図１４に示すように、第１モードにおいて、ＮＭＯＳトランジスター２１，３１及びＰＭＯＳトランジスター２３，２４，２９はすべて非導通となる。これにより、ＸＯ端子とＶＣＮＴ端子とは電気的に接続されず、かつ、ＸＩ端子とＶＳＳ端子とは電気的に接続されない。また、イネーブル信号ＥＮがハイレベルであるので、第１モードにおいて、増幅回路１０は増幅動作を行い、振動子３を発振させることができる。ただし、振動子３の発振によりＸＯ端子に生じる発振信号の電圧レベルが電源電圧を上回るとＰＭＯＳトランジスター２４が弱い導通状態となる。その結果、ＸＯ端子からノードＮ１へと発振信号がリークするおそれがあるが、本実施形態では、ＰＭＯＳトランジスター２９が導通することにより、発振信号が電源へとリークするものの、ＶＣＮＴ端子への発振信号のリークは低減される。さらに、ノードＮ１の電圧が電源電圧に固定されるため、電源への発振信号のリーク量が一定であるので、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

なお、本実施形態では、ＸＯ端子に生じる発振信号の電圧レベルが必ずグラウンド電圧よりも高くなるようにバイアス電圧ＶＢ２が調整されており、当該発振信号がグラウンド電圧を下回る状況は発生しない。したがって、ＮＭＯＳトランジスター２１は非導通の状態であり、弱い導通状態とならないので、ＮＭＯＳトランジスター２１を介したＶＣＮＴ端子への発振信号のリークはほとんど生じない。

また、第２実施形態でも、第１実施形態と同様、発振器１の動作モードが振動子検査モードであるときは、イネーブル信号ＥＮはローレベルに設定され、スイッチ制御信号Ｓはハイレベルに設定される。これにより、発振回路２が第２モードに設定される。図１５は、発振回路２が第２モードのときのＮＭＯＳトランジスター２１，３１及びＰＭＯＳトランジスター２３，２４，２９の導通／非導通の状態を示す図である。図１５において、「ｏｎ」は導通を表し、「ｏｆｆ」は非導通を表している。

図１５に示すように、第２モードにおいて、ＮＭＯＳトランジスター２１，３１及びＰＭＯＳトランジスター２３，２４，２９はすべて導通する。これにより、ＸＯ端子とＶＣＮＴ端子とが電気的に接続され、かつ、ＸＩ端子とＶＳＳ端子とが電気的に接続される。また、ＰＭＯＳトランジスター２９が非導通となるので、ノードＮ１の電圧は電源電圧に固定されない。さらに、イネーブル信号ＥＮがローレベルであるので、第２モードにおいて、増幅回路１０は増幅動作を停止し、振動子３を発振させない。したがって、第２モードでは、ＸＩ端子の電圧がグラウンド電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＯ端子に伝搬するので、例えば、ＶＣＮＴ端子に電源電圧とグラウンド電圧との間でスイングする交流電圧信号を入力することにより、オーバードライブ検査を行うことができる。また、ＶＣＮＴ端子に振幅の異なる複数の交流電圧信号を順番に入力することにより、ドライブレベル検査を行うことができる。また、ＶＣＮＴ端子及びＶＳＳ端子にネットワークアナライザー等の装置を接続し、振動子３の特性を検査することができる。

なお、本実施形態では、ＶＣＮＴ端子が「第１外部接続端子」に相当し、ＸＯ端子が「第２外部接続端子」に相当し、ＸＩ端子が「第３外部接続端子」に相当する。また、ＶＳＳ端子が「第４外部接続端子」に相当し、ＶＤＤ端子が「第５外部接続端子」に相当する。また、ＶＳＳ端子に供給されるグラウンド電圧が「第１電源電圧」に相当し、ＶＤＤ端子に供給される電源電圧が「第１電源電圧よりも高い第２電源電圧」に相当する。また、ＰＭＯＳトランジスター２３が「第１スイッチ素子」に相当し、ＰＭＯＳトランジスター
２４が「第２スイッチ素子」に相当する。また、ＮＭＯＳトランジスター２１が「第３スイッチ素子」に相当する。また、ＰＭＯＳトランジスター２９が「第４スイッチ素子」に相当し、ＮＭＯＳトランジスター３１が「第５スイッチ素子」に相当する。また、ノードＮ１が「第１ノード」に相当する。

以上に説明したように、第３実施形態の発振器１では、通常動作モードにおいて、発振回路２が第１モードに設定され、第１モードにおいて、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続せず、ＰＭＯＳトランジスター２４がノードＮ１とＸＯ端子とを電気的に接続せず、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とＸＯ端子とを電気的に接続せず、ＰＭＯＳトランジスター２９がノードＮ１とＶＤＤ端子とを電気的に接続する。これにより、第１モードにおいて、ＸＯ端子とＶＣＮＴ端子とは電気的に接続されず、ノードＮ１の電圧は電源電圧に固定される。また、第１モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＩ端子とを電気的に接続しない。そして、第１モードにおいて、増幅回路１０は増幅動作を行って振動子３を発振させる。第３実施形態の発振器１によれば、第１モードにおいて、ノードＮ１の電圧が電源電圧に固定されるため、ＶＣＮＴ端子の電圧に起因する発振周波数の変動が低減され、発振周波数が安定する。

また、第３実施形態の発振器１では、振動子検査モードにおいて、発振回路２が第２モードに設定され、第２モードにおいて、ＰＭＯＳトランジスター２３がＶＣＮＴ端子とノードＮ１とを電気的に接続し、ＰＭＯＳトランジスター２４がノードＮ１とＸＯ端子とを電気的に接続し、ＮＭＯＳトランジスター２１がＶＣＮＴ端子とＸＯ端子とを電気的に接続し、ＰＭＯＳトランジスター２９がノードＮ１とＶＤＤ端子とを電気的に接続しない。これにより、第２モードにおいて、ＸＯ端子とＶＣＮＴ端子とは電気的に接続され、ノードＮ１の電圧は電源電圧に固定されない。また、第２モードにおいて、ＮＭＯＳトランジスター３１がＶＳＳ端子とＸＩ端子とを電気的に接続する。そして、第２モードにおいて、増幅回路１０は増幅動作を停止して振動子３を発振させない。第３実施形態の発振器１によれば、第２モードにおいて、ノードＮ１の電圧が電源電圧に固定されず、ＶＣＮＴ端子に入力される信号がＸＯ端子に伝搬するので、Ｔ４端子から所定の信号を入力することにより、振動子３に対してオーバードライブ検査やドライブレベル検査等を行うことができる。

１－４．変形例
上記の各実施形態では、第２モードにおいて、ＶＣＮＴ端子及びＶＳＳ端子が振動子３の両端と電気的に接続されるが、振動子３の両端と電気的に接続される端子はこれらの端子に限られない。例えば、第２モードにおいて、ＶＤＤ端子及びＶＳＳ端子が振動子３の両端と電気的に接続されてもよい。

また、上記の各実施形態では、インターフェース回路９０は、ＶＤＤ端子の電圧を基準値Ｖｔよりも高い期間において、ＶＣＮＴ端子及びＯＵＴ端子から入力されるシリアルクロック信号及びシリアルデータ信号に基づいて、発振器１の動作モードを移行させているが、発振器１の動作モードを移行させる方法はこれに限られない。例えば、インターフェース回路９０は、ＶＤＤ端子への電源電圧の供給が開始されてから所定の期間において、ＶＣＮＴ端子及びＯＵＴ端子から入力されるシリアルクロック信号及びシリアルデータ信号に基づいて、発振器１の動作モードを移行させてもよい。

また、上記の各実施形態では、発振回路２に対して、ＶＣＮＴ端子からシリアルクロック信号が入力され、ＯＵＴ端子からシリアルデータ信号が入力されるが、シリアルクロック信号やシリアルデータ信号が入力される端子は、これら以外の端子であってもよい。

また、上記の各実施形態の発振器１は、ＶＣ－ＴＣＸＯ（Voltage Controlled Temperature Compensated Crystal Oscillator）等の温度補償機能及び周波数制御機能を有する発振器であるが、ＳＰＸＯ（Simple Packaged Crystal Oscillator）等の温度補償機能及び周波数制御機能を有さないシンプルな発振器、ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等の温度補償機能を有する発振器、ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等の周波数制御機能を有する発振器、ＯＣＸＯ（Oven Controlled Crystal Oscillator）等の温度制御機能を有する発振器などであってもよい。

２．電子機器
図１６は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１７は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。

本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１６の構成要素の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、発振周波数を安定化することができるので、信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、モバイル型、
ラップトップ型、タブレット型などのパーソナルコンピューター、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェットプリンターなどのインクジェット式吐出装置、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡等の医療機器、魚群探知機、各種測定機器、車両、航空機、船舶等の計器類、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、歩行者自立航法（ＰＤＲ：Pedestrian Dead Reckoning）装置等が挙げられる。

本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。

また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０が、当該外部クロック信号と発振器３１０の出力信号とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。

３．移動体
図１８は、本実施形態の移動体の一例を示す図である。図１８に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１８の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。

バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。

発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、発振周波数を安定化することができるので、信頼性の高い移動体を実現することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、電気自動車等の自動車、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１…発振器、２…発振回路、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド、６…外部端子、７…収容室、１０…増幅回路、１１…バイポーラトランジスター、１２…抵抗、１３Ａ…コンデンサー、１３Ｂ…コンデンサー、１４Ａ…可変容量素子、１４Ｂ…可変容量素子、１５Ａ…容量バンク、１５Ｂ…容量バンク、１６…コンデンサー、１７…抵抗、１８…抵抗、２０…第１スイッチ回路、２１…ＮＭＯＳトランジスター、２２…ＮＭＯＳトランジスター、２３…ＰＭＯＳトランジスター、２４…ＰＭＯＳトランジスター、２５…ＮＭＯＳトランジスター、２６…抵抗、２７…抵抗、２８…インバーター回路、２９…ＰＭＯＳトランジスター、３０…第２スイッチ回路、３１…ＮＭＯＳトランジスター、３２…ＰＭＯＳトランジスター、３３…抵抗、４０…バイアス電流生成回路、４１…ＮＭＯＳトランジスター、４２…ＮＭＯＳトランジスター、４３…可変抵抗、４４…ＰＭＯＳトランジスター、４５…ＰＭＯＳトランジスター、４６…ＰＭＯＳトランジスター、４７…コンデンサー、４８…コンデンサー、５０…バイアス電圧生成回路、５１…抵抗、５２…抵抗、５３…抵抗、５４…抵抗、６０…出力バッファー、６２…レギュレーター、７０…ＡＦＣ回路、８０…温度補償回路、８２…温度センサー、９０…インターフェース回路、９２…記憶回路、３００…電子機器、３１０…発振器、３１２…発振回路、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー

Claims (11)

1. 第１外部接続端子と、
   振動子の一端と電気的に接続される第２外部接続端子と、
   前記振動子の他端と電気的に接続される第３外部接続端子と、
   前記第２外部接続端子および前記第３外部接続端子と電気的に接続され、前記振動子から出力される信号を増幅して前記振動子に供給する増幅回路と、
   第１バイアス電圧及び第２バイアス電圧を生成し、前記増幅回路に供給するバイアス電圧生成回路と、
   第１ノードと、
   前記第１外部接続端子と前記第１ノードとを電気的に接続するか否かを切り替える第１スイッチ素子と、
   前記第１ノードと前記第２外部接続端子とを電気的に接続するか否かを切り替える第２スイッチ素子と、
   前記第１外部接続端子と前記第２外部接続端子とを電気的に接続するか否かを切り替える第３スイッチ素子と、を含み、
   第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続せず、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続しない第１モードと、
   第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続し、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続する第２モードと、を有し、
   前記第１モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続せず、
   前記第２モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続し、
   前記第１スイッチ素子及び前記第２スイッチ素子は、それぞれＮチャネル型ＭＯＳスイッチであり、
   前記第３スイッチ素子は、Ｐチャネル型ＭＯＳスイッチであり、
   前記第１バイアス電圧は前記第２バイアス電圧よりも低く、
   前記第２外部接続端子に生じる信号は前記第１バイアス電圧を基準とする発振信号であり、
   前記第３外部接続端子に生じる信号は前記第２バイアス電圧を基準とする発振信号であり、
   前記第２外部接続端子に生じる前記発振信号の電圧レベルが電源電圧よりも低くなるように前記第１バイアス電圧が調整されており、
   前記第１モードにおいて、前記第１ノードの電圧が固定される、発振回路。
2. 第１電源電圧が供給される第４外部接続端子と、
   第１電源電圧よりも高い第２電源電圧が供給される第５外部接続端子と、
   前記第１ノードと前記第４外部接続端子とを電気的に接続するか否かを切り替える第５スイッチ素子と、を含み、
   前記第１モードにおいて、前記第５スイッチ素子は、前記第１ノードと前記第４外部接続端子とを電気的に接続し、
   前記第２モードにおいて、前記第５スイッチ素子は、前記第１ノードと前記第４外部接続端子とを電気的に接続せず、
   前記第５スイッチ素子は、Ｎチャネル型ＭＯＳスイッチである、請求項１に記載の発振回路。
3. 前記第４外部接続端子と前記第３外部接続端子とを電気的に接続するか否かを切り替える第６スイッチ素子を含み、
   前記第１モードにおいて、前記第６スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続せず、
   前記第２モードにおいて、前記第６スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続する、請求項２に記載の発振回路。
4. 第１外部接続端子と、
   振動子の一端と電気的に接続される第２外部接続端子と、
   前記振動子の他端と電気的に接続される第３外部接続端子と、
   前記第２外部接続端子および前記第３外部接続端子と電気的に接続され、前記振動子から出力される信号を増幅して前記振動子に供給する増幅回路と、
   第１バイアス電圧及び第２バイアス電圧を生成し、前記増幅回路に供給するバイアス電圧生成回路と、
   第１ノードと、
   前記第１外部接続端子と前記第１ノードとを電気的に接続するか否かを切り替える第１スイッチ素子と、
   前記第１ノードと前記第２外部接続端子とを電気的に接続するか否かを切り替える第２スイッチ素子と、
   前記第１外部接続端子と前記第２外部接続端子とを電気的に接続するか否かを切り替える第３スイッチ素子と、を含み、
   第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続せず、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続しない第１モードと、
   第１スイッチ素子が前記第１外部接続端子と前記第１ノードとを電気的に接続し、かつ、第２スイッチ素子が前記第１ノードと前記第２外部接続端子とを電気的に接続する第２モードと、を有し、
   前記第１モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続せず、
   前記第２モードにおいて、前記第３スイッチ素子は、前記第１外部接続端子と前記第２外部接続端子とを電気的に接続し、
   前記第１スイッチ素子及び前記第２スイッチ素子は、それぞれＰチャネル型ＭＯＳスイッチであり、
   前記第３スイッチ素子は、Ｎチャネル型ＭＯＳスイッチであり、
   前記第１バイアス電圧は前記第２バイアス電圧よりも低く、
   前記第３外部接続端子に生じる信号は前記第１バイアス電圧を基準とする発振信号であり、
   前記第２外部接続端子に生じる信号は前記第２バイアス電圧を基準とする発振信号であり、
   前記第２外部接続端子に生じる前記発振信号の電圧レベルがグラウンド電圧よりも高くなるように前記第２バイアス電圧が調整されており、
   前記第１モードにおいて、前記第１ノードの電圧が固定される、発振回路。
5. 第１電源電圧が供給される第４外部接続端子と、
   第１電源電圧よりも高い第２電源電圧が供給される第５外部接続端子と、
   前記第１ノードと前記第５外部接続端子とを電気的に接続するか否かを切り替える第４スイッチ素子と、を含み、
   前記第１モードにおいて、前記第４スイッチ素子は、前記第１ノードと前記第５外部接続端子とを電気的に接続し、
   前記第２モードにおいて、前記第４スイッチ素子は、前記第１ノードと前記第５外部接続端子とを電気的に接続せず、
   前記第４スイッチ素子は、Ｐチャネル型ＭＯＳスイッチである、請求項４に記載の発振回路。
6. 前記第４外部接続端子と前記第３外部接続端子とを電気的に接続するか否かを切り替える第５スイッチ素子を含み、
   前記第１モードにおいて、前記第５スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続せず、
   前記第２モードにおいて、前記第５スイッチ素子は、前記第４外部接続端子と前記第３外部接続端子とを電気的に接続する、請求項５に記載の発振回路。
7. 前記第１モードにおいて、前記増幅回路は、前記振動子から出力される信号を増幅する増幅動作を行い、
   前記第２モードにおいて、前記増幅回路は、前記増幅動作を停止する、請求項１乃至６のいずれか一項に記載の発振回路。
8. 前記発振回路の外部から入力される信号に基づいて、前記第１モード又は前記第２モードを選択するインターフェース回路を含む、請求項１乃至７のいずれか一項に記載の発振回路。
9. 請求項１乃至８のいずれか一項に記載の発振回路と、
   前記振動子と、を含む、発振器。
10. 請求項９に記載の発振器を備えた、電子機器。
11. 請求項９に記載の発振器を備えた、移動体。

Images