CN111800088A - 集成电路装置、振荡器、电子设备以及移动体 - Google Patents

集成电路装置、振荡器、电子设备以及移动体 Download PDF

Info

Publication number
CN111800088A
CN111800088A CN202010236084.4A CN202010236084A CN111800088A CN 111800088 A CN111800088 A CN 111800088A CN 202010236084 A CN202010236084 A CN 202010236084A CN 111800088 A CN111800088 A CN 111800088A
Authority
CN
China
Prior art keywords
circuit
power supply
regulator
integrated circuit
temperature compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010236084.4A
Other languages
English (en)
Other versions
CN111800088B (zh
Inventor
泽田光章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN111800088A publication Critical patent/CN111800088A/zh
Application granted granted Critical
Publication of CN111800088B publication Critical patent/CN111800088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/323—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator having more than two terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

提供集成电路装置、振荡器、电子设备以及移动体，能够抑制因温度补偿的精度下降而产生相位噪声等的情况，实现时钟信号的高精度化。集成电路装置包含：振荡电路，其通过使振子进行振荡而生成振荡信号；温度补偿电路，其进行振荡电路的振荡频率的温度补偿；输出电路，其根据振荡信号来输出时钟信号；第1调节器，其根据电源电压来生成第1调节电源电压，并供给到温度补偿电路；以及第2调节器，其根据电源电压来生成第2调节电源电压，并供给到输出电路。

Description

集成电路装置、振荡器、电子设备以及移动体
技术领域
本发明涉及集成电路装置、振荡器、电子设备以及移动体等。
背景技术
以往，公知有具有使石英振子等振子进行振荡的振荡电路的集成电路装置。例如在专利文献1中公开了如下的半导体电路：为了减少由振荡电路的信号与输出电路的信号之间的干扰引起的输出信号的特性劣化，在振荡电路与输出电路之间设置直流电路。该直流电路被输入基于电源电压的电压，并输出直流电压和直流电流中的至少一方。
专利文献1：日本特开2016-72297号公报
在基于振荡信号来输出时钟信号的输出电路中，由于进行高频信号的缓冲或驱动，所以输出电路是产生噪声的噪声源。另一方面，在具有振荡电路的集成电路装置中，设置有用于进行振荡频率的温度补偿的温度补偿电路。希望该温度补偿电路在低噪声的环境下进行动作。但是，当由于来自输出电路的噪声而使供给到温度补偿电路的电源电压发生变动时，温度补偿的精度会劣化，产生由相位抖动等引起的相位噪声。
发明内容
本发明的一个方式涉及集成电路装置，该集成电路装置包含：振荡电路，其通过使振子进行振荡而生成振荡信号；温度补偿电路，其进行所述振荡电路的振荡频率的温度补偿；输出电路，其根据所述振荡信号来输出时钟信号；第1调节器，其根据电源电压来生成第1调节电源电压，并供给到所述温度补偿电路；以及第2调节器，其根据所述电源电压来生成第2调节电源电压，并供给到所述输出电路。
附图说明
图1是本实施方式的集成电路装置的结构例。
图2是本实施方式的集成电路装置的详细结构例。
图3是由电源电压变动引起的温度补偿的精度劣化的说明图。
图4是集成电路装置的布局配置例。
图5是示出集成电路装置中的电流路径的示意图。
图6是示出集成电路装置中的高频信号的信号路径的示意图。
图7是振荡电路的结构例。
图8是输出电路的结构例。
图9是LVDS的驱动器电路的说明图。
图10是PECL的驱动器电路的说明图。
图11是HCSL的驱动器电路的说明图。
图12是CMOS的驱动器电路的说明图。
图13是LVDS的差动输出信号的信号波形例。
图14是PECL的差动输出信号的信号波形例。
图15是在振荡电路、输出电路中产生的噪声的说明图。
图16是调节器的结构例。
图17是调节器的其他结构例。
图18是基准电压生成电路的结构例。
图19是温度传感器的结构例。
图20是温度补偿电路的结构例。
图21是振荡器的第1构造例。
图22是振荡器的第2构造例。
图23是电子设备的结构例。
图24是移动体的结构例。
标号说明
T1、T2、T7：焊盘；T3：电源焊盘；T4：地焊盘；T5、T6：时钟焊盘；L1、L2：信号线；CN1～CN4：拐角部；SD1、SD2、SD3、SD4：边；DR1、DR2、DR3、DR4：方向；TE3、TE4、TE5、TE6、TE7：外部端子；LPW1、LPW2：电源线；CK、CKX：时钟信号；OSC：振荡信号；VCP：温度补偿电压；VREG1、VREG2：调节电源电压；EIN：外部输入信号；VREF：基准电压；VT：温度检测电压；VR1～VRn、VRB：基准电压；C1、C2、C31～C3n、C4、CA：电容器；IS、IST：电流源；BP、BP1、BP2、BP3、BPT：双极晶体管；RA1～RA3、RB、RC1、RC2、RD1～RD3、RQ：电阻；OPA：运算放大器；TA1、TA2、TD1、TD2、TD3：晶体管；4：振荡器；5：封装；6：基座；7：盖；8、9：外部端子；10：振子；12：电路部件；14：振荡器；15：封装；16：基座；17：盖；18、19：外部端子；20、21：集成电路装置；30：振荡电路；32：驱动电路；34：基准电压供给电路；36、37：可变电容电路；40：输出电路；42：缓冲电路；43：波形整形电路；44：分频器；45：电平移位器&预驱动器；46：输出驱动器；50：控制电路；60：温度补偿电路；62：0次校正电路；64：1次校正电路；66：高次校正电路；68：电流电压转换电路；70：温度传感器；80：电源电路；81、82：调节器；90：基准电压生成电路；100：存储部；206：汽车；207：车体；208：控制装置；209：车轮；220：处理装置；500：电子设备；510：通信接口；520：处理装置；530：操作界面；540：显示部；550：存储器。
具体实施方式
以下，对本实施方式进行说明。另外，以下说明的本实施方式并非不合理地限定权利要求书所记载的内容。另外，在本实施方式中说明的结构并不全部都是必需的构成要件。
1.集成电路装置
图1示出本实施方式的集成电路装置20的结构例。本实施方式的集成电路装置20包含振荡电路30、温度补偿电路60、输出电路40以及调节器81、82。另外，本实施方式的振荡器4包含振子10和集成电路装置20。振子10与集成电路装置20电连接。例如使用收纳振子10和集成电路装置20的封装的内部布线、接合线或金属凸块等将振子10与集成电路装置20电连接。
振子10是通过电信号产生机械振动的元件。振子10例如能够通过石英振动片等振动片来实现。例如，振子10能够通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等实现。例如振子10也可以是内置在不具有恒温槽的温度补偿型石英振荡器(TCXO)中的振子，还可以是内置在具有恒温槽的恒温槽型石英振荡器(OCXO)中的振子。另外，本实施方式的振子10例如能够通过厚度剪切振动型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片实现。例如，作为振子10，可以采用SAW(Surface Acoustic Wave：表面声波)谐振器、使用硅基板形成的作为硅制振子的MEMS(Micro Electro MechanicalSystems：微机电系统)振子等。
集成电路装置20是被称为IC(Integrated Circuit：集成电路)的电路装置。例如，集成电路装置20是通过半导体工艺制造的IC，是在半导体基板上形成有电路元件的半导体芯片。
集成电路装置20包含振荡电路30、输出电路40、温度补偿电路60以及调节器81、82。另外，集成电路装置20可以包含焊盘T1、T2、电源焊盘T3、地焊盘T4、时钟焊盘T5、T6以及控制电路50。焊盘是集成电路装置20的端子。例如，在焊盘区域中，从作为绝缘层的钝化膜露出金属层，例如，通过该露出的金属层构成焊盘。
焊盘T1与振子10的一端电连接，焊盘T2与振子10的另一端电连接。例如使用收纳振子10和集成电路装置20的封装的内部布线、接合线或金属凸块等将振子10与集成电路装置20的焊盘T1、T2电连接。焊盘T1是第1焊盘，焊盘T2是第2焊盘。焊盘T1、T2经由信号线L1、L2而与振荡电路30电连接。信号线L1、L2是将焊盘T1、T2与振荡电路30连接的布线。
电源焊盘T3是被供给电源电压VDD的焊盘。例如，从外部的电源供给设备向电源焊盘T3供给电源电压VDD。地焊盘T4是供给作为地电压的GND的焊盘。GND也可以称为VSS，地电压例如是接地电位。在本实施方式中，将“地”适当地记载为GND。时钟焊盘T5、T6是输出基于振荡电路30的振荡信号OSC而生成的时钟信号CK、CKX的焊盘。这里，输出构成差动时钟信号的时钟信号CK、CKX。时钟信号CK、CKX可以称为构成差动时钟信号的第1时钟信号、第2时钟信号。另外，也可以以不是差动的单端CMOS或限幅正弦波的信号形式输出时钟信号。电源焊盘T3、地焊盘T4、时钟焊盘T5、T6分别与振荡器4的外部连接用的外部端子TE3、TE4、TE5、TE6电连接。例如使用封装的内部布线、接合线或金属凸块等进行电连接。而且，振荡器4的外部端子TE3、TE4、TE5、TE6与外部设备电连接。
振荡电路30是使振子10进行振荡的电路。例如，振荡电路30与焊盘T1和焊盘T2电连接，通过使振子10进行振荡而生成振荡信号OSC。例如，振荡电路30经由与焊盘T1、T2连接的信号线L1和信号线L2而对振子10进行驱动，使振子10进行振荡。例如，振荡电路30包含设置在焊盘T1、T2之间的振荡用的驱动电路等。例如，振荡电路30可以由实现驱动电路的双极晶体管等晶体管、以及电容器或电阻等无源元件实现。驱动电路是振荡电路30的核心电路，驱动电路通过对振子10进行电流驱动或电压驱动而使振子10进行振荡。作为振荡电路30，例如可以使用皮尔斯型、考毕兹型、反相器型或哈特利型等各种类型的振荡电路。另外，也可以在振荡电路30设置可变电容电路，通过该可变电容电路的电容调整，能够对振荡频率进行调整。可变电容电路可以由变容二极管等可变电容元件实现。可变电容电路例如与连接焊盘T1的信号线L1电连接。振荡电路30也可以具有：第1可变电容电路，其与连接焊盘T1的信号线L1电连接；以及第2可变电容电路，其与连接焊盘T2的信号线L2电连接。另外，本实施方式中的连接是电连接。电连接是指以能够传递电信号的方式连接，是能够通过电信号来传递信息的连接。电连接也可以是经由有源元件等的连接。
输出电路40根据来自振荡电路30的振荡信号OSC来输出时钟信号CK、CKX。例如，输出电路40对来自振荡电路30的振荡信号OSC进行缓冲而输出时钟信号CK、CKX。例如，输出电路40也可以进行振荡信号OSC的波形整形、电压电平的电平移位等。输出电路40例如可以以各种信号形式将时钟信号CK、CKX输出到外部。例如，输出电路40以LVDS(Low VoltageDifferential Signaling：低电压差分信号)、PECL(Positive Emitter Coupled Logic：正射极耦合逻辑)、HCSL(High Speed Current Steering Logic：高速电流驱动逻辑)或差动的CMOS(Complementary MOS：互补金属氧化物半导体)等的信号形式将时钟信号CK、CKX输出到外部。例如，输出电路40可以是以LVDS、PECL、HCSL以及差动的CMOS中的至少2个信号形式输出时钟信号的电路。在该情况下，输出电路40以控制电路50所设定的信号形式输出时钟信号。另外，输出电路40输出的时钟信号的信号形式并不限定于差动的信号形式，也可以是例如单端CMOS或限幅正弦波等不是差动的信号形式。在该情况下，不需要输出时钟信号CKX。
控制电路50进行各种控制处理。例如，控制电路50进行集成电路装置20的整体控制。例如，对集成电路装置20的动作顺序进行控制。另外，控制电路50对温度补偿电路60进行控制。另外，控制电路50也可以进行振荡电路30、输出电路40或调节器81、82的控制。控制电路50例如可以通过基于门阵列等自动配置布线的ASIC(Application SpecificIntegrated Circuit：专用集成电路)电路来实现。
温度补偿电路60进行振荡电路30的振荡频率的温度补偿。例如，温度补偿电路60根据温度检测电压等的温度检测结果来生成温度补偿电压VCP，并将温度补偿电压VCP输出到振荡电路30，由此进行振荡电路30的振荡频率的温度补偿。例如，温度补偿电路60对振荡电路30所具有的可变电容电路输出作为该可变电容电路的电容控制电压的温度补偿电压VCP，由此进行温度补偿。温度补偿是抑制由温度变动引起的振荡频率变动而进行补偿的处理。
调节器81根据电源电压VDD来生成调节电源电压VREG1。例如，调节器81根据来自电源焊盘T3的电源电压VDD，生成VDD＞VREG1的恒定电压的调节电源电压VREG1。调节器81是第1调节器，调节电源电压VREG1是第1调节电源电压。而且，调节器81将所生成的调节电源电压VREG1供给到温度补偿电路60。另外，调节器81也将调节电源电压VREG1供给到控制电路50。另外，也可以设置与调节器81不同的调节器，通过该调节器将调节电源电压供给到控制电路50。
调节器82根据电源电压VDD来生成调节电源电压VREG2。例如，调节器82根据来自电源焊盘T3的电源电压VDD，生成VDD＞VREG2的恒定电压的调节电源电压VREG2。调节器82是第2调节器，调节电源电压VREG2是第2调节电源电压。而且，调节器82将所生成的调节电源电压VREG2供给到输出电路40。另外，调节器82也将调节电源电压VREG2供给到振荡电路30。另外，也可以设置与调节器82不同的调节器，通过该调节器将调节电源电压供给到振荡电路30。
图2示出集成电路装置20的详细结构例。在图2中，除了图1的结构之外，还设置有温度传感器70、基准电压生成电路90、存储部100、焊盘T7。
温度传感器70是对温度进行检测的传感器。具体来说，温度传感器70输出根据环境温度而变化的温度依赖电压来作为温度检测电压VT。例如，温度传感器70利用具有温度依赖性的电路元件来生成温度检测电压VT。具体来说，温度传感器70通过使用PN结的正向电压所具有的温度依赖性，输出电压值根据温度而变化的温度检测电压VT。作为PN结的正向电压，例如可以使用双极晶体管的基极/发射极间电压等。
温度补偿电路60进行基于多项式近似的模拟方式的温度补偿。例如，在通过多项式来近似对振子10的频率温度特性进行补偿的温度补偿电压VCP的情况下，温度补偿电路60根据该多项式的系数信息来进行模拟方式的温度补偿。模拟方式的温度补偿例如是由作为模拟信号的电流信号或电压信号的加法处理等实现的温度补偿。例如，在通过高次的多项式来近似温度补偿电压VCP的情况下，多项式的0次系数、1次系数、高次系数分别作为0次校正数据、1次校正数据、高次校正数据而被存储在存储部100中。例如被存储在由非易失性存储器实现的存储部100中。高次系数例如是比1次大的高次的次数系数。高次校正数据是与高次系数对应的校正数据。例如在通过5次多项式来近似温度补偿电压VCP的情况下，多项式的0次系数、1次系数、2次系数、3次系数、4次系数、5次系数作为0次校正数据、1次校正数据、2次校正数据、3次校正数据、4次校正数据、5次校正数据而被存储在存储部100中。而且，温度补偿电路60根据0次校正数据～5次校正数据来进行温度补偿。另外，也可以省略基于2次校正数据或4次校正数据的温度补偿。另外，多项式近似的次数是任意的，例如也可以进行3次的多项式近似或比5次大的次数的多项式近似。另外，温度传感器70也可以进行0次校正。另外，也可以不将温度传感器70设置在集成电路装置20中，而是温度补偿电路60根据从外部输入的温度检测电压等温度检测信号来进行温度补偿。
控制电路50可以进行温度补偿电路60、振荡电路30、输出电路40、调节器81、82、存储部100的控制。例如控制电路50具有寄存器，在使振子10进行振荡而输出时钟信号CK、CKX的正常动作的开始时，读出存储在存储部100中的信息并将其传送并存储在控制电路50的寄存器中。然后，根据存储在寄存器中的信息，生成各种控制信号并输出到集成电路装置20的各电路，从而对各电路进行控制。因此，在正常动作时，控制电路50不需要进行高速的动作，因此能够降低由控制电路50产生的噪声。另外，集成电路装置20也可以具有打开温度补偿的第1模式和关闭温度补偿的第2模式。在该情况下，控制电路50能够进行第1模式与第2模式的切换控制。
基准电压生成电路90根据电源电压VDD来生成基准电压VREF。例如生成在存在电源电压变动或温度变动的情况下仍为恒定电压的基准电压VREF。基准电压生成电路90例如可以由基于带隙电压来生成基准电压VREF的带隙基准电路等实现。
调节器81根据来自电源焊盘T3的电源电压VDD和来自基准电压生成电路90的基准电压VREF来生成调节电源电压VREG1。通过使用在存在电源电压变动或温度变动的情况下仍为恒定电压的基准电压VREF，可以生成VDD＞VREG1的电源电压、即在存在电源电压变动或温度变动的情况下仍为恒定电压的调节电源电压VREG1。然后，调节器81将所生成的调节电源电压VREG1供给到温度补偿电路60和控制电路50。
调节器82根据来自电源焊盘T3的电源电压VDD和来自基准电压生成电路90的基准电压VREF，生成调节电源电压VREG2。通过使用在存在电源电压变动或温度变动的情况下仍为恒定电压的基准电压VREF，可以生成VDD＞VREG2的电源电压、即在存在电源电压变动或温度变动的情况下仍为恒定电压的调节电源电压VREG2。然后，调节器82将所生成的调节电源电压VREG2供给到输出电路40和振荡电路30。
然后，调节器81生成例如作为固定电压的调节电源电压VREG1。另一方面，调节器82生成例如电压被可变地设定的调节电源电压VREG2。例如，存储部100存储电压设定信息，调节器82生成电压根据存储在存储部100中的电压设定信息而被可变地设定的调节电源电压VREG2。由此，能够可变地设定输出电路40、振荡电路30的电源电压电平。例如，在与降低功耗相比更重视降低由相位抖动引起的相位噪声的机型中，将调节电源电压VREG2设定为高电压。另一方面，在与降低相位噪声相比更重视降低功耗的机型中，将调节电源电压VREG2设定为低电压。
焊盘T7是被输入外部输入信号EIN的焊盘。焊盘T7与振荡器4的外部端子TE7电连接。例如，作为外部输入信号EIN，经由焊盘T7来输入频率控制信号、输出使能信号或待机信号。控制电路50根据从焊盘T7输入的频率控制信号、输出使能信号或待机信号来进行频率控制、输出使能控制或待机控制的处理。另外，在测试模式下，也可以是，能够经由焊盘T7来输入振子10的测试用的信号。在该情况下，设置用于将焊盘T7与信号线L1连接的开关电路，经由开关电路和信号线L1将从焊盘T7输入的测试用信号输入到振子10的一端。由此，能够进行振子10的过驱动等的测试、检查。另外，在存储部100由非易失性存储器实现的情况下，在向非易失性存储器写入信息时，可以经由焊盘T7来输入存储器写入用的高电压，并供给到作为存储部100的非易失性存储器。
存储部100是存储各种信息的电路，可以由半导体存储器等实现。具体来说，存储部100可以由非易失性存储器实现。作为非易失性存储器，可以使用例如能够电擦除数据的EEPROM(Electrically Erasable Programmable Read-Only Memory：电可擦可编程只读存储器)、使用了FAMOS(Floating gate Avalanche injection MOS：浮栅雪崩注入MOS)等的OTP(One Time Programmable：一次性可编程)存储器等。或者，非易失性存储器也可以是使用了熔断器单元的存储器。而且，在温度补偿电路60进行基于多项式近似的温度补偿的情况下，由非易失性存储器等实现的存储部100存储多项式近似的系数信息。例如，作为多项式近似的系数信息，存储部100存储上述0次校正数据、1次校正数据、高次校正数据。这样的系数信息即校正数据例如在集成电路装置20或振荡器4的制造时或出厂时被写入并存储在由非易失性存储器等实现的存储部100中。由此，能够设定与振荡器4的机型对应的温度补偿的系数信息。
如上所述，本实施方式的集成电路装置20包含：振荡电路30，其生成振荡信号OSC；温度补偿电路60，其进行温度补偿；以及输出电路40，其基于振荡信号OSC而输出时钟信号CK、CKX。另外，集成电路装置20包含：调节器81，其根据电源电压VDD来生成调节电源电压VREG1并供给到温度补偿电路60；以及调节器82，其根据电源电压VDD来生成调节电源电压VREG2并供给到输出电路40。这样，作为温度补偿电路60的电源电压的调节电源电压VREG1和作为输出电路40的电源电压的调节电源电压VREG2是由不同的调节器81、82生成的。由此，即使在输出电路40产生噪声的情况下，也能够防止该噪声对温度补偿电路60的温度补偿带来不良影响而使时钟信号CK、CKX产生相位噪声等的情况。
即，在根据振荡信号OSC来输出时钟信号CK、CKX的输出电路40中进行高频信号的缓冲或驱动，因此在输出电路40中产生由高频信号引起的噪声。而且，当输出电路40和温度补偿电路60通过相同的电源电压进行动作时，在输出电路40中产生的噪声经由电源线等传递到温度补偿电路60。由此，在温度补偿电路60的电源电压中产生电源噪声，温度补偿电路60的温度补偿精度劣化。其结果是，在时钟信号CK、CKX中产生由相位抖动等引起的相位噪声，时钟信号CK、CKX的精度劣化。
例如，图3是由电源电压变动引起的温度补偿精度的劣化的说明图。例如，图3的A1是向温度补偿电路60供给适当的电源电压的情况下的温度补偿电压VCP的温度特性的例子。温度补偿电路60输出A1所示的温度特性的温度补偿电压VCP，通过温度补偿电压VCP来调整振荡电路30的负载电容，从而实现不依赖于温度地使频率保持恒定的振荡频率的温度补偿。与此相对，在供给到温度补偿电路60的电源电压比适当的电源电压低的情况下，温度补偿电压VCP为图3的A2所示的温度特性。另外，在供给到温度补偿电路60的电源电压比适当的电源电压高的情况下，温度补偿电压VCP为A3所示的温度特性。这样，当供给到温度补偿电路60的电源电压发生变动时，由温度补偿电路60生成的温度补偿电压VCP也发生变动。例如，由于温度变动会对后述的图20所示的温度补偿电路60的高次校正电路66中的3次高温侧、低温侧的增益产生影响，所以A1所示的适当的温度特性如A2、A3所示那样发生变动。而且，当由温度补偿电路60输出的温度补偿电压VCP的温度特性像这样发生变动时，温度补偿的精度会劣化，在时钟信号CK、CKX中产生相位噪声。即，通过温度补偿电路来输出图3的A1所示的温度特性的温度补偿电压VCP，使振荡频率保持恒定，但当存在A2、A3所示的温度特性的变动时，振荡频率也会发生变动。因此，例如，当由于来自输出电路40的噪声而使温度补偿电路60的电源电压发生变动时，振荡频率也会发生变动，产生相位噪声。
关于该点，在本实施方式中，对输出电路40供给来自调节器82的调节电源电压VREG2，另一方面，对温度补偿电路60供给来自与调节器82分开设置的调节器81的调节电源电压VREG1。通过进行这样的电源电压的分离，抑制了由输出电路40产生的电源噪声传递到温度补偿电路60的调节电源电压VREG1，能够防止调节电源电压VREG1的变动。因此，即使在输出电路40中产生了噪声的情况下，温度补偿电路60也能够输出图3的A1所示的适当的温度特性的温度补偿电压VCP，抑制了相位噪声的产生，能够实现时钟信号CK、CKX的高精度化。
例如，温度补偿电路60是进行基于多项式近似的模拟方式的温度补偿的电路。即，在通过多项式来近似图3的A1所示的温度补偿电压VCP的情况下，温度补偿电路60根据该多项式的系数信息来进行模拟方式的温度补偿。例如，在以数字方式进行温度补偿的情况下，通过数字数据的运算处理来进行温度补偿处理，因此即使电源电压发生变动，温度补偿的精度也不会劣化。与此相对，在以模拟方式进行温度补偿的情况下，如在图3中说明的那样，当电源电压发生变动时，温度补偿的精度会劣化，产生相位噪声。
关于该点，在本实施方式中，通过与调节器82分开设置的调节器81对进行基于多项式近似的模拟方式的温度补偿的温度补偿电路60供给调节电源电压VREG1。因此，即使在温度补偿电路60以模拟方式进行温度补偿的情况下，也抑制了由来自输出电路40的噪声引起的温度补偿电路60中的电源变动，能够进行高精度的温度补偿，因此能够降低相位噪声。
另外，在本实施方式中，如在后述的图8～图14中所详细说明的那样，输出电路40以LVDS、PECL、HCSL以及差动的CMOS中的至少1个信号形式来输出时钟信号CK、CKX。而且，在以这样的信号形式输出时钟信号CK、CKX的情况下，在输出电路40中产生由高频信号引起的较大的噪声。关于该点，在本实施方式中，供给到作为噪声源的输出电路40的调节电源电压VREG2和供给到温度补偿电路60的调节电源电压VREG1是由不同的调节器生成的。因此，即使在输出电路40以LVDS、PECL、HCSL以及差动的CMOS中的至少1个信号形式输出时钟信号CK、CKX而在输出电路40中产生了由高频信号引起的噪声的情况下，也能够降低该噪声对温度补偿电路60的温度补偿带来的不良影响，能够降低相位噪声等。
另外，在本实施方式中，调节器81生成作为固定电压的调节电源电压VREG1，调节器82生成电压可变的调节电源电压VREG2。具体来说，存储部100存储电压设定信息，调节器82生成电压根据存储在存储部100中的电压设定信息而被可变地设定的调节电源电压VREG2。例如，在由非易失性存储器等实现的存储部100中存储电压设定信息，根据电压设定信息来设定调节器82所具有的可变电阻的电阻值，由此调节电源电压VREG2的电压被可变地设定。而且，用于设定调节电源电压VREG2的电压设定信息例如在集成电路装置20或振荡器4的制造时或出厂时被写入并存储在由非易失性存储器等实现的存储部100中。由此，能够设定与集成电路装置20或振荡器4的机型对应的调节电源电压VREG2。
例如，如果将供给到输出电路40的调节电源电压VREG2设为高电压，则相对于噪声电平的信号电平相对地上升，因此能够降低相位噪声。但是，当调节电源电压VREG2为高电压时，输出电路40中的功耗增大。特别是由于输出电路40进行高频信号的缓冲或驱动，所以在集成电路装置20的功耗中，输出电路40的功耗所占的比例较大。因此，当调节电源电压VREG2变高而使输出电路40的功耗增大时，难以实现集成电路装置20的节电化。另一方面，如果将供给到输出电路40的调节电源电压VREG2设为低电压，则输出电路40的功耗下降，因此能够实现集成电路装置20的有效的节电化。但是，当调节电源电压VREG2为低电压时，相对于噪声电平的信号电平相对地下降，因此相位噪声增大。这样，相位噪声与功耗处于折中的关系。
关于该点，在本实施方式中，对于供给到输出电路40的调节电源电压VREG2，例如可以根据电压设定信息来可变地设定电压。因此，例如针对与降低功耗相比更重视降低相位噪声的用户，通过向存储部100写入将调节电源电压VREG2设定为高电压的电压设定信息来进行应对。即，准备调节电源电压VREG2被设定为高电压的机型来作为用户重视相位噪声的集成电路装置20、振荡器4的机型。另一方面，针对与降低相位噪声相比更重视降低功耗的用户，通过向存储部100写入将调节电源电压VREG2设定为低电压的电压设定信息来进行应对。即，准备调节电源电压VREG2被设定为低电压的机型来作为用户重视功耗的集成电路装置20、振荡器4的机型。这样，在相位噪声与功耗处于折中的关系的情况下，也能够向用户提供与用户的期望对应的适当的机型的集成电路装置20、振荡器4。而且，通过将调节电源电压VREG1设为固定电压，能够防止温度补偿电压VCP如图3的A2、A3所示那样发生变动的情况，能够供给A1所示的适当的温度特性的温度补偿电压VCP。
2.布局配置
图4示出本实施方式的集成电路装置20的布局配置例。在图4的布局配置例中，示出了在图2或图1中说明的各电路的电路配置区域。电路配置区域是配置有构成电路的电路元件、以及将电路元件之间连接起来的布线的区域。电路元件是晶体管等有源元件以及电阻、电容器等无源元件。另外，在图4～图6的布局配置例中，示出了在与集成电路装置20的形成有电路元件的基板垂直的方向上俯视观察时的配置例。
集成电路装置20具有边SD1、SD2、SD3、SD4。边SD1、SD2、SD3、SD4分别是第1边、第2边、第3边、第4边。边SD1、SD2、SD3、SD4与作为集成电路装置20的矩形的半导体芯片的边对应。例如，边SD1、SD2、SD3、SD4是半导体芯片的基板的边。半导体芯片也被称为硅片。边SD2是与边SD1交叉的边。这里，交叉例如是指垂直。边SD3是边SD1的对边。边SD4是边SD2的对边。边SD1和边SD3与边SD2和边SD4交叉。这里，设从边SD1朝向边SD3的方向为DR1，从边SD2朝向边SD4的方向为DR2。另外，设方向DR1的相反方向为方向DR3，方向DR2的相反方向为方向DR4。方向DR1、DR2、DR3、DR4分别是第1方向、第2方向、第3方向、第4方向。另外，在图4中，CN1是边SD2与边SD3交叉的拐角部，CN2是边SD1与边SD4交叉的拐角部。拐角部CN1、CN2是相对的拐角部。另外，CN3是边SD1与边SD2交叉的拐角部，CN4是边SD3与边SD4交叉的拐角部。拐角部CN3、CN4是相对的拐角部。
而且，如图4所示，本实施方式的集成电路装置20包含被供给电源电压VDD的电源焊盘T3，电源焊盘T3与调节器82的距离LV2比电源焊盘T3与调节器81的距离LV1短。即，向输出电路40供给调节电源电压VREG2的调节器82配置在电源焊盘T3的附近，与此相对，向温度补偿电路60供给调节电源电压VREG1的调节器81配置在远离电源焊盘T3的位置。例如电源焊盘T3沿着边SD2配置。具体来说，电源焊盘T3配置在边SD2的中央部附近，例如配置在调节器82与输出电路40之间。例如在设方向DR1的相反方向为DR3的情况下，调节器82配置在电源焊盘T3的方向DR3上，输出电路40配置在电源焊盘T3的方向DR1上。这样，调节器82、电源焊盘T3沿着边SD2配置，具体来说，以与电源焊盘T3相邻的方式配置调节器82。由此，调节器82与电源焊盘T3的距离LV2变近。
另一方面，调节器81例如沿着边SD3配置。例如，调节器81配置在温度补偿电路60与边SD3之间。这样，电源焊盘T3沿着边SD2配置，与此相对，调节器81沿着与边SD2交叉的边SD3配置。由此，调节器81与电源焊盘T3的距离LV1变远。
例如，输出电路40为了进行高频信号的缓冲或驱动而消耗大量的电流。并且，调节器82对这样消耗大量电流的输出电路40供给调节电源电压VREG2。因此，从电源焊盘T3向调节器82流过大量的电流，产生了电源电压VDD出现电压下降等不良影响。关于该点，在图4中，电源焊盘T3与调节器82的距离LV2变短，因此，即使在从电源焊盘T3向调节器82流过大量的电流的情况下，也能够使该不良影响成为最小限度。
另一方面，向温度补偿电路60供给调节电源电压VREG1的调节器81配置在远离电源焊盘T3的距离LV1的位置。这样，通过使距电源焊盘T3的距离LV1变远，抑制了由于从电源焊盘T3向调节器82或输出电路40流过大电流而产生的电源噪声传递到调节器81侧的情况。由此，抑制了调节电源电压VREG1由于该电源噪声而发生变动的情况，能够将电位稳定的调节电源电压VREG1从调节器81供给到温度补偿电路60。由此，能够防止因温度补偿的精度劣化而产生相位噪声等的情况。
另外，如图4所示，来自电源焊盘T3的电源电压VDD经由电源线LPW1而被供给到调节器81，经由电源线LPW2而被供给到调节器82。LPW1是第1电源线，LPW2是第2电源线。此时，在本实施方式中，使连接电源焊盘T3与调节器81的电源线LPW1的布线宽度WP1比连接电源焊盘T3与调节器82的电源线LPW2的布线宽度WP2细。即，将与调节器82连接的电源线LPW2的布线宽度WP2加粗，另一方面，使与调节器81连接的电源线LPW1的布线宽度WP1变细。而且，通过将电源线LPW2的布线宽度WP2加粗，能够以低阻抗向调节器82供给来自电源焊盘T3的大电流。另一方面，通过使电源线LPW1的布线宽度WP1变细而使电源线LPW1的阻抗比电源线LPW2的阻抗高。通过进行这样的阻抗分离，流过大电流的电源线LPW2侧的噪声不会传到电源线LPW1侧，能够降低供给到调节器81的电源电压VDD的噪声。由此，能够在低噪声的电源下进行温度补偿电路60的动作，能够抑制由电源噪声引起的温度补偿的精度劣化。即，从电源焊盘T3向调节器82流过大电流，所产生的噪声也增大。而且，通过使与调节器81连接的电源线LPW1的布线宽度WP1变细，电源线LPW1的阻抗增大，抑制了在调节器82侧产生的电源噪声传递到调节器81。由于从调节器81流向温度补偿电路60、控制电路50的电流是小电流，所以即使电源线LPW1的阻抗增大，也不会产生大的问题。而且，由于调节器82侧的电源噪声不向调节器81侧传递，所以调节器81向温度补偿电路60供给的调节电源电压VREG1也为低噪声，能够防止由电源噪声引起的温度补偿精度的劣化等。另外，电源线LPW1的布线宽度WP1和电源线LPW2的布线宽度WP2也可以不必均匀。在该情况下，只要布线宽度WP1的平均值比布线宽度WP2的平均值小即可。
另外，如图4所示，集成电路装置20包含被供给地电压的地焊盘T4，地焊盘T4与调节器81的距离LG1比地焊盘T4与调节器82的距离LG2短。即，向温度补偿电路60供给调节电源电压VREG1的调节器81配置在地焊盘T4的附近，与此相对，向输出电路40供给调节电源电压VREG2的调节器82配置在远离地焊盘T4的位置。例如，调节器81和地焊盘T4沿着边SD3配置。由此，调节器81与地焊盘T4的距离LG1变近。另一方面，调节器82沿着边SD2配置。这样，地焊盘T4沿着边SD3配置，与此相对，调节器82沿着与边SD3交叉的边SD2配置。由此，调节器82与地焊盘T4的距离LG2变远。
例如，当调节器81与地焊盘T4的距离LG1变远时，通过在连接调节器81与地焊盘T4的地电源线中流过电流，地电压会发生变动。这样，当地电压发生变动时，调节器81向温度补偿电路60输出的调节电源电压VREG1也发生变动。由此，温度补偿电压VCP也发生变动，温度补偿的精度下降。另外，当调节器82侧的地电压的变动传到调节器81侧时，调节电源电压VREG1也发生变动，温度补偿电压VCP发生变动，产生相位噪声。
关于该点，在图4中，地焊盘T4与调节器81的距离LG1比地焊盘T4与调节器82的距离LG2短。这样，通过使地焊盘T4与调节器81的距离LG1变近，能够抑制地电压的变动。另外，通过使地焊盘T4与调节器82的距离LG2变远，能够抑制因调节器82侧的噪声被传递而使地电压发生变动的情况。这样，通过抑制地电压的变动，也抑制了调节器81向温度补偿电路60输出的调节电源电压VREG1的变动。因此，能够防止因温度补偿的精度下降而使相位噪声增加的情况。
另外，在图4中，振荡电路30沿着集成电路装置20的边SD1配置，输出电路40沿着边SD2配置。而且，调节器82配置在边SD1与边SD2交叉的拐角部CN3处。
即，如图4所示，振荡电路30沿着集成电路装置20的边SD1配置。例如，以振荡电路30的边SD1侧的边沿着集成电路装置20的边SD1的方式配置振荡电路30。例如，以振荡电路30的沿着长边方向的边沿着边SD1的方式配置。例如，电路沿着集成电路装置20的边配置是指例如在电路与边之间以不存在其他电路的方式配置电路。例如，在距离边规定宽度的区域内配置电路。另外，在其他电路位于与朝向边的方向相反的方向上的情况下，在其他电路与边之间配置有电路。
另外，输出电路40沿着集成电路装置20的边SD2配置。例如，以输出电路40的边SD2侧的边沿着集成电路装置20的边SD2的方式配置输出电路40。例如，以输出电路40的沿着长边方向的边沿着边SD2的方式进行配置。换言之，振荡电路30配置在边SD1附近的区域，输出电路40配置在边SD2附近的区域。
而且，调节器82配置在边SD1与边SD2交叉的拐角部CN3。例如，调节器82被配置为，调节器82的第1边沿着集成电路装置20的边SD1，并且调节器82的第2边沿着集成电路装置20的边SD2。即，调节器82被配置为，调节器82的第1边与第2边所交叉的拐角部的位置位于集成电路装置20的拐角部CN3的位置。
这样，通过将调节器82配置在边SD1与边SD2交叉的拐角部CN3，能够缩短沿着边SD1配置的振荡电路30与调节器82的距离、沿着边SD2配置的输出电路40与调节器82的距离。因此，能够通过短路径的电源线的路径将来自调节器82的调节电源电压VREG2供给到振荡电路30、输出电路40。由此，能够防止产生如下的不良影响：由于电源线的寄生电阻等而产生调节电源电压VREG2的电压下降等。
另外，通过将振荡电路30沿着边SD1配置，将输出电路40沿着边SD2配置，能够使振荡电路30与输出电路40的距离变近，能够进行缩短了高频信号路径的信号传播。
例如在使振子10以100MHz以上的高振荡频率进行振荡的情况下，由振荡电路30输出的振荡信号OSC的频率、时钟信号CK、CKX的频率也变高。而且，当作为高频率的信号的高频信号通过布线长度较长的信号线进行传播时，会从信号线产生较大的放射噪声。另外，布线长度较长的信号线也有可能对振荡信号OSC的特性带来不良影响。
关于该点，在图4中，通过将振荡电路30沿着边SD1配置，将输出电路40沿着边SD2配置，能够以短路径将振荡电路30与输出电路40连接。因此，能够缩短传播高频信号的信号线的布线长度，能够降低从该信号线产生的放射噪声。另外，通过缩短传播高频信号的信号线的布线长度，也能够降低该信号线的寄生电阻、寄生电容对振荡信号的特性带来的不良影响。
另外，通过将振荡电路30配置在边SD1的附近，将输出电路40配置在边SD2的附近，能够将振荡电路30的方向DR1侧且输出电路40的方向DR2侧的区域用作例如温度补偿电路60和控制电路50的配置区域。因此，能够实现集成电路装置20的电路块的高效的布局配置，能够缩小电路面积，因此能够实现集成电路装置20的小规模化。
另外，由于输出电路40进行针对高频信号的缓冲或驱动，所以成为产生较大噪声的噪声源，并且成为产生高温的热源。在图4中，作为这样的噪声源和热源的输出电路40沿着边SD2配置。因此，由于能够将输出电路40配置成靠近边SD2的附近，所以能够将例如想要远离噪声源或热源的电路配置在例如作为边SD2的对边的边SD4。例如，通过将温度传感器70配置在供输出电路40配置的边SD2的对边即边SD4侧，能够降低来自输出电路40的热对温度传感器70的温度检测所造成的不良影响。由此，能够实现温度补偿电路60中的温度补偿的高精度化等。另外，通过将基准电压生成电路90配置在边SD4侧，能够降低来自输出电路40的噪声对基准电压生成电路90中的基准电压VREF的生成所造成的不良影响。例如，当在基准电压生成电路90中生成的基准电压VREF由于来自输出电路40的噪声而发生变动时，由调节器81、82生成的调节电源电压VREG1、VREG2也发生变动。其结果是，对温度补偿电路60的温度补偿和振荡电路30的振荡动作带来不良影响，产生相位噪声增加等问题。通过将输出电路40沿着边SD2配置，能够拉开输出电路40与基准电压生成电路90的距离，能够防止产生这样的问题。
另外，在图4中，输出电路40配置在集成电路装置20的边SD2与边SD3交叉的拐角部CN1。例如，输出电路40被配置为，输出电路40的第1边沿着集成电路装置20的边SD2，并且输出电路40的第2边沿着集成电路装置20的边SD3。即，输出电路40被配置为，输出电路40的第1边与第2边所交叉的拐角部的位置位于集成电路装置20的拐角部CN1的位置处。
这样，能够将输出电路40配置成靠近集成电路装置20的拐角部CN1，因此能够实现紧凑且高效的布局配置，从而能够实现集成电路装置20的小规模化。另外，如上述那样，由于输出电路40进行针对高频信号的缓冲或驱动，所以成为产生较大噪声的噪声源，并且成为产生高温的热源。关于该点，在图4中，输出电路40配置在拐角部CN1，因此，例如温度传感器70可以配置在与供输出电路40配置的拐角部CN1相对的拐角部CN2。因此，能够最大限度地拉开输出电路40与温度传感器70的距离，能够防止来自输出电路40的热对温度传感器70的温度检测结果带来不良影响而使温度补偿的精度劣化的情况。另外，基准电压生成电路90能够配置在与供输出电路40配置的拐角部CN1不同的拐角部CN4的附近。因此，能够拉开输出电路40与基准电压生成电路90的距离，能够防止来自输出电路40的噪声对基准电压VREF的生成带来不良影响而产生相位噪声增加等问题的情况。
另外，在图4中，在设从边SD1朝向边SD3的方向为DR1，从边SD2朝向边SD4的方向为DR2时，温度补偿电路60和调节器81配置在输出电路40的方向DR2上。即，在输出电路40的方向DR2侧的电路配置区域中配置温度补偿电路60和调节器81。
这样，能够有效地灵活运用位于输出电路40的方向DR2的空间来配置温度补偿电路60和调节器81。例如，温度补偿电路60是进行基于多项式近似的模拟方式的温度补偿的电路，因此电路面积增大。关于该点，由于沿着边SD2配置的输出电路40的方向DR2侧的区域是空闲空间，所以通过在该空间内配置电路面积较大的温度补偿电路60，能够实现高效的布局配置。由此，能够实现集成电路装置20的小面积化。另外，调节器81也配置在输出电路40的方向DR2侧，由此能够在温度补偿电路60的附近配置调节器81。因此，能够以短路径的电源线的路径将来自调节器81的调节电源电压VREG1供给到温度补偿电路60。
另外，在图4中，调节器82和输出电路40沿着方向DR1配置，温度补偿电路60和调节器81在输出电路40的方向DR2上沿着方向DR1配置。例如，在调节器82的方向DR1上配置输出电路40，在输出电路40的方向DR2上配置温度补偿电路60。而且，在温度补偿电路60的方向DR1上配置调节器81。
这样，由于调节器82和被供给来自调节器82的调节电源电压VREG2的输出电路40沿着方向DR1配置，所以能够以短路径将调节电源电压VREG2的电源线与输出电路40连接，并且能够实现高效的布局配置。另外，由于温度补偿电路60和向温度补偿电路60供给调节电源电压VREG1的调节器81沿着方向DR1配置，所以能够以短路径将调节电源电压VREG1的电源线与温度补偿电路60连接，并且能够实现高效的布局配置。
即，在图4中，调节器81配置在温度补偿电路60的方向DR1上。具体来说，调节器81沿着边SD3配置。例如，在温度补偿电路60与边SD3之间配置调节器81。由此，能够以短路径将由调节器81生成的调节电源电压VREG1输入到温度补偿电路60，能够降低调节电源电压VREG1的供给用的电源线的寄生电阻、寄生电容。因此，能够抑制被调节器81稳定化的调节电源电压VREG1由于噪声等的影响而发生变动。其结果是，能够防止因调节电源电压VREG1发生变动而使温度补偿电路60的温度补偿的精度劣化、从而使时钟频率的精度下降等的情况。
另外，集成电路装置20包含被供给电源电压VDD的电源焊盘T3，电源焊盘T3配置在调节器82与输出电路40之间。
这样，在调节器82和输出电路40沿着方向DR1配置的情况下，能够以短路径将电源焊盘T3与调节器82之间的电源电压VDD的电源线连接起来，并且能够以短路径将电源焊盘T3与输出电路40之间的电源电压VDD的电源线连接起来。因此，即使在输出电路40等中消耗大量电力的情况下，也能够降低由电源电压VDD的电压下降产生的不良影响。
另外，调节器82将调节电源电压VREG2供给到振荡电路30，振荡电路30配置在调节器82的方向DR2上。例如，在振荡电路30与边SD2之间配置调节器82，在调节器82与边SD4之间配置振荡电路30。具体来说，振荡电路30在方向DR2上以与调节器82相邻的方式配置。
这样，能够以短路径将调节器82与振荡电路30之间的调节电源电压VREG2的电源线连接起来。因此，即使在振荡电路30中消耗大量电流的情况下，也能够降低由调节电源电压VREG2的电压下降产生的不良影响。
另外，集成电路装置20包含对温度补偿电路60进行控制的控制电路50。而且，控制电路50配置在温度补偿电路60的方向DR2上。换言之，温度补偿电路60配置在输出电路40与控制电路50之间。而且。控制电路50例如沿着边SD4配置。例如，输出电路40配置在温度补偿电路60与边SD2之间，控制电路50配置在温度补偿电路60与边SD4之间。另外，振荡电路30配置在温度补偿电路60与边SD1之间。即，以温度补偿电路60为中心，在边SD1的方向上配置振荡电路30，在边SD2的方向上配置输出电路40，在边SD4的方向上配置控制电路50。
如果这样配置控制电路50，则能够在温度补偿电路60的方向DR2上，例如以与温度补偿电路60相邻的方式配置对温度补偿电路60进行控制的控制电路50。因此，能够以短路径将来自控制电路50的控制信号输入到温度补偿电路60。另外，在沿着边SD1配置振荡电路30、沿着边SD2配置输出电路40的情况下，能够有效地灵活运用沿着边SD4的空间而例如通过自动配置布线来配置控制电路50，能够实现高效的布局配置。由此，可实现集成电路装置20的小规模化。另外，在被输入外部输入信号EIN的焊盘T7沿着边SD4配置的情况下，能够在该焊盘T7的附近配置控制电路50。因此，能够以短路径将频率控制信号、输出使能信号或待机信号等外部输入信号EIN输入到控制电路50。
另外，集成电路装置20包含与振子10连接的焊盘T1、T2和输出时钟信号CK、CKX的时钟焊盘T5、T6。而且，焊盘T1、T2沿着边SD1配置，时钟焊盘T5、T6沿着边SD2配置。例如，焊盘沿着集成电路装置20的边配置是指例如以在焊盘与边之间不存在其他焊盘的方式配置焊盘。例如在距离边规定宽度的区域内配置焊盘。
如果以这种方式沿着边SD1配置焊盘T1、T2并且沿着边SD2配置时钟焊盘T5、T6，则能够通过与焊盘T1、T2连接的振荡电路30来生成振荡信号OSC并以短路径的路径输入到输出电路40，并且将基于振荡信号OSC的时钟信号CK、CKX从时钟焊盘T5、T6输出。由此，能够缩短传播高频信号的信号线的布线长度，从而能够降低从该信号线产生的放射噪声。另外，通过缩短传播高频信号的信号线的布线长度，还能够降低该信号线的寄生电阻、寄生电容对振荡信号的特性带来的不良影响。
这里，在俯视时，焊盘T1、T2例如沿着边SD1配置在振荡电路30内。例如，在与形成有电路元件的基板垂直的方向上俯视观察时，在振荡电路30的电路配置区域内配置焊盘T1、T2。例如，在振荡电路30的电路配置区域，在靠近边SD1的位置沿着方向DR2配置焊盘T1、T2。
振子连接用的焊盘T1、T2如图1、图2所示那样经由信号线L1、L2而与振荡电路30连接。因此，当焊盘T1、T2间的距离变远时，将焊盘T1、T2与振荡电路30连接起来的信号线L1、L2的布线长度变长。而且，当信号线L1、L2的布线长度这样变长时，信号线L1、L2的寄生电阻、寄生电容增大，产生振子10的振荡特性劣化等问题。例如会产生负电阻的劣化或振荡振幅的减小等问题。
关于该点，在图4中，振荡电路30沿着边SD1配置，焊盘T1、T2也沿着边SD1配置。即，振荡电路30、焊盘T1、T2都配置在靠近边SD1的位置。而且，焊盘T1、T2配置在振荡电路30的电路配置区域内。因此，能够以短路径将焊盘T1、T2与振荡电路30连接，能够缩短信号线L1、L2的布线长度。具体来说，焊盘T1、T2与后述的图7所示的振荡电路30的核心电路即驱动电路32连接，根据本实施方式，能够缩短将焊盘T1、T2与驱动电路32连接的信号线L1、L2的布线长度。作为一例，在图4中，驱动电路32配置在焊盘T1与焊盘T2之间。即，振荡电路30的驱动电路32和焊盘T1、T2在俯视时配置在振荡电路30的电路配置区域内，并且在电路配置区域内相邻地配置。因此，能够以短路径将焊盘T1、T2与驱动电路32连接。而且，通过这样以短路径将焊盘T1、T2与驱动电路32连接，能够缩短信号线L1、L2的布线长度，从而能够减小信号线L1、L2的寄生电阻、寄生电容。因此，能够防止因信号线L1、L2的布线长度变长而导致的振荡特性的劣化。另外，如果将焊盘T1、T2配置在振荡电路30内，则无需另外设置焊盘T1、T2用的焊盘配置区域，能够有效利用振荡电路30的电路配置区域来配置焊盘T1、T2，因此能够实现高效的布局配置。
另外，在本实施方式中，时钟焊盘T5、T6配置在输出电路40内。例如，在俯视时，在输出电路40的电路配置区域内配置时钟焊盘T5、T6。例如，时钟焊盘T5、T6在输出电路40的电路配置区域中沿着方向DR1配置在靠近边SD2的位置。例如，时钟焊盘T5配置在集成电路装置20的拐角部CN1。
如果这样将时钟焊盘T5、T6配置在输出电路40内，则不用另外设置时钟焊盘T5、T6用的焊盘配置区域，能够有效利用输出电路40的电路配置区域来配置时钟焊盘T5、T6，因此能够实现高效的布局配置。另外，来自沿着边SD1配置的振荡电路30的振荡信号OSC被输入到沿着边SD2配置的输出电路40，输出电路40能够经由设置在输出电路40内的时钟焊盘T5、T6来输出基于振荡信号OSC的时钟信号CK、CKX。因此，由于以短路径的信号路径传播高频信号，所以也能够降低放射噪声的产生。
另外，集成电路装置20包含将温度检测电压VT输出到温度补偿电路60的温度传感器70。而且，温度传感器70配置在振荡电路30的方向DR2上。例如，温度传感器70配置在振荡电路30与边SD4之间。具体来说，温度传感器70在振荡电路30的方向DR2侧以与振荡电路30相邻的方式配置。
这样，能够使配置在振荡电路30内的焊盘T2与温度传感器70的距离变近，例如能够以与焊盘T2相邻的方式配置温度传感器70。另外，也能够使配置在振荡电路30内的焊盘T1与温度传感器70的距离变近。例如，优选温度传感器70在理想的情况下检测振子10的温度自身。但是，在图4中，温度传感器70内置在集成电路装置20中，因为无法在紧邻振子10的位置直接检测振子10的温度。关于该点，使用封装的内部布线、接合线或金属凸块等将焊盘T2与振子10电连接，内部布线、接合线、金属凸块由金属形成。因此，振子10的温度通过该金属进行热传导而传递到焊盘T2。因此，通过在焊盘T2的附近配置温度传感器70，能够使用温度传感器70来更适当地检测振子10的温度。由此，能够提高温度检测的精度，因此也能够提高温度补偿的精度，能够实现时钟频率的高精度化等。另外，通过在振荡电路30的方向DR2侧配置温度传感器70，能够拉开沿着边SD2配置的输出电路40与温度传感器70的距离。因此，能够防止来自输出电路40的热对温度传感器70的温度检测结果带来不良影响而使温度补偿的精度劣化的情况，能够实现时钟频率的高精度化等。
另外，在图4中，温度传感器70配置在集成电路装置20的边SD1与边SD4所交叉的拐角部CN2。具体来说，温度传感器70被配置为，温度传感器70的例如短边沿着边SD1，并且温度传感器70的例如长边沿着边SD4。例如，在最靠近拐角部CN2的位置配置温度传感器70。这样，能够在远离沿着边SD2配置的输出电路40的位置配置温度传感器70。例如，在输出电路40配置在拐角部CN1的情况下，能够在与拐角部CN1相对的拐角部CN2配置温度传感器70。由此，能够最大限度地拉开输出电路40与温度传感器70的距离。因此，能够防止来自输出电路40的热对温度传感器70的温度检测结果带来不良影响而使温度补偿的精度劣化的情况，能够实现时钟频率的高精度化等。
另外，集成电路装置20包含：基准电压生成电路90，其向调节器81供给基准电压VREF；以及地焊盘T4，其被供给地电压。而且，基准电压生成电路90配置在地焊盘T4与调节器81之间。例如，在调节器81的方向DR2上配置基准电压生成电路90，在基准电压生成电路90的方向DR2上配置地焊盘T4。具体来说，以与调节器81相邻的方式配置基准电压生成电路90，以与基准电压生成电路90相邻的方式配置地焊盘T4。
根据这样的配置，能够缩短地焊盘T4与基准电压生成电路90的距离、基准电压生成电路90与调节器81的距离。因此，能够以短路径将来自地焊盘T4的地电压供给到基准电压生成电路90。另外，能够以短路径将由基准电压生成电路90生成的基准电压VREF供给到调节器81。由此，基准电压生成电路90能够以电位稳定的地电压为基准来生成基准电压VREF，因此能够将电位稳定的基准电压VREF供给到调节器81等。另外，调节器81能够根据电位稳定的基准电压VREF来生成调节电源电压VREG1，因此能够将电位稳定的调节电源电压VREG1供给到温度补偿电路60等。由此，能够有效地防止出现如下的情况等：由于调节电源电压VREG1的变动而使温度补偿电路60中的温度补偿的精度发生劣化，从而使时钟频率的精度下降。
另外，集成电路装置20包含电源焊盘T3和地焊盘T4，电源焊盘T3沿着边SD2配置，地焊盘T4沿着边SD4配置。例如，电源焊盘T3配置在边SD2的中央部附近，例如配置在调节器82与输出电路40之间。地焊盘T4配置在边SD4的端部附近，具体来说配置在边SD4与边SD3交叉的拐角部CN4。
例如，在输出电路40中，如在后述的图8中说明的那样，最终级的输出驱动器46根据电源电压VDD来进行动作，输出时钟信号CK、CKX。例如，输出驱动器46进行基于来自VDD的电流的电流驱动等，因此消耗大量电流。因此，在VDD的电源线中流过大量电流。关于该点，通过沿着边SD2配置电源焊盘T3，在沿着边SD2配置的输出电路40的附近配置电源焊盘T3。而且，通过在输出电路40的附近配置电源焊盘T3，能够以短路径将来自电源焊盘T3的电源线与输出电路40连接。因此，即使通过输出电路40的输出驱动器46的驱动而在VDD的电源线中流过大量电流，也能够将电压下降等抑制为最小限度，能够从配置在输出电路40的附近的电源焊盘T3适当地供给电流。另外，通过将地焊盘T4沿着边SD4配置，能够以低阻抗对配置在边SD4的附近的基准电压生成电路90等供给地电压，能够实现适当的基准电压VREF的生成等。
图5是示出集成电路装置20中的电流路径的示意图。图5中箭头的粗细示意性地示出了所流过的电流的大小。
例如，电流IV2从电源焊盘T3流至向输出电路40和振荡电路30供给调节电源电压VREG2的调节器82。电流IV1从电源焊盘T3流至向温度补偿电路60、控制电路50供给调节电源电压VREG1的调节器81。而且，IV2＞IV1的关系成立。另外，电流IV3从电源焊盘T3流向输出电路40，IV3＞IV1。即，由于在高频率的振荡动作或高频率的信号的缓冲和驱动中消耗大量电流，所以从电源焊盘T3流向调节器82的电流IV2增多，从调节器82流向输出电路40、振荡电路30的电流IB1、IB2也增多。另外，在输出电路40中，如后述的图8所示，在输出驱动器46中流过大量电流，因此从电源焊盘T3流向输出电路40的电流IV3也增多。因此，在本实施方式中，在电源焊盘T3的附近配置有调节器82、输出电路40、振荡电路30。例如，调节器82、电源焊盘T3、输出电路40沿着边SD2配置。而且，在调节器82的方向DR2上配置振荡电路30。由此，能够减小电流所流过的路径中的寄生电阻，能够以低阻抗供给电流。
另外，如图5所示，来自电源焊盘T3的电源电压VDD经由电源线LPW1而被供给到调节器81，经由电源线LPW2而被供给到调节器82。而且，根据经由电源线LPW1供给的电源电压VDD，电流IA1、IA2从调节器81流向温度补偿电路60、控制电路50。另外，根据经由电源线LPW2供给的电源电压VDD，电流IB1、IB2从调节器82流向输出电路40、振荡电路30。这样，在图5中，经由分离的独立的电源线LPW1、LPW2来分别向调节器81、82供给来自电源焊盘T3的电源电压VDD。
另外，如图5所示，电流IG1、IG2、IG3、IG4分别从基准电压生成电路90、温度补偿电路60、输出电路40、振荡电路30流向地焊盘T4。而且，基准电压生成电路90以地电压为基准来生成基准电压VREF，因此当地电压由于电源噪声等而发生变动时，基准电压VREF也发生变动。这样，当基准电压VREF发生变动时，温度补偿电路60中的温度补偿精度也发生劣化。例如，调节器81根据来自基准电压生成电路90的基准电压VREF来生成调节电源电压VREG1，当基准电压VREF发生变动时，调节电源电压VREG1也发生变动。由此，基于调节电源电压VREG1来进行动作的温度补偿电路60的温度补偿精度也发生劣化。另外，模拟电路所使用的基准电流是基于基准电压VREF而生成的。因此，当基准电压VREF发生变动而使基准电流发生变动时，进行基于多项式近似的模拟方式的温度补偿的温度补偿电路60中的该温度补偿的精度也发生劣化。
关于该点，在本实施方式中，与其他电路相比，基准电压生成电路90配置在地焊盘T4的附近。例如，在地焊盘T4与调节器81之间配置基准电压生成电路90，例如以与地焊盘T4相邻的方式配置有基准电压生成电路90。因此，能够缩短将焊盘T4与基准电压生成电路90连接的地电源线的布线长度，能够降低电源线的路径中的阻抗。因此，能够降低基准电压生成电路90中的地电压的变动，生成低噪声的基准电压VREF，因此能够实现温度补偿电路60的温度补偿的高精度化。
图6是示意性地示出集成电路装置20中的高频信号的信号路径的图。在振荡电路30中生成的高频的振荡信号OSC通过图6的PSA所示的路径而输入到输出电路40。然后，基于振荡信号OSC而生成的时钟信号CK、CKX通过PSB1、PSB2所示的路径而从时钟焊盘T5、T6输出。而且，在本实施方式中，通过将振荡电路30沿着边SD1配置并且将输出电路40沿着边SD2配置，能够以图6所示的短路径的路径来传递高频信号，从时钟焊盘T5、T6输出时钟信号CK、CKX。因此，能够以较短的路径传递高频信号，能够抑制由于高频信号的原因而产生的放射噪声。
3.振荡电路
图7示出振荡电路30的结构例。图7的振荡电路30包含驱动电路32、DC截止用的电容器C1、C2、基准电压供给电路34以及可变电容电路36。另外，振荡电路30可以包含DC截止用的电容器C4和可变电容电路37。另外，电容器C4和可变电容电路37不是必需的构成要素，也可以实施不设置这些部件的变形。另外，在可变电容电路36和可变电容电路37与GND节点之间设置有电容器C31～C3n。
驱动电路32是对振子10进行驱动而使其振荡的电路。驱动电路32包含电流源IS、双极晶体管BP以及电阻RB。电流源IS设置在VREG2的电源节点与双极晶体管BP之间，向双极晶体管BP供给恒定电流。双极晶体管BP是对振子10进行驱动的晶体管，基极节点是驱动电路32的输入节点NI，集电极节点是驱动电路32的输出节点NQ。电阻RB设置在双极晶体管BP的集电极节点与基极节点之间。
DC截止用的电容器C1设置在驱动电路32的输入节点NI与信号线L1之间。通过设置这样的电容器C1，振荡信号的DC成分被截止，仅AC成分被传递到驱动电路32的输入节点NI，能够使双极晶体管BP适当地进行动作。另外，DC截止用的电容器C1也可以设置在驱动电路32的输出节点NQ与信号线L1之间。
基准电压供给电路34向可变电容电路36和可变电容电路37供给基准电压VR1～VRn。基准电压供给电路34例如包含串联设置在VREG2的节点与GND的节点之间的多个电阻，将对VREG2的电压进行分割而得的电压作为基准电压VR1～VRn来输出。
另外，基准电压供给电路34向信号线L1供给偏置电压设定用的基准电压VRB。由此，能够将信号线L1中的振荡信号的振幅中心电压设定为基准电压VRB。另外，信号线L2中的振荡信号的振幅中心电压例如是根据双极晶体管BP的基极/发射极间电压与流过电阻RB的基极电流而设定的。
DC截止用的电容器C2的一端与信号线L1电连接，另一端与温度补偿电压VCP的供给节点NS1电连接。温度补偿电压VCP经由电阻RC1而被供给到供给节点NS1。可变电容电路36的一端与供给节点NS1电连接而被供给温度补偿电压VCP。另外，基准电压供给电路34向可变电容电路36的另一端的供给节点NR1～NRn供给基准电压VR1～VRn。而且，在基准电压VR1～VRn的供给节点NR1～NRn与GND节点之间设置有电容器C31～C3n。DC截止用的电容器C4的一端与信号线L2电连接，另一端与温度补偿电压VCP的供给节点NS2电连接。温度补偿电压VCP经由电阻RC2而被供给到供给节点NS2。可变电容电路37的一端与供给节点NS2电连接而被供给温度补偿电压VCP。另外，基准电压供给电路34向可变电容电路37的另一端的供给节点NR1～NRn供给基准电压VR1～VRn。
可变电容电路36包含n个可变电容元件。n为2以上的整数。n个可变电容元件例如是MOS型的可变电容元件，由n个晶体管构成。而且，向n个晶体管的栅极供给基准电压VR1～VRn。另外，使n个晶体管的各晶体管的源极和漏极短路，对与短路的源极和漏极连接的供给节点NS1供给温度补偿电压VCP。而且，DC截止用的电容器C2的电容是比可变电容电路36的电容大很多的电容。通过使用这种结构的可变电容电路36，能够在较宽的温度补偿电压VCP的电压范围内确保可变电容电路36的总电容的电容变化的直线性。另外，由于可变电容电路37的结构是与可变电容电路36相同的结构，因此省略详细的说明。
4.输出电路
图8示出输出电路40的结构例。输出电路40包含：缓冲电路42，其进行振荡信号OSC的缓冲等；以及输出驱动器46，其进行基于振荡信号OSC的时钟信号CK、CKX的输出和驱动。缓冲电路42例如可以包含波形整形电路43、分频器44、电平移位器&预驱动器45。波形整形电路43是进行振荡信号OSC的波形整形而输出与振荡信号OSC对应的矩形波信号的电路，包含反相器IVB和设置在反相器IVB的输出端子与输入端子之间的反馈用的电阻RQ。分频器44是进行时钟分频的电路，通过设置分频器44，能够输出对振荡信号OSC的频率进行分频而得的频率的时钟信号CK、CKX。电平移位器&预驱动器45是进行从VREG2的电源电压电平到VDD的电源电压电平的电平移位、对输出驱动器46进行驱动的预驱动的电路。例如，向缓冲电路42的波形整形电路43和分频器44供给调节电源电压VREG2，向电平移位器&预驱动器45供给调节电源电压VREG2和电源电压VDD。另一方面，向输出驱动器46供给电源电压VDD。
输出驱动器46可以包含LVDS的驱动器电路、PECL的驱动器电路、HCSL的驱动器电路以及差动的CMOS的驱动器电路中的至少1个驱动器电路。另外，在将该多个驱动器电路设置于输出驱动器46的情况下，也可以在多个驱动器电路之间共用构成多个驱动器电路的晶体管的一部分。
图9是LVDS的驱动器电路的结构例。该驱动器电路具有：例如流过3.5mA的驱动电流的电流源用的P型晶体管；构成被输入差动的输入信号IN、INX并输出差动的输出信号OUT、OUTX的差动部的P型晶体管和N型晶体管；以及设置于GND侧的N型晶体管。输出信号OUT、OUTX与时钟信号CK、CKX对应。图13是LVDS的差动输出信号的信号波形例。LVDS的差动输出信号是将以GND为基准的电压VOS作为中心电压的、振幅例如为0.35V的信号。
图10是PECL的驱动器电路的结构例。该驱动器电路具有：例如流过15.25mA的驱动电流的P型晶体管；构成差动部的两个P型晶体管；以及构成使5.7mA的偏置电流流向输出信号OUT、OUTX的节点的偏置电流电路的两个P型晶体管。该驱动器电路实际上被称为LV-PECL(Low Voltage Positive Emitter Coupled Logic：低压正发射极耦合逻辑)，但在本实施方式中仅记作PECL。图14是PECL的差动输出信号的信号波形例。PECL的差动输出信号是高电位侧的电压为VOH、低电位侧的电压为VOL的振幅的信号。VOH是以VDD为基准而使负电位侧例如为0.9525V的电压，VOL是以VDD为基准而使负电位侧例如为1.715V的电压。在PECL中，在接收侧进行戴维宁端接或Y端接等。
图11是HCSL的驱动器电路的结构例。该驱动器电路具有例如流过15mA的驱动电流的P型晶体管以及构成差动部的两个P型晶体管。HCSL的差动输出信号例如是以0.4V为中心电压的1.15V以下的振幅的信号。图12是差动的CMOS驱动器电路的结构例。该驱动器电路包含串联设置在VDD与GND之间且栅极被输入输入信号IN的P型晶体管和N型晶体管、以及串联设置在VDD与GND之间且栅极被输入输入信号INX的P型晶体管和N型晶体管。该CMOS驱动器电路的差动输出信号是电压范围为VDD～GND的全摆幅信号。
图15是对在振荡电路30、输出电路40中产生的噪声示意性地进行说明的图。例如在不具有PLL电路等的源振的振荡器4中，振荡电路30的噪声成分的频率与输出电路40的噪声成分的频率为同一频率。即，在噪声频谱中以同一频率出现噪声。但是，如图15所示，在输出电路40的各电路中产生的噪声在不同的时刻产生，与振荡电路30相比，噪声的产生要素多。因此，即使噪声成分的频率相同，杂波强度也变强，输出电路40成为产生很多噪声的噪声源。
关于该点，在本实施方式中，将输出电路40沿着边SD2配置，拉开配置在边SD2的对边即边SD4上的地焊盘T4与输出电路40的距离。由此，能够降低例如在输出电路40中产生的电源噪声等噪声对地电压带来的不良影响。例如，虽然基准电压供给电路34以地电压为基准来生成基准电压VREF，但抑制了在输出电路40中产生的噪声与地电压重叠。由此，也能够抑制基准电压VREF的变动，例如能够抑制温度补偿电路60的温度补偿精度发生劣化，从而降低时钟信号的相位噪声。
另外，在本实施方式中，单独设置向温度补偿电路60等供给调节电源电压VREG1的调节器81、和向输出电路40等供给调节电源电压VREG2的调节器82。另外，如在图4中说明的那样，使向调节器81供给电源电压VDD的电源线LPW1的布线宽度WP1变细而提高阻抗。由此，抑制了在调节器82侧产生的电源噪声波及到调节器81侧，能够实现温度补偿电路60的温度补偿的高精度化和相位噪声的降低等。
5.调节器
在图16中对调节器81的结构例进行说明。调节器81包含运算放大器OPA以及串联设置在VDD节点与GND节点之间的驱动用的N型晶体管TA1和电阻RA1、RA2。另外，调节器81可以包含设置在运算放大器OPA的输出端子侧的电阻RA3和电容器CA。向运算放大器OPA的同相输入端子输入基准电压VREF，向反相输入端子输入通过电阻RA1、RA2对调节电源电压VREG1进行电压分割而得的电压VDA。而且，运算放大器OPA的输出端子经由电阻RA3与晶体管TA1的栅极连接，并从晶体管TA1的漏极节点输出调节电源电压VREG1。在图17中，与图16不同，驱动用的晶体管为P型晶体管TA2，向运算放大器OPA的反相输入端子输入基准电压VREF，向同相输入端子输入电压VDA。另外，在图17中，相位补偿用的电容器CA的连接结构也与图16不同。
调节器82的电路结构也是与图17的调节器81同样的电路结构。但是，在调节器82中，图16、图17的电阻RA1、RA2中的至少1个为可变电阻。而且，从晶体管TA1、TA2的漏极节点输出调节电源电压VREG2。例如，在调节器82中，根据存储在由非易失性存储器实现的存储部100中的电压设定信息来可变地设定电阻RA1和电阻RA2中的至少一方的电阻值。由此，输出电压可变的调节电源电压VREG2。
即，在调节器81中，通过使电阻RA1、RA2例如为固定的电阻值的电阻，输出作为固定电压的调节电源电压VREG1。另一方面，在调节器82中，通过使电阻RA1、RA2中的至少一方为可变电阻，能够输出可变的调节电源电压VREG2。另外，也可以是，在调节器81中也能够可变地设定电阻RA1、RA2的电阻值。例如能够在制造或出厂时进行用于对调节电源电压VREG1相对于工艺变动的变动进行补偿的电阻值调整。在该情况下，调节器82对电阻值的调整范围比调节器81对电阻值的调整范围大，调节电源电压的调整范围也大。
6.基准电压生成电路、温度传感器、温度补偿电路
图18示出基准电压生成电路90的结构例。基准电压生成电路90包含设置在VDD节点与GND节点之间的N型晶体管TD1、电阻RD1、RD2、RD3、双极晶体管BP1、BP2。另外，基准电压生成电路90包含：P型晶体管TD1、TD2，它们的栅极被输入偏置电压VB；以及双极晶体管BP3，其设置在晶体管TD2的漏极节点与GND节点之间。基准电压生成电路90是带隙基准电路，生成基于带隙电压的基准电压VREF并输出。例如，将PNP型的双极晶体管BP1、BP2的基极/发射极间电压设为VBE1、VBE2，ΔVBE＝VBE1-VBE2。基准电压生成电路90输出例如VREF＝K×ΔVBE+VBE2的基准电压VREF。K是根据电阻RD1、RD2的电阻值来设定的。例如，VBE2具有负的温度特性，ΔVBE具有正的温度特性，因此通过对电阻RD1、RD2的电阻值进行调整，能够生成无温度依赖性的恒定电压的基准电压VREF。而且，所生成的基准电压VREF是以地电压为基准的恒定电压。另外，基准电压生成电路90并不限定于图18的结构，例如可以使用利用晶体管的功函数差电压来生成基准电压VREF的电路等各种结构的电路。
图19示出温度传感器70的结构例。温度传感器70包含串联设置在电源节点与GND节点之间的电流源IST、双极晶体管BPT。双极晶体管BPT的集电极节点和基极节点连接，成为二极管连接。由此，从温度传感器70的输出节点NCQ输出具有温度依赖性的温度检测电压VT。例如，输出根据基极/发射极间电压的温度依赖性而产生的负温度特性的温度检测电压VT。另外，温度传感器70的结构并不限定于图19的结构，能够实施各种变形。例如，在温度传感器70的输出节点NCQ与双极晶体管BPT的集电极节点之间设置电阻，并且在双极晶体管BPT的发射极节点与GND节点之间设置可变电阻。通过设为这样的结构，能够使用温度传感器70来实现温度补偿的0次校正。
图20示出温度补偿电路60的结构例。温度补偿电路60包含0次校正电路62、1次校正电路64、高次校正电路66、电流电压转换电路68。另外，例如在进行3次校正、4次校正、5次校正等的情况下，作为高次校正电路66，设置有3次校正电路、4次校正电路、5次校正电路等多个校正电路。高次校正电路66也被称为函数生成电路，产生与对温度补偿电压VCP的特性进行近似的多项式对应的函数电流。例如多项式是以温度为变量的函数。
温度补偿电路60进行基于多项式近似的模拟方式的温度补偿。具体来说，温度补偿电路60通过以温度为变量的函数即多项式的近似来生成温度补偿电压VCP并输出。为此，图2的存储部100存储对温度补偿电压VCP的特性进行近似的多项式的0次系数、1次系数、高次系数来作为0次校正数据、1次校正数据、高次校正数据。然后，0次校正电路62、1次校正电路64、高次校正电路66根据存储在存储部100中的0次校正数据、1次校正数据、高次校正数据来输出0次校正电流信号、1次校正电流信号、高次校正电流信号。0次校正电流信号、1次校正电流信号、高次校正电流信号可以称为函数电流的0次成分信号、1次成分信号、高次成分信号。而且，在1次校正电路64、高次校正电路66中，根据相对于温度线性地变化的温度检测电压VT来生成1次校正电流信号、高次校正电流信号并输出。电流电压转换电路68进行0次校正电流信号、1次校正电流信号、高次校正电流信号的加法处理，并且进行电流电压转换而输出温度补偿电压VCP。由此，实现基于多项式近似的模拟方式的温度补偿。
另外，在如上述那样使用温度传感器70来进行温度补偿的0次校正的情况下，可以省略0次校正电路62的结构。在该情况下，为了对由温度检测电压VT的偏移电压变动引起的温度检测电压特性的偏移进行校正，例如也可以在进行5次多项式近似的温度补偿的温度补偿电路60中设置2次校正电路、4次校正电路。
7.振荡器
接着，对本实施方式的振荡器4的构造例进行说明。图21示出振荡器4的第1构造例。振荡器4具有振子10、集成电路装置20以及收纳振子10和集成电路装置20的封装15。封装15例如由陶瓷等形成，在其内侧具有收纳空间，在该收纳空间中收纳有振子10和集成电路装置20。收纳空间被气密密封，优选成为接近真空的状态即减压状态。通过封装15，能够适当地保护振子10和集成电路装置20不受冲击、尘埃、热、湿气等的影响。
封装15具有基座16和盖17。具体而言，封装15由基座16和盖17构成，该基座16支承振子10和集成电路装置20，该盖17以在盖17与基座16之间形成收纳空间的方式与基座16的上表面接合。并且，振子10经由端子电极而被支承于设置在基座16的内侧的台阶部。另外，集成电路装置20配置在基座16的内侧底面。具体而言，集成电路装置20以有源面朝向基座16的内侧底面的方式配置。有源面是集成电路装置20的形成有电路元件的面。另外，在集成电路装置20的焊盘上形成有凸块BMP。而且，集成电路装置20经由导电性的凸块BMP支承于基座16的内侧底面。导电性的凸块BMP例如是金属凸块，经由该凸块BMP、封装15的内部布线、端子电极等将振子10与集成电路装置20电连接。另外，集成电路装置20经由凸块BMP、封装15的内部布线而与振荡器4的外部端子18、19电连接。外部端子18、19形成在封装15的外侧底面上。外部端子18、19经由外部布线而与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此，能够对外部设备输出时钟信号等。
另外，在图21中，以集成电路装置20的有源面朝向下方的方式倒装安装集成电路装置20，但本实施方式并不限定于这样的安装。例如，可以以集成电路装置20的有源面朝向上方的方式安装集成电路装置20。即，以有源面与振子10相对的方式安装集成电路装置20。
图22示出振荡器4的第2构造例。图22的振荡器4包含振子10、集成电路装置20以及集成电路装置21。另外，振荡器4包含收纳振子10和集成电路装置20的封装15、以及收纳封装15和集成电路装置21的封装5。封装15、封装5分别是第1封装、第2封装。第1封装、第2封装也可以称为第1容器、第2容器。
并且，在本实施方式中，收纳在封装15中的集成电路装置20进行第1温度补偿处理，收纳在封装5中的集成电路装置21进行第2温度补偿处理。例如，通过将振子10和集成电路装置20收纳在封装15中，例如构成了进行模拟方式的第1温度补偿处理的温度补偿型的振荡器14。而且，通过将进行模拟方式的第1温度补偿处理的振荡器14和进行数字方式的第2温度补偿处理的集成电路装置21收纳在封装5中，构成了生成高精度的时钟信号的振荡器4。集成电路装置21也可以称为以数字方式进行微调的第2温度补偿处理的校正IC。
具体而言，封装5例如由陶瓷等形成，在其内侧具有收纳空间。在该收纳空间中收纳有振荡器14和集成电路装置21，该振荡器14在封装15中收纳有振子10和集成电路装置20。收纳空间被气密密封，优选成为接近真空的状态即减压状态。通过封装5，能够适当地保护集成电路装置21和振荡器14不受冲击、尘埃、热、湿气等的影响。
封装5具有基座6和盖7。具体而言，封装5由基座6和盖7构成，该基座6支承振荡器14和集成电路装置21，该盖7以在盖7与基座6之间形成收纳空间的方式与基座6的上表面接合。基座6在其内侧具有在上表面开口的第1凹部和在第1凹部的底面开口的第2凹部。集成电路装置21支承在第1凹部的底面上。例如，集成电路装置21经由端子电极而支承在底面的台阶部上。另外，振荡器14支承在第2凹部的底面上。例如，振荡器14经由端子电极而支承在底面的台阶部上。另外，基座6具有在第2凹部的底面开口的第3凹部，在该第3凹部中配置电路部件12。作为配置的电路部件12，例如可以想到电容器、温度传感器等。
集成电路装置21例如经由接合线BW、形成于台阶部的端子电极、封装5的内部布线而与振荡器14的端子电连接。由此，能够将来自振荡器14的时钟信号、温度检测信号输入到集成电路装置21。另外，集成电路装置21经由接合线BW、形成于台阶部的端子电极、封装5的内部布线而与振荡器4的外部端子8、9电连接。外部端子8、9形成在封装5的外侧底面上。外部端子8、9经由外部布线而与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此，能够对外部设备输出时钟信号等。另外，也可以将振荡器14的端子与外部端子8、9电连接。
另外，在图22中，在振荡器14的上方配置集成电路装置21，但也可以在振荡器14的下方配置集成电路装置21。这里，上方是从封装5的底面朝向盖7的方向，下方是其相反方向。另外，也可以在振荡器14的侧方设置集成电路装置21。即，在振荡器4的俯视观察时振荡器14和集成电路装置21以并排的方式配置。
接着，对集成电路装置21进行说明。集成电路装置21包含时钟信号生成电路，该时钟信号生成电路输入由振荡器14生成的时钟信号即第1时钟信号作为基准时钟信号。然后，将由时钟信号生成电路生成的时钟信号作为振荡器4的输出时钟信号输出到外部。例如，集成电路装置21的时钟信号生成电路由分数-N型的PLL电路构成，该PLL电路输入来自振荡器14的第1时钟信号作为基准时钟信号。该PLL电路对作为第1时钟信号的基准时钟信号、和通过分频电路对PLL电路的输出时钟信号进行分频而得到的反馈时钟信号进行相位比较。然后，使用Δ-Σ调制电路来设定小数的分频比，由此实现分数-N型的PLL电路。另外，集成电路装置21所包含的控制电路基于温度补偿数据来进行在PLL电路中设定的分频比数据的校正处理，由此实现第2温度补偿处理。另外，在振荡器14中进行的第1温度补偿处理例如是通过多项式近似的温度补偿处理来实现的。另外，时钟信号生成电路也可以由直接数字合成器构成。在这种情况下，对以第1时钟信号为基准时钟信号来进行动作的直接数字合成器输入利用温度补偿数据校正后的频率控制数据，由此实现第2温度补偿处理。
根据图22的振荡器4，使振子10进行振荡的集成电路装置20进行第1温度补偿处理，从而能够减小从作为第1集成电路装置的集成电路装置20输出的第1时钟信号的基于频率温度特性的频率变动量。并且，作为第2集成电路装置的集成电路装置21在基于来自集成电路装置20的第1时钟信号生成时钟信号时，进行第2温度补偿处理。这样，在由集成电路装置20进行了第1温度补偿处理之后，由集成电路装置21进行第2温度补偿处理，由此，能够减小由于温度计测结果的波动等而导致的频率的微跳等，能够实现振荡器4的时钟频率的高精度化等。另外，在图22的振荡器4中，也可以使用设置于集成电路装置20的温度传感器来进行第1温度补偿处理，并且该温度传感器的温度检测信号从集成电路装置20输出并输入到集成电路装置21。然后，集成电路装置21可以根据输入的温度检测信号来进行第2温度补偿处理。这样，由于能够根据来自相同温度传感器的温度检测信号来进行集成电路装置20中的第1温度补偿处理和集成电路装置21中的第2温度补偿处理，所以能够实现更适当的温度补偿处理。在该情况下，内置于集成电路装置20的温度传感器与振子10之间的距离比该温度传感器与集成电路装置21之间的距离短。因此，能够拉开由于进行数字方式的温度补偿处理而发热量多的集成电路装置21与振子10之间的距离，能够降低集成电路装置21的发热对温度传感器的温度检测结果带来的不良影响。因此，能够使用内置于集成电路装置20的温度传感器来更准确地计测振子10的温度。
8.电子设备、移动体
图23示出包含本实施方式的集成电路装置20的电子设备500的结构例。电子设备500包含本实施方式的集成电路装置20和处理装置520，该处理装置520通过基于集成电路装置20的振荡电路30的振荡信号的时钟信号来进行动作。具体而言，电子设备500包含具有本实施方式的集成电路装置20的振荡器4，处理装置520基于来自振荡器4的时钟信号来进行动作。另外，电子设备500还能够包含天线ANT、通信接口510、操作界面530、显示部540以及存储器550。另外，电子设备500不限于图23的结构，能够实施省略它们的一部分结构要素、或追加其他结构要素等各种变形。
电子设备500例如可以是基站或路由器等网络相关设备、测量距离、时间、流速或流量等物理量的高精度的测量设备、测量生物体信息的生物体信息测量设备或车载设备等。生物体信息测量设备例如是超声波测量装置、脉搏计或血压测量装置等。车载设备是自动驾驶用的设备等。并且，电子设备500也可以是头部佩戴型显示装置或时钟相关设备等可穿戴设备、机器人、打印装置、投影装置、智能手机等便携信息终端、发布内容的内容提供设备、或者数码照相机或摄像机等影像设备等。
另外，作为电子设备500，存在用于5G等下一代移动通信系统的设备。例如，可以在下一代移动通信系统的基站、射频拉远头(RRH：Remote Radio Head)或便携通信终端等各种设备中使用本实施方式的集成电路装置20。在下一代移动通信系统中，为了时刻同步等而要求高精度的时钟频率，适合作为能够生成高精度的时钟信号的本实施方式的集成电路装置20的应用例。
通信接口510进行经由天线ANT从外部接收数据或向外部发送数据的处理。作为处理器的处理装置520进行电子设备500的控制处理、经由通信接口510收发的数据的各种数字处理等。处理装置520的功能例如能够通过微型计算机等处理器实现。操作界面530用于供用户进行输入操作，能够通过操作按钮或触摸板显示器等实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器实现。存储器550存储数据，其功能能够通过RAM或ROM等半导体存储器实现。
图24示出包含本实施方式的集成电路装置20的移动体的例子。移动体包含本实施方式的集成电路装置20和处理装置220，该处理装置220通过基于集成电路装置20的振荡电路30的振荡信号的时钟信号来进行动作。具体而言，移动体包含具有本实施方式的集成电路装置20的振荡器4，处理装置220根据来自振荡器4的时钟信号来进行动作。本实施方式的集成电路装置20例如能够组装到车、飞机、摩托车、自行车或船舶等各种移动体中。移动体例如是具有发动机或电动机等驱动机构、方向盘或舵等转向机构、各种电子设备并在地面上、天空或海上移动的设备/装置。图24概略地示出作为移动体的具体例的汽车206。在汽车206中组装有本实施方式的集成电路装置20。具体而言，作为移动体的汽车206包含控制装置208，控制装置208包含：振荡器4，其包含本实施方式的集成电路装置20；以及处理装置220，其根据由振荡器4生成的时钟信号来进行动作。控制装置208例如根据车体207的姿态对悬架的软硬进行控制、或者对各个车轮209的制动进行控制。例如，可以利用控制装置208实现汽车206的自动驾驶。另外，组装有本实施方式的集成电路装置20的设备并不限于这样的控制装置208，也能够组装到在汽车206等移动体中设置的仪表面板设备或导航设备等各种车载设备中。
如以上说明的那样，本实施方式的集成电路装置包含：振荡电路，其通过使振子进行振荡而生成振荡信号；温度补偿电路，其进行振荡电路的振荡频率的温度补偿；以及输出电路，其根据振荡信号来输出时钟信号。另外，集成电路装置包含：第1调节器，其根据电源电压来生成第1调节电源电压，并供给到温度补偿电路；以及第2调节器，其根据电源电压来生成第2调节电源电压，并供给到输出电路。
根据本实施方式，通过使振子进行振荡而生成振荡信号，根据所生成的振荡信号来输出时钟信号。另外，通过温度补偿电路来进行振荡频率的温度补偿。而且，第1调节器根据电源电压来生成第1调节电源电压并供给到温度补偿电路，第2调节器根据电源电压来生成第2调节电源电压并供给到输出电路。这样，对输出电路供给来自第2调节器的第2调节电源电压，另一方面，对温度补偿电路供给来自与第2调节器分开设置的第1调节器的第1调节电源电压。通过进行这样的电源电压的分离，能够抑制由于输出电路产生的噪声而使供给到温度补偿电路的第1调节电源电压发生变动的情况。因此，能够防止因温度补偿电路的温度补偿的精度下降而产生相位噪声等的情况，实现时钟信号的高精度化。
另外，在本实施方式中，也可以包含存储电压设定信息的存储部，第1调节器生成作为固定电压的第1调节电源电压，第2调节器生成电压根据电压设定信息而被可变地设定的第2调节电源电压。
这样，通过将第2调节电源电压设定为高电压，能够降低相位噪声，或者通过将第2调节电源电压设定为低电压，能够降低功耗。而且，通过使第1调节电源电压为固定电压，能够防止温度补偿电路中的温度补偿的特性发生变动。
另外，在本实施方式中，也可以包含被供给电源电压的电源焊盘，电源焊盘与第2调节器的距离比电源焊盘与第1调节器的距离短。
这样，通过使电源焊盘与第2调节器的距离变近，能够降低从电源焊盘流向第2调节器的电流所造成的不良影响。另外，通过使电源焊盘与第1调节器的距离变远，能够抑制第2调节器侧的电源噪声传递到第1调节器而使第1调节电源电压发生变动的情况。
另外，在本实施方式中，也可以包含：第1电源线，其连接电源焊盘和第1调节器；以及第2电源线，其连接电源焊盘和第2调节器，第1电源线的布线宽度比第2电源线的布线宽度细。
这样，通过使第1电源线的布线宽度变细，第1电源线的阻抗变高，能够抑制在第2调节器侧产生的噪声传递到第1调节器。
另外，在本实施方式中，也可以包含被供给地电压的地焊盘，地焊盘与第1调节器的距离比地焊盘与第2调节器的距离短。
这样，通过使地焊盘与第1调节器的距离变近，能够降低地电源线中的电压下降等，能够抑制地电压的变动。另外，通过使地焊盘与第2调节器的距离变远，能够抑制第2调节器侧的噪声被传递而使地电压发生变动的情况。
另外，在本实施方式中，也可以是，振荡电路沿着集成电路装置的第1边、与第1边交叉的第2边、作为第1边的对边的第3边以及作为第2边的对边的第4边中的第1边配置，输出电路沿着第2边配置，第2调节器配置在第1边与第2边交叉的拐角部。
这样，通过将第2调节器配置在拐角部，能够缩短沿着第1边配置的振荡电路与第2调节器的距离、沿着第2边配置的输出电路与第2调节器的距离，能够以短路径的电源线的路径将来自第2调节器的第2调节电源电压供给到振荡电路和输出电路。
另外，在本实施方式中，也可以在设从第1边朝向第3边的方向为第1方向、从第2边朝向第4边的方向为第2方向时，温度补偿电路和第1调节器配置在输出电路的第2方向上。
这样，能够有效地灵活运用位于输出电路的第2方向的区域来配置温度补偿电路和第1调节器，能够实现高效的布局配置。
另外，在本实施方式中，也可以是，在设从集成电路装置的第1边朝向作为第1边的对边的第3边的方向为第1方向、从与第1边交叉的第2边朝向作为第2边的对边的第4边的方向为第2方向时，第2调节器和输出电路沿着第1方向配置。并且，也可以是，温度补偿电路和第1调节器在输出电路的第2方向上沿着第1方向配置。
这样，由于第2调节器和输出电路沿着第1方向配置，所以能够以短路径将第2调节电源电压的电源线与输出电路连接。另外，由于温度补偿电路和第1调节器沿着第2方向配置，所以能够以短路径将第1调节电源电压的电源线与温度补偿电路连接，能够实现高效的布局配置。
另外，在本实施方式中，也可以包含被供给电源电压的电源焊盘，电源焊盘配置在第2调节器与输出电路之间。
这样，能够以短路径连接电源焊盘与第2调节器之间的电源电压的电源线，并且能够以短路径连接电源焊盘与输出电路之间的电源电压的电源线。
另外，在本实施方式中，第2调节器将第2调节电源电压供给到振荡电路，振荡电路配置在第2调节器的第2方向上。
这样，能够以短路径连接第2调节器与振荡电路之间的第2调节电源电压的电源线，能够降低由第2调节电源电压的电压下降产生的不良影响。
另外，在本实施方式中，也可以包含对温度补偿电路进行控制的控制电路，控制电路配置在温度补偿电路的第2方向上。
这样，能够在温度补偿电路的第2方向上接近配置对温度补偿电路进行控制的控制电路，能够以短路径将来自控制电路的控制信号输入到温度补偿电路。
另外，在本实施方式中，也可以包含：第1焊盘，其与振子的一端电连接；第2焊盘，其与振子的另一端电连接；以及时钟焊盘，其输出时钟信号。而且，也可以是，第1焊盘和第2焊盘沿着第1边配置，时钟焊盘沿着第2边配置。
这样，能够通过与第1焊盘和第2焊盘电连接的振荡电路来生成振荡信号，并以短路径的信号路径输入到输出电路，从时钟焊盘输出基于振荡信号的时钟信号。
另外，在本实施方式中，也可以包含温度传感器，该温度传感器将温度检测电压输出到温度补偿电路，温度传感器配置在振荡电路的第2方向上。
这样，能够使配置在振荡电路内的第1焊盘或第2焊盘与温度传感器的距离变近，能够使用温度传感器来更适当地检测振子的温度。
另外，在本实施方式中，温度补偿电路也可以是进行基于多项式近似的模拟方式的温度补偿的电路。
这样，即使在温度补偿电路以模拟方式进行温度补偿的情况下，也能够抑制由来自输出电路的噪声引起的温度补偿电路中的电源变动，能够进行高精度的温度补偿，因此能够降低相位噪声。
另外，在本实施方式中，也可以是，输出电路以LVDS、PECL、HCSL以及差动的CMOS中的至少1个信号形式输出时钟信号。
这样，输出电路以LVDS、PECL、HCSL以及差动的CMOS中的至少1个信号形式输出时钟信号，在输出电路中产生由高频信号产生的噪声的情况下，也能够降低该噪声对温度补偿电路的温度补偿带来的不良影响，能够降低相位噪声等。
另外，本实施方式涉及振荡器，该振荡器包含：以上记载的集成电路装置；以及振子。
另外，本实施方式涉及电子设备，该电子设备包含：以上记载的集成电路装置；以及处理装置，其根据时钟信号来进行动作。
另外，本实施方式涉及移动体，该移动体包含：以上记载的集成电路装置；以及处理装置，其根据时钟信号来进行动作。
另外，如上述那样对本实施方式进行了详细说明，但本领域技术人员可以容易地理解，能够实现实质上不脱离本公开的新事项和效果的多种变形。因此，所有这样的变形例都包含在本公开的范围内。例如，在说明书或附图中至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置处都可置换为该不同的用语。另外，本实施方式和变形例的全部组合也包含在本公开的范围内。另外，集成电路装置、振荡器、电子设备、移动体的结构、动作等也不限于在本实施方式中说明的结构、动作等，能够实施各种变形。

Claims (18)

1.一种集成电路装置，其特征在于，该集成电路装置包含：
振荡电路，其通过使振子进行振荡而生成振荡信号；
温度补偿电路，其进行所述振荡电路的振荡频率的温度补偿；
输出电路，其根据所述振荡信号来输出时钟信号；
第1调节器，其根据电源电压来生成第1调节电源电压，并供给到所述温度补偿电路；以及
第2调节器，其根据所述电源电压来生成第2调节电源电压，并供给到所述输出电路。
2.根据权利要求1所述的集成电路装置，其特征在于，
该集成电路装置包含存储电压设定信息的存储部，
所述第1调节器生成作为固定电压的所述第1调节电源电压，
所述第2调节器生成电压根据所述电压设定信息而被可变地设定的所述第2调节电源电压。
3.根据权利要求1或2所述的集成电路装置，其特征在于，
该集成电路装置包含被供给所述电源电压的电源焊盘，
所述电源焊盘与所述第2调节器的距离比所述电源焊盘与所述第1调节器的距离短。
4.根据权利要求3所述的集成电路装置，其特征在于，
该集成电路装置包含：
第1电源线，其连接所述电源焊盘和所述第1调节器；以及
第2电源线，其连接所述电源焊盘和所述第2调节器，
所述第1电源线的布线宽度比所述第2电源线的布线宽度细。
5.根据权利要求1所述的集成电路装置，其特征在于，
该集成电路装置包含被供给地电压的地焊盘，
所述地焊盘与所述第1调节器的距离比所述地焊盘与所述第2调节器的距离短。
6.根据权利要求1所述的集成电路装置，其特征在于，
所述振荡电路沿着集成电路装置的第1边、与所述第1边交叉的第2边、作为所述第1边的对边的第3边以及作为所述第2边的对边的第4边中的所述第1边配置，
所述输出电路沿着所述第2边配置，
所述第2调节器配置在所述第1边与所述第2边交叉的拐角部。
7.根据权利要求6所述的集成电路装置，其特征在于，
在设从所述第1边朝向所述第3边的方向为第1方向、从所述第2边朝向所述第4边的方向为第2方向时，所述温度补偿电路和所述第1调节器配置在所述输出电路的所述第2方向上。
8.根据权利要求1或2所述的集成电路装置，其特征在于，
在设从集成电路装置的第1边朝向作为所述第1边的对边的第3边的方向为第1方向、从与所述第1边交叉的第2边朝向作为所述第2边的对边的第4边的方向为第2方向时，
所述第2调节器和所述输出电路沿着所述第1方向配置，
所述温度补偿电路和所述第1调节器在所述输出电路的所述第2方向上沿着所述第1方向配置。
9.根据权利要求8所述的集成电路装置，其特征在于，
该集成电路装置包含被供给所述电源电压的电源焊盘，
所述电源焊盘配置在所述第2调节器与所述输出电路之间。
10.根据权利要求8所述的集成电路装置，其特征在于，
所述第2调节器将所述第2调节电源电压供给到所述振荡电路，
所述振荡电路配置在所述第2调节器的所述第2方向上。
11.根据权利要求8所述的集成电路装置，其特征在于，
该集成电路装置包含对所述温度补偿电路进行控制的控制电路，
所述控制电路配置在所述温度补偿电路的所述第2方向上。
12.根据权利要求8所述的集成电路装置，其特征在于，
该集成电路装置包含：
第1焊盘，其与所述振子的一端电连接；
第2焊盘，其与所述振子的另一端电连接；以及
时钟焊盘，其输出所述时钟信号，
所述第1焊盘和所述第2焊盘沿着所述第1边配置，
所述时钟焊盘沿着所述第2边配置。
13.根据权利要求8所述的集成电路装置，其特征在于，
该集成电路装置包含温度传感器，该温度传感器将温度检测电压输出到所述温度补偿电路，
所述温度传感器配置在所述振荡电路的所述第2方向上。
14.根据权利要求1所述的集成电路装置，其特征在于，
所述温度补偿电路是进行基于多项式近似的模拟方式的温度补偿的电路。
15.根据权利要求1所述的集成电路装置，其特征在于，
所述输出电路以LVDS、PECL、HCSL以及差动的CMOS中的至少1个信号形式输出所述时钟信号。
16.一种振荡器，其特征在于，该振荡器包含：
权利要求1～15中的任意一项所述的集成电路装置；以及
所述振子。
17.一种电子设备，其特征在于，该电子设备包含：
权利要求1～15中的任意一项所述的集成电路装置；以及
处理装置，其根据所述时钟信号来进行动作。
18.一种移动体，其特征在于，该移动体包含：
权利要求1～15中的任意一项所述的集成电路装置；以及
处理装置，其根据所述时钟信号来进行动作。
CN202010236084.4A 2019-04-01 2020-03-30 集成电路装置、振荡器、电子设备以及移动体 Active CN111800088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019069774A JP7331419B2 (ja) 2019-04-01 2019-04-01 集積回路装置、発振器、電子機器及び移動体
JP2019-069774 2019-04-01

Publications (2)

Publication Number Publication Date
CN111800088A true CN111800088A (zh) 2020-10-20
CN111800088B CN111800088B (zh) 2024-01-30

Family

ID=72604364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010236084.4A Active CN111800088B (zh) 2019-04-01 2020-03-30 集成电路装置、振荡器、电子设备以及移动体

Country Status (3)

Country Link
US (1) US11025194B2 (zh)
JP (1) JP7331419B2 (zh)
CN (1) CN111800088B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220037768A (ko) * 2020-09-18 2022-03-25 삼성전자주식회사 위상 잡음을 감소한 크리스탈 발진기 및 이를 포함하는 반도체 칩
JP2022103740A (ja) * 2020-12-28 2022-07-08 セイコーエプソン株式会社 回路装置及び発振器
JP2022170969A (ja) 2021-04-30 2022-11-11 セイコーエプソン株式会社 回路装置および発振器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259879A (ja) * 2003-02-25 2004-09-16 Ricoh Co Ltd レギュレータ内蔵型半導体装置
US20110095831A1 (en) * 2009-10-26 2011-04-28 Himax Technologies Limited Pvt-independent current-controlled oscillator
CN102931912A (zh) * 2011-08-11 2013-02-13 日本电波工业株式会社 温度补偿型晶体振荡器
CN202906836U (zh) * 2012-12-28 2013-04-24 石家庄衍兴电子有限公司 用于石英晶体振荡器的全数字温度补偿集成电路
US20150276790A1 (en) * 2014-03-25 2015-10-01 Seiko Epson Corporation Physical quantity sensor, sensor unit, electronic apparatus, moving object, and physical quantity detection method
JP2016072297A (ja) * 2014-09-26 2016-05-09 セイコーエプソン株式会社 半導体回路、発振器、電子機器及び移動体
JP2016178602A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 発振器の製造方法
JP2017085479A (ja) * 2015-10-30 2017-05-18 セイコーエプソン株式会社 制御回路、半導体集積回路装置、発振器、電子機器及び基地局
JP2018007165A (ja) * 2016-07-07 2018-01-11 セイコーエプソン株式会社 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法
US20180145629A1 (en) * 2016-11-18 2018-05-24 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
JP2018098428A (ja) * 2016-12-16 2018-06-21 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP2019004438A (ja) * 2017-06-20 2019-01-10 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593823B2 (en) 2000-09-26 2003-07-15 Seiko Epson Corporation Oscillation circuit and electronic circuit, and semiconductor device, timepiece and electronic equipment provided with the same
JP5962039B2 (ja) 2012-02-06 2016-08-03 セイコーエプソン株式会社 発振器回路、電子機器、及び発振器回路の制御方法
JP5926578B2 (ja) 2012-02-29 2016-05-25 京セラクリスタルデバイス株式会社 圧電デバイス
JP6536780B2 (ja) 2015-01-22 2019-07-03 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体
JP6540943B2 (ja) 2015-01-22 2019-07-10 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体
JP6561487B2 (ja) 2015-02-16 2019-08-21 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
JP6638340B2 (ja) 2015-11-12 2020-01-29 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6680121B2 (ja) 2016-01-06 2020-04-15 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10177770B2 (en) 2016-01-06 2019-01-08 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
US10948537B2 (en) * 2019-01-18 2021-03-16 Allegro Microsystems, Llc Sensor integrated circuit load current monitoring circuitry and associated methods

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259879A (ja) * 2003-02-25 2004-09-16 Ricoh Co Ltd レギュレータ内蔵型半導体装置
US20110095831A1 (en) * 2009-10-26 2011-04-28 Himax Technologies Limited Pvt-independent current-controlled oscillator
CN102931912A (zh) * 2011-08-11 2013-02-13 日本电波工业株式会社 温度补偿型晶体振荡器
CN202906836U (zh) * 2012-12-28 2013-04-24 石家庄衍兴电子有限公司 用于石英晶体振荡器的全数字温度补偿集成电路
US20150276790A1 (en) * 2014-03-25 2015-10-01 Seiko Epson Corporation Physical quantity sensor, sensor unit, electronic apparatus, moving object, and physical quantity detection method
JP2016072297A (ja) * 2014-09-26 2016-05-09 セイコーエプソン株式会社 半導体回路、発振器、電子機器及び移動体
JP2016178602A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 発振器の製造方法
JP2017085479A (ja) * 2015-10-30 2017-05-18 セイコーエプソン株式会社 制御回路、半導体集積回路装置、発振器、電子機器及び基地局
JP2018007165A (ja) * 2016-07-07 2018-01-11 セイコーエプソン株式会社 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法
US20180145629A1 (en) * 2016-11-18 2018-05-24 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
JP2018098428A (ja) * 2016-12-16 2018-06-21 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP2019004438A (ja) * 2017-06-20 2019-01-10 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体

Also Published As

Publication number Publication date
US20200313614A1 (en) 2020-10-01
JP7331419B2 (ja) 2023-08-23
US11025194B2 (en) 2021-06-01
CN111800088B (zh) 2024-01-30
JP2020170884A (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
JP7238553B2 (ja) Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
CN111800088B (zh) 集成电路装置、振荡器、电子设备以及移动体
CN111751029B (zh) 温度传感器、电路装置、振荡器、电子设备以及移动体
CN111697925B (zh) 电路装置、振荡器、电子设备以及移动体
US11108357B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
US11115029B2 (en) Integrated circuit device, oscillator, electronic apparatus, and vehicle
US11005456B2 (en) Output circuit, circuit device, oscillator, electronic apparatus, and vehicle
CN111800087B (zh) 集成电路装置、振荡器、电子设备以及移动体
CN111726083B (zh) 电路装置、振荡器、电子设备以及移动体
CN111726082A (zh) 电路装置、振荡器、电子设备以及移动体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant