JP2018098428A - 回路装置、発振器、電子機器及び移動体 - Google Patents

Abstract

【課題】温度補償に用いられるパラメーターの測定誤差を低減し、温度補償精度を向上することが可能な回路装置、発振器、電子機器及び移動体等を提供すること。【解決手段】回路装置１００は、発振回路（ＯＳＣ）と、クロック信号出力回路（ＣＫＯＵＴ）と、温度補償回路（ＴＣＭＰ）と、低電位側電源が供給される低電位側電源パッド（ＰＡＤ１）と、高電位側電源が供給される高電位側電源パッド（ＰＡＤ２）と、低電位側電源を供給する第１の電源線５０と、高電位側電源を供給する第２の電源線６０と、を含む。第１、第２の電源線５０、６０は、回路配置領域３０の内周又は外周に沿って設けられる。発振回路及びクロック信号出力回路の配置領域と温度補償回路の配置領域との間の境界領域３４において、第１、第２の電源線５０、６０の少なくとも一方の電源線が不連続部分により分離されている。【選択図】 図２

Description

本発明は、回路装置、発振器、電子機器及び移動体等に関する。

ＴＣＸＯ（Temperature Compensated crystal Oscillator）やＯＣＸＯ（Oven Controlled crystal Oscillator）等の発振器では、発振周波数の温度特性を補償する温度補償を行う。発振周波数の温度特性は発振子の個体に固有であるため、その温度特性を補償するためのパラメーターを検査時等に測定して例えば不揮発性メモリー等に記憶させておく。そして、発振器が製品に実装されて動作する際には、例えば不揮発性メモリー等に記憶されたパラメーターを用いて温度補償を行う。

このような発振器は、発振子とＩＣを含み、ＩＣは発振回路や温度補償回路等を含む。このような発振器のＩＣのレイアウトに関する手法として、例えば特許文献１の手法がある。特許文献１では、ＡＣブロック（例えば発振回路等のＡＣ的に動作するアナログ回路ブロック）と、ＤＣブロック（例えば温度補償回路等のＤＣ的に動作するアナログ回路ブロック）とを離間して配置し、ＡＣブロックとＤＣブロックとの間での干渉に起因した圧電発振器の作動不良を防止している。

特開２００６−５４２６９号公報

上述のように、温度補償に用いられるパラメーターは発振器の検査時等に測定される一方、発振器が製品（例えば回路基板等）に実装された後に、そのパラメーターによる温度補償が行われる。このような測定や検査を行う環境と製品実装時の環境との違いに起因して、測定や検査を行う環境で得られたパラメーターと、製品に実装された環境において適切なパラメーターとの間に誤差が生じる可能性がある。そのため、製品に実装された環境における温度補償精度が低下してしまう可能性がある。

本発明の幾つかの態様によれば、温度補償に用いられるパラメーターの測定誤差を低減し、温度補償精度を向上することが可能な回路装置、発振器、電子機器及び移動体等を提供できる。

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。

本発明の一態様は、発振子を発振させる発振回路と、前記発振回路の発振信号に基づくクロック信号を出力するクロック信号出力回路と、前記発振信号の発振周波数の温度補償を行う温度補償回路と、低電位側電源が供給される低電位側電源パッドと、高電位側電源が供給される高電位側電源パッドと、前記発振回路、前記クロック信号出力回路及び前記温度補償回路が配置される回路配置領域の内周又は外周に沿って設けられ、前記低電位側電源パッドからの前記低電位側電源を供給する第１の電源線と、前記回路配置領域の内周又は外周に沿って設けられ、前記高電位側電源パッドからの前記高電位側電源を供給する第２の電源線と、を含み、前記発振回路及び前記クロック信号出力回路の配置領域と前記温度補償回路の配置領域との間の境界領域において、前記第１の電源線及び前記第２の電源線の少なくとも一方の電源線が不連続部分により分離されている回路装置に関係する。

本発明の一態様によれば、発振回路及びクロック信号出力回路の配置領域と温度補償回路の配置領域との間の境界領域において、第１の電源線及び第２の電源線の少なくとも一方の電源線が不連続部分により分離されている。これにより、発振回路及びクロック信号出力回路に電源を供給する電源線と、温度補償回路に電源を供給する電源線とを分離することが可能になる。そして、電源線を不連続部分により分離したことによって、発振回路及びクロック信号出力回路に電源を供給する電源線と、温度補償回路に電源を供給する電源線との間で電源ノイズが伝搬することを抑制することが可能になる。これにより、温度補償に用いられるパラメーターの測定誤差を低減し、温度補償精度を向上することが可能になる。

また本発明の一態様では、前記第１の電源線が、前記不連続部分により分離されており、前記第１の電源線は、前記低電位側電源パッドから配線されている第１の低電位側電源線と、前記低電位側電源パッドから前記第１の低電位側電源線と分岐して配線されている第２の低電位側電源線と、を有し、前記第１の電源線の前記不連続部分は、前記第１の低電位側電源線の端部と前記第２の低電位側電源線の端部との間のすき間であってもよい。

このようにすれば、第１の低電位側電源線の端部と第２の低電位側電源線の端部との間のすき間によって、第１の電源線の不連続部分を構成できる。そして、そのすき間によって、低電位側電源パッドから第１の低電位側電源線の端部までの経路と、低電位側電源パッドから第２の低電位側電源線の端部までの経路とを分離でき、第１の低電位側電源線と第２の低電位側電源線との間における電源ノイズの伝搬を抑制できる。

また本発明の一態様では、前記発振回路及び前記クロック信号出力回路は、前記第１の低電位側電源線により前記低電位側電源が供給され、前記温度補償回路は、前記第２の低電位側電源線により前記低電位側電源が供給されてもよい。

このようにすれば、ＡＣ的な動作を行う発振回路及びクロック信号出力回路へ低電位側電源を供給する電源線（第１の低電位側電源線）と、ＤＣ的な動作を行う温度補償回路へ低電位側電源を供給する電源線（第２の低電位側電源線）とを分離することが可能になる。

また本発明の一態様では、前記第２の電源線が、前記不連続部分により分離されており、前記第２の電源線は、前記高電位側電源パッドから配線されている第１の高電位側電源線と、前記高電位側電源パッドから前記第１の高電位側電源線と分岐して配線されている第２の高電位側電源線と、を有し、前記第２の電源線の前記不連続部分は、前記第１の高電位側電源線の端部と前記第２の高電位側電源線の端部との間のすき間であってもよい。

このようにすれば、第１の高電位側電源線の端部と第２の高電位側電源線の端部との間のすき間によって、第２の電源線の不連続部分を構成できる。そして、そのすき間によって、高電位側電源パッドから第１の高電位側電源線の端部までの経路と、高電位側電源パッドから第２の高電位側電源線の端部までの経路とを分離でき、第１の高電位側電源線と第２の高電位側電源線との間における電源ノイズの伝搬を抑制できる。

また本発明の一態様では、前記発振回路及び前記クロック信号出力回路は、前記第１の高電位側電源線により前記高電位側電源が供給され、前記温度補償回路は、前記第２の高電位側電源線により前記高電位側電源が供給されてもよい。

このようにすれば、ＡＣ的な動作を行う発振回路及びクロック信号出力回路へ高電位側電源を供給する電源線（第１の高電位側電源線）と、ＤＣ的な動作を行う温度補償回路へ高電位側電源を供給する電源線（第２の高電位側電源線）とを分離することが可能になる。

また本発明の一態様では、回路装置は、前記温度補償回路に供給される基準電圧を生成する基準電圧生成回路を含み、前記基準電圧生成回路は、前記発振回路及び前記クロック信号出力回路の配置領域と前記温度補償回路の配置領域の間に配置されてもよい。

このようにすれば、発振回路及びクロック信号出力回路の配置領域と温度補償回路の配置領域の間に基準電圧生成回路が配置されることで、第１の低電位側電源線及び第２の低電位側電源線の一方から基準電圧生成回路に低電位側電源を供給できる。同様に、第１の高電位側電源線及び第２の高電位側電源線の一方から基準電圧生成回路に高電位側電源を供給できる。基準電圧生成回路に電源ノイズが伝搬すると温度補償精度に影響を与える可能性があるため、温度補償回路に電源を供給する第２の低電位側電源線と第２の高電位側電源線から基準電圧生成回路に電源が供給されることが望ましい。

また本発明の一態様では、回路装置は、前記発振子の一端に接続される第１の発振子接続パッドと、前記発振子の他端に接続される第２の発振子接続パッドと、前記発振信号の発振周波数の制御電圧が入力される制御電圧入力パッドと、前記クロック信号が出力されるクロック信号出力パッドと、を含み、前記低電位側電源パッド、前記第１の発振子接続パッド、前記制御電圧入力パッドは、回路装置の前記第１の辺に沿った第１のパッド配置領域に配置され、前記クロック信号出力パッド、前記第２の発振子接続パッド、前記高電位側電源パッドは、前記第１の辺に対向する前記回路装置の第２の辺に沿った第２のパッド配置領域に配置されてもよい。

このような第１のパッド配置領域及び第２のパッド配置領域を設けることで、第１のパッド配置領域及び第２のパッド配置領域を削除して、レイアウト面積を削減したシュリンク版のレイアウトを作成可能である。このとき、第１の電源線と第２の電源線は回路配置領域の内周又は外周に沿って設けられるので、そのまま残すことが可能である。

また本発明の一態様では、前記回路配置領域は、平面視で前記第１のパッド配置領域と前記第２のパッド配置領域の間に配置される領域であってもよい。

このように、発振回路、クロック信号出力回路及び温度補償回路が配置される回路配置領域を、第１のパッド配置領域と第２のパッド配置領域との間に配置することで、第１のパッド配置領域と第２のパッド配置領域を残した非シュリンク版のレイアウトと、第１のパッド配置領域と第２のパッド配置領域を削除したシュリンク版のレイアウトとを簡素な手順で変更できる。

また本発明の一態様では、前記第１の電源線及び前記第２の電源線の少なくとも一方の電源線の前記不連続部分は、前記第２のパッド領域側に設けられてもよい。

このように第１の電源線の不連続部分を第２のパッド領域側に設けることで、発振回路及びクロック信号出力回路に低電位側電源を供給する第１の低電位側電源線と、温度補償回路に低電位側電源を供給する第２の低電位側電源線とを適切に配置できる。同様に、発振回路及びクロック信号出力回路に高電位側電源を供給する第１の高電位側電源線と、温度補償回路に高電位側電源を供給する第２の高電位側電源線とを適切に配置できる。

また本発明の一態様では、回路装置の第１の辺に対向する辺を第２の辺とし、前記第１の辺に交差する辺を第３の辺とし、前記第３の辺に対向する辺を第４の辺とした場合に、前記低電位側電源パッドは、前記回路装置の前記第１の辺と前記第３の辺が交差する第１のコーナーの領域に配置され、前記高電位側電源パッドは、前記回路装置の前記第２の辺と前記第４の辺が交差する第２のコーナーの領域に配置されてもよい。

このように、第１のコーナーの領域に配置された低電位側電源パッドから回路配置領域全体に低電位側電源を供給するためには、第１の電源線が回路配置領域の内周又は外周に沿って設けられることが望ましい。このとき、第１の電源線に不連続部分を設けることで、発振回路及びクロック信号出力回路に低電位側電源を供給する第１の低電位側電源線と、温度補償回路に低電位側電源を供給する第２の低電位側電源線とを分離できる。同様に、第２のコーナーの領域に配置された高電位側電源パッドから回路配置領域全体に高電位側電源を供給するためには、第２の電源線が回路配置領域の内周又は外周に沿って設けられることが望ましい。このとき、第２の電源線に不連続部分を設けることで、発振回路及びクロック信号出力回路に高電位側電源を供給する第１の高電位側電源線と、温度補償回路に高電位側電源を供給する第２の高電位側電源線とを分離できる。

また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記発振子と、を含む発振器に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。

本実施形態の手法を用いない回路装置を適用した発振器の発振周波数偏差の温度特性。 本実施形態の回路装置のレイアウト構成例。 本実施形態の回路装置の詳細なレイアウト構成例。 シュリンク版の回路装置のレイアウト構成例。 本実施形態の回路装置の詳細な構成例のブロック図。 発振回路の詳細な構成例。 クロック信号出力回路の詳細な構成例。 温度補償回路の詳細な構成例。 基準電圧生成回路の詳細な構成例。 発振器の構成例。 電子機器の構成例。 移動体の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．温度補償精度について
図１を用いて、環境の違いに起因する温度補償精度の低下について説明する。図１は、本実施形態の手法を用いない回路装置を適用した発振器の発振周波数偏差ΔＦ／Ｆの温度特性（周波数温度特性）である。発振周波数偏差ΔＦ／Ｆは、基準発振周波数Ｆ（例えば公称発振周波数）と発振周波数の差分ΔＦと、基準発振周波数Ｆとの商である。

ＴＳＡ１は検査環境で測定した温度特性であり、ＴＳＡ２は実装環境で測定した温度特性である。ここでは、回路基板に実装されたソケットに発振器を装着した状態が検査環境である。なお、本発明を適用可能な検査環境はこれに限定されず、例えばプローブピンを発振器の端子に接触させた状態等を検査環境としてもよい。実装環境は、回路基板の配線パターン（或いは端子）に発振器の端子を接続（例えば、はんだ（solder）による接続）した状態である。

ソケットを用いた場合、発振器の端子（例えば電源端子、接地端子）から回路基板の配線パターンまでは、ソケット内の配線で接続される。電源間のパスコンデンサーは回路基板に設けられるので、発振器の端子からパスコンデンサーまでの配線が長くなる。これらの配線が寄生インダクタンスや寄生抵抗を有すると共に、発振器の端子とソケットの端子との間に接触抵抗があるので、発振器の端子からパスコンデンサーまでのインピーダンスが高くなってしまう。回路装置の内部で発生した電源ノイズはパスコンデンサーにより低減されるが、上記のような配線のインピーダンスによって、ノイズ低減効果が低下してしまう。

なお、このようなノイズ低減効果の低下は、プローブピンを用いて測定を行った場合にも生じる。即ち、プローブピンはテスト装置の回路基板に設けられているが、電源間のパスコンデンサーは回路基板に設けられている。そのため、プローブピンの寄生インダクタンスや寄生抵抗、発振器の端子とプローブピンの間の接触抵抗によって、発振器の端子からパスコンデンサーまでのインピーダンスが高くなってしまう。

一方、回路基板に発振器を実装した場合、発振器の端子の近くに（プローブピンの場合よりも短い配線長で）パスコンデンサーを設けることが可能である。そのため、回路装置のパッドから見たインピーダンスは、パッドから発振器のパッケージの端子までのインピーダンスと、上記の短い配線のインピーダンスとなる。即ち、ソケット等を用いた環境での回路装置のパッドから見たインピーダンスよりも小さくなる。

図１に示すように、このような環境の違いによって、検査環境での発振周波数偏差の温度特性ＴＳＡ１と、実装環境での発振周波数偏差の温度特性ＴＳＡ２とが異なっている。温度補償パラメーターは、検査環境で測定された発振周波数の温度特性ＴＳＡ１に基づいて、温度特性がΔＦ／Ｆ＝０を中心とする仕様の範囲内になるように決定される。即ち、その温度補償パラメーターにより温度補償を行えば、検査環境では、温度特性がΔＦ／Ｆ＝０を中心とする仕様の範囲内になる。しかしながら、検査環境と実装環境では温度特性の差があるので、その差の分だけ、実装環境では温度補償精度が低下してしまうことになる。

２．回路装置
図２は、上記のような課題を解決することが可能な本実施形態の回路装置１００のレイアウト構成例である。回路装置１００は半導体チップ（集積回路装置）により実現され、図２は、その半導体チップの平面視におけるレイアウト構成例である。回路装置１００は、発振回路、クロック信号出力回路、温度補償回路、低電位側電源パッド（第１のパッド）、高電位側電源パッド（第２のパッド）、第１の電源線５０（第１の環状電源線）、第２の電源線６０（第２の環状電源線）を含む。なお、本実施形態は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

発振回路は、発振子を発振させる回路であり、配置領域ＯＳＣに配置される。クロック信号出力回路は、発振回路の発振信号に基づくクロック信号を出力する回路であり、配置領域ＣＫＯＵＴに配置される。温度補償回路は、発振信号の発振周波数の温度補償を行う回路であり、配置領域ＴＣＭＰに配置される。なお、これらの回路の詳細は後述する。回路の配置領域とは、その回路の構成要素が配置される領域である。即ち、回路を構成する回路素子やその素子間を接続する配線、ガードバー（回路の周囲に設けられた拡散領域を電源等に接続することでノイズ等から回路を保護する構造）等が配置される領域である。回路素子は、例えばトランジスターや抵抗、キャパシター等であり、それらを構成するポリシリコンや拡散層、メタル層が領域内に配置される。

低電位側電源パッドは、低電位側電源ＶＳＳ（低電位側電源電位）が供給されるパッドであり、パッド領域ＰＡＤ１に配置される。高電位側電源パッドは、高電位側電源ＶＤＤ（高電位側電源電位）が供給されるパッドであり、パッド領域ＰＡＤ２に配置される。パッドは、半導体チップ内の回路と半導体チップ外の回路（又は端子）とを電気的に接続するための端子である。パッド領域は、メタル層（例えば最上層のメタル層）のうちパッシベーション膜（絶縁層）から露出した部分の領域である。この露出したメタル層によってパッドが構成されている。低電位側電源ＶＳＳ（第１の電源、例えばグランド）、高電位側電源ＶＤＤ（第２の電源）は、回路装置１００の外部から低電位側電源パッド、高電位側電源パッドを介して回路装置１００に供給される電源である。高電位側電源ＶＤＤは、低電位側電源ＶＳＳよりも高い電位の電源である。

回路配置領域３０は、発振回路、クロック信号出力回路及び温度補償回路が配置される領域である。具体的には、回路配置領域３０は、回路装置１００のコアとなる回路が配置される領域である。コアとなる回路とは、回路装置１００の機能を実現するための回路である。例えば、回路装置１００が入出力する信号の処理を行う回路、回路装置が出力する信号を生成する回路等である。例えば、回路装置１００のコアとなる回路を含む長方形又は正方形のうち最小の長方形又は正方形が回路配置領域３０である。

第１の電源線５０は、回路配置領域３０の内周又は外周に沿って設けられ、低電位側電源パッドからの低電位側電源ＶＳＳを供給する電源線である。第２の電源線６０は、回路配置領域３０の内周又は外周に沿って設けられ、高電位側電源パッドからの高電位側電源ＶＤＤを供給する電源線である。領域の内周とは、領域の内側と外側を分ける境界の内側に沿った周囲のことであり、領域の外周とは、領域の内側と外側を分ける境界の外側に沿った周囲のことである。電源線が領域の内周又は外周に沿って設けられるとは、電源線が領域の内周又は外周を一周するように（環状に）設けられることである。図２では、第１の電源線５０及び第２の電源線６０が回路配置領域３０の内周に沿って設けられる場合を図示しているが、これに限定されず、第１の電源線５０及び第２の電源線６０が回路配置領域３０の外周に沿って設けられてもよいし、第１の電源線５０及び第２の電源線６０の一方が回路配置領域３０の内周に沿って設けられると共に他方が回路配置領域３０の外周に沿って設けられてもよい。

第１の電源線５０及び第２の電源線６０の少なくとも一方の電源線は、境界領域３４において不連続部分により分離されている。即ち、境界領域３４において電源線の不連続部分である切れ目により電源線が分離されている。図２では、第１の電源線５０に不連続部分である切れ目ＫＭＬが設けられ、第２の電源線６０に不連続部分である切れ目ＫＭＨが設けられる場合を図示しているが、これに限定されず、第１の電源線５０及び第２の電源線６０の一方にのみ不連続部分（切れ目）が設けられてもよい。境界領域３４は、発振回路及びクロック信号出力回路の配置領域３２と温度補償回路の配置領域ＴＣＭＰとの間の境界領域である。配置領域３２は、発振回路の配置領域ＯＳＣ及びクロック信号出力回路の配置領域ＣＫＯＵＴを含む領域であり、例えば配置領域ＯＳＣ、ＣＫＯＵＴを包含する最小の領域である。境界領域３４は、配置領域３２と配置領域ＴＣＭＰの間における、第１の電源線５０及び第２の電源線６０の配線領域（切れ目ＫＭＨ、ＫＭＬを包含する）である。例えば、配置領域３２のある辺ＨＮＡと配置領域ＴＣＭＰのある辺ＨＮＢが向かい合う場合に、その辺ＨＮＡと辺ＨＮＢの間の領域である。切れ目ＫＭＬ、ＫＭＨ（不連続部分）は、境界領域３４内のどこに設けられていてもよい。電源線の不連続部分とは、電源線を構成する配線（金属層）が不連続（配線が延びる方向において不連続）になっている部分である。即ち、電源線が途中で切れている所（切れている部分）である。具体的には、電源線が途中で切れている所にできている、電源線のすき間のことである。

以上の実施形態によれば、回路配置領域３０の内周又は外周に沿って一周するように設けられた（環状の）第１の電源線５０及び第２の電源線６０の少なくとも一方の電源線に不連続部分（切れ目）が設けられる。これにより、不連続部分を境にして電源線が分離され、その分離された一方の電源線と他方の電源線との間で電源ノイズが伝搬することを抑制できる。即ち、その伝搬経路を電源線の不連続部分によって遮断できる。また、発振回路及びクロック信号出力回路の配置領域３２と温度補償回路の配置領域ＴＣＭＰとの間の境界領域３４に不連続部分を設けることで、発振回路及びクロック信号出力回路に電源を供給する電源線と、温度補償回路に電源を供給する電源線とを不連続部分により分離することが可能になる。発振回路及びクロック信号出力回路は発振信号を処理するＡＣ（交流、高周波数）的な動作を行う回路であり、一方、温度補償回路は発振周波数を制御する制御電圧を生成するＤＣ（直流、低周波数）的な動作を行う回路である。これらの電源を分離できることによって、ＡＣ的な動作を行う回路で発生した電源ノイズがＤＣ的な動作を行う温度補償回路へ伝搬することを抑制できる。

上述したように検査環境と実装環境では電源環境が異なるため、ＡＣ的な動作を行う回路で発生する電源ノイズの振幅が異なってくると考えられる。この点、本実施形態では不連続部分（切れ目）により電源線が分離されるので、ＡＣ的な動作を行う回路に伝搬する電源ノイズは環境による影響を受けにくくなる。そのため、図１で説明したような環境の違いによる温度補償特性の違いが生じにくくなり、温度補償精度を向上することが可能になる。

また本実施形態では、第１の電源線５０が、不連続部分により分離されている。即ち、第１の電源線５０に切れ目ＫＭＬが設けられている。このとき、第１の電源線５０は、低電位側電源パッドから配線されている（低電位側電源パッドに導通される）第１の低電位側電源線ＳＬ１と、低電位側電源パッドから第１の低電位側電源線ＳＬ１と分岐して配線されている（低電位側電源パッドに第１の低電位側電源線ＳＬ１と分岐して導通される）第２の低電位側電源線ＳＬ２と、を有する。そして、第１の電源線５０の不連続部分（切れ目ＫＭＬ）は、第１の低電位側電源線ＳＬ１の端部と第２の低電位側電源線ＳＬ２の端部との間のすき間である。換言すると、切れ目ＫＭＬを挟んで第１の低電位側電源線ＳＬ１の端部と第２の低電位側電源線ＳＬ２の端部とが対向するように第１の電源線５０が形成されている。

具体的には、第１の低電位側電源線ＳＬ１は、回路配置領域３０の内周又は外周に沿って平面視で分岐点から反時計回りに配線され、第２の低電位側電源線ＳＬ２は、回路配置領域３０の内周又は外周に沿って平面視で分岐点から時計回りに配線される。第１の低電位側電源線ＳＬ１と第２の低電位側電源線ＳＬ２は、例えば低電位側電源パッドに接続される電源線に接続され、或いは直接に低電位側電源パッドに接続されることによって、分岐して配線されている。

このように、第１の低電位側電源線ＳＬ１の端部と第２の低電位側電源線ＳＬ２の端部との間のすき間によって、第１の電源線５０の切れ目ＫＭＬが構成されている。そして、そのすき間によって、低電位側電源パッドから第１の低電位側電源線ＳＬ１の端部までの経路と、低電位側電源パッドから第２の低電位側電源線ＳＬ２の端部までの経路とが分離され、上述したような電源ノイズの伝搬の抑制が実現されている。

また本実施形態では、発振回路及びクロック信号出力回路は、第１の低電位側電源線ＳＬ１により低電位側電源ＶＳＳが供給される。温度補償回路は、第２の低電位側電源線ＳＬ２により低電位側電源ＶＳＳが供給される。即ち、発振回路に低電位側電源を供給する低電位側電源ノードＮＬＡ１、ＮＬＡ２、及びクロック信号出力回路に低電位側電源を供給する低電位側電源ノードＮＬＡ３、ＮＬＡ４は、第１の低電位側電源線ＳＬ１を介して低電位側電源パッドに接続され、温度補償回路に低電位側電源を供給する低電位側電源ノードＮＬＤ１、ＮＬＤ２は、第２の低電位側電源線ＳＬ２を介して低電位側電源パッドに接続されている。本実施形態では、ＡＣ的な動作を行う回路に接続された低電位側電源ノードＮＬＡ１〜ＮＬＡ４のうち、ＤＣ的な動作を行う回路に最も近い低電位側電源ノードＮＬＡ４と、ＤＣ的な動作を行う回路に接続された低電位側電源ノードＮＬＤ１、ＮＬＤ２のうち、ＡＣ的な動作を行う回路に最も近い低電位側電源ノードＮＬＤ１と、の間を結ぶ直線に沿って設けられた電源線が、当該電源線の不連続部分である切れ目ＫＭＬにより分離されている。

このようにすれば、ＡＣ的な動作を行う発振回路及びクロック信号出力回路へ低電位側電源ＶＳＳを供給する電源線（第１の低電位側電源線ＳＬ１）と、ＤＣ的な動作を行う温度補償回路へ低電位側電源ＶＳＳを供給する電源線（第２の低電位側電源線ＳＬ２）とを分離することが可能になる。

また本実施形態では、第２の電源線６０が、不連続部分により分離されている。即ち、第２の電源線６０に切れ目ＫＭＨが設けられている。このとき、第２の電源線６０は、高電位側電源パッドから配線されている（高電位側電源パッドに導通される）第１の高電位側電源線ＳＨ１と、高電位側電源パッドから第１の高電位側電源線ＳＨ１と分岐して配線されている（高電位側電源パッドに第１の高電位側電源線ＳＨ１と分岐して導通される）第２の高電位側電源線ＳＨ２と、を有する。そして、第２の電源線６０の不連続部分（切れ目ＫＭＨ）は、第１の高電位側電源線ＳＨ１の端部と第２の高電位側電源線ＳＨ２の端部との間のすき間である。換言すると、切れ目ＫＭＨを挟んで第１の高電位側電源線ＳＨ１の端部と第２の高電位側電源線ＳＨ２の端部とが対向するように第２の電源線６０が形成されている。

具体的には、第１の高電位側電源線ＳＨ１は、回路配置領域３０の内周又は外周に沿って平面視で分岐点から反時計回りに配線され、第２の高電位側電源線ＳＨ２は、回路配置領域３０の内周又は外周に沿って平面視で分岐点から時計回りに配線される。第１の高電位側電源線ＳＨ１と第２の高電位側電源線ＳＨ２は、例えば高電位側電源パッドに接続される電源線に接続され、或いは直接に高電位側電源パッドに接続されることによって、分岐して配線されている。

このように、第１の高電位側電源線ＳＨ１の端部と第２の高電位側電源線ＳＨ２の端部との間のすき間によって、第２の電源線６０の切れ目ＫＭＨが構成されている。そして、そのすき間によって、高電位側電源パッドから第１の高電位側電源線ＳＨ１の端部までの経路と、高電位側電源パッドから第２の高電位側電源線ＳＨ２の端部までの経路とが分離され、上述したような電源ノイズの伝搬の抑制が実現されている。

また本実施形態では、発振回路及びクロック信号出力回路は、第１の高電位側電源線ＳＨ１により高電位側電源ＶＤＤが供給される。温度補償回路は、第２の高電位側電源線ＳＨ２により高電位側電源ＶＤＤが供給される。即ち、発振回路に高電位側電源を供給する高電位側電源ノードＮＨＡ１、ＮＨＡ２及びクロック信号出力回路に高電位側電源を供給する高電位側電源ノードＮＨＡ３、ＮＨＡ４は、第１の高電位側電源線ＳＨ１を介して高電位側電源パッドに接続され、温度補償回路に低電位側電源を供給する高電位側電源ノードＮＨＤ１、ＮＨＤ２は、第２の高電位側電源線ＳＨ２を介して高電位側電源パッドに接続されている。本実施形態では、ＡＣ的な動作を行う回路に接続された高電位側電源ノードＮＨＡ１〜ＮＨＡ４のうち、ＤＣ的な動作を行う回路に最も近い高電位側電源ノードＮＨＡ４と、ＤＣ的な動作を行う回路に接続された高電位側電源ノードＮＨＤ１、ＮＨＤ２のうち、ＡＣ的な動作を行う回路に最も近い高電位側電源ノードＮＨＤ１と、の間を結ぶ直線に沿って設けられた電源線が、当該電源線の不連続部分である切れ目ＫＭＨにより分離されている。

このようにすれば、ＡＣ的な動作を行う発振回路及びクロック信号出力回路へ高電位側電源ＶＤＤを供給する電源線（第１の高電位側電源線ＳＨ１）と、ＤＣ的な動作を行う温度補償回路へ高電位側電源ＶＤＤを供給する電源線（第２の高電位側電源線ＳＨ２）とを分離することが可能になる。

３．回路装置の詳細なレイアウト構成例
図３は、本実施形態の回路装置１００の平面視での詳細なレイアウト構成例である。なお、本実施形態は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

ここで、回路装置１００の第１の辺ＨＮ１から第２の辺ＨＮ２に向かう方向を第１の方向Ｄ１とする。また、第１の方向Ｄ１に交差（直交）する方向であって、回路装置１００の第３の辺ＨＮ３から第４の辺ＨＮ４に向かう方向を第２の方向Ｄ２とする。回路装置１００の第１〜第４の辺ＨＮ１〜ＨＮ４は、半導体チップ（シリコン基板）の辺である。第２の辺ＨＮ２は第１の辺ＨＮ１に対向する辺であり、例えば回路装置１００が長方形又は正方形である場合、第２の辺ＨＮ２は第１の辺ＨＮ１に平行（略平行を含む）な辺である。第３の辺ＨＮ３及び第４の辺ＨＮ４は、第１の辺ＨＮ１及び第２の辺ＨＮ２に交差（例えば直交）する辺である。第４の辺ＨＮ４は、第３の辺ＨＮ３に対向する辺であり、例えば回路装置１００が長方形又は正方形である場合、第４の辺ＨＮ４は第３の辺ＨＮ３に平行（略平行を含む）な辺である。

図３に示すように、回路装置１００は、温度補償回路に供給される基準電圧を生成する基準電圧生成回路を含み、その基準電圧生成回路は、発振回路及びクロック信号出力回路の配置領域（配置領域ＯＳＣ及び配置領域ＣＫＯＵＴ）と温度補償回路の配置領域ＴＣＭＰの間に配置される。即ち、配置領域ＢＩＳに配置される。

具体的には、配置領域ＯＳＣ及び配置領域ＣＫＯＵＴの第２の方向Ｄ２側に配置領域ＢＩＳが配置され、配置領域ＢＩＳの第２の方向Ｄ２側に配置領域ＴＣＭＰが配置される。第１の電源線５０の切れ目ＫＭＬ及び第２の電源線６０の切れ目ＫＭＨの少なくとも一方が設けられる境界領域（図２の境界領域３４）は、配置領域ＢＩＳの第１の方向Ｄ１側に設けられている。

図２で説明したように、電源線の切れ目ＫＭＬ、ＫＭＨ（境界領域）は、発振回路及びクロック信号出力回路の配置領域（配置領域ＯＳＣ及び配置領域ＣＫＯＵＴ）と温度補償回路の配置領域ＴＣＭＰの間に設けられる。そのため、発振回路及びクロック信号出力回路の配置領域（配置領域ＯＳＣ及び配置領域ＣＫＯＵＴ）と温度補償回路の配置領域ＴＣＭＰの間に基準電圧生成回路が設けられることで、第１の低電位側電源線ＳＬ１及び第２の低電位側電源線ＳＬ２の一方から基準電圧生成回路に低電位側電源ＶＳＳを供給できる。同様に、第１の高電位側電源線ＳＨ１及び第２の高電位側電源線ＳＨ２の一方から基準電圧生成回路に高電位側電源ＶＤＤを供給できる。基準電圧生成回路は、例えばバンドギャップリファレンス回路やレギュレーター等で構成され、ＤＣ的な動作を行う回路である。また基準電圧生成回路は、温度補償回路に基準電圧を供給するため、基準電圧生成回路に電源ノイズが伝搬すると温度補償精度に影響を与える可能性がある。このため、温度補償回路に電源を供給する第２の低電位側電源線ＳＬ２と第２の高電位側電源線ＳＨ２から基準電圧生成回路に電源が供給されることが望ましい。

また本実施形態では、回路装置１００は、発振子の一端に接続される第１の発振子接続パッドと、発振子の他端に接続される第２の発振子接続パッドと、発振信号の発振周波数の制御電圧が入力される制御電圧入力パッドと、クロック信号が出力されるクロック信号出力パッドと、を含む。低電位側電源パッド、第１の発振子接続パッド、及び制御電圧入力パッドは、回路装置１００の第１の辺ＨＮ１に沿った第１のパッド配置領域１０に配置される。クロック信号出力パッド、第２の発振子接続パッド、及び高電位側電源パッドは、第１の辺ＨＮ１に対向する回路装置１００の第２の辺ＨＮ２に沿った第２のパッド配置領域２０に配置される。

具体的には、低電位側電源パッド、第１の発振子接続パッド、制御電圧入力パッドは、第２の方向Ｄ２に沿って順にパッド領域ＰＡＤ１、ＰＡＤ５、ＰＡＤ４に配置される。クロック信号出力パッド、第２の発振子接続パッド、高電位側電源パッドは、第２の方向Ｄ２に沿って順にパッド領域ＰＡＤ３、ＰＡＤ６、ＰＡＤ２に配置される。

パッド配置領域は、パッドが配置される領域である。これらのパッド配置領域においてパッド間が隣接している必要はなく、パッドとパッドの間にはすき間があってもよい。それらの複数のパッドを含む（囲む）領域がパッド配置領域である。第１のパッド配置領域１０は、第１の辺ＨＮ１に沿った方向を長辺とし、第３の辺ＨＮ３（又は第４の辺ＨＮ４）に沿った方向を短辺とする長方形の領域である。例えば、パッド領域ＰＡＤ１、ＰＡＤ５、ＰＡＤ４を含む長方形のうち最小の長方形の領域である。第１のパッド配置領域１０と第１の辺ＨＮ１との間にはパッドと回路素子が配置されない。第２のパッド配置領域２０は、第２の辺ＨＮ２に沿った方向を長辺とし、第３の辺ＨＮ３（又は第４の辺ＨＮ４）に沿った方向を短辺とする長方形の領域である。例えば、パッド領域ＰＡＤ３、ＰＡＤ６、ＰＡＤ２を含む長方形のうち最小の長方形の領域である。第２のパッド配置領域２０と第２の辺ＨＮ２との間にはパッドと回路素子が配置されない。

このような第１のパッド配置領域１０及び第２のパッド配置領域２０を設けることで、第１のパッド配置領域１０及び第２のパッド配置領域２０を削除することが可能になる。後述するように、第１のパッド配置領域１０及び第２のパッド配置領域２０を削除することで、レイアウト面積を削減したシュリンク版のレイアウトを作成可能である。このとき、第１の電源線５０と第２の電源線６０は回路配置領域３０の内周又は外周に沿って設けられるので、シュリンク版のレイアウトにおいて、そのまま残すことが可能である。

また本実施形態では、発振回路、クロック信号出力回路及び温度補償回路が配置される回路配置領域３０は、平面視で第１のパッド配置領域１０と第２のパッド配置領域２０との間に配置される領域である。なお、回路装置１００は、発振周波数の温度補償用のパラメーター情報を記憶する不揮発性メモリーや、回路装置１００の各部に電源や基準電圧を供給する基準電圧生成回路（バイアス回路）を含むことができる。

発振回路、クロック信号出力回路、温度補償回路、不揮発性メモリー、基準電圧生成回路は、それぞれ回路配置領域３０における配置領域ＯＳＣ、ＣＫＯＵＴ、ＴＣＭＰ、ＭＥＭ、ＢＩＳに配置される。配置領域ＯＳＣは、回路配置領域３０の辺ＫＨ１、ＫＨ３に接する領域であり、略長方形（又は略正方形）の領域である。配置領域ＣＫＯＵＴは、配置領域ＯＳＣの第１の方向Ｄ１側に配置される領域であり、配置領域ＯＳＣに隣り合う領域である。配置領域ＴＣＭＰは、回路配置領域３０の辺ＫＨ２、ＫＨ４に接する領域であり、略長方形（又は略正方形）の領域であり、配置領域ＯＳＣ、ＣＫＯＵＴの第２の方向Ｄ２側に配置される領域である。配置領域ＭＥＭは、回路配置領域３０の辺ＫＨ１に接する領域であり、辺ＫＨ１に沿った辺を長辺とする長方形（略長方形）の領域であり、配置領域ＯＳＣと配置領域ＴＣＭＰに隣り合う領域である。配置領域ＢＩＳは、配置領域ＯＳＣと配置領域ＴＣＭＰの間に配置される領域であり、配置領域ＯＳＣ、配置領域ＣＫＯＵＴ、配置領域ＴＣＭＰ、配置領域ＭＥＭに囲まれる領域であり、略長方形（又は略正方形）の領域である。

なお、上記の各回路（各回路が配置される領域）は、その一部が第１のパッド配置領域１０又は第２のパッド配置領域２０に配置されてもよい。図３の例では、クロック信号出力回路（ＣＫＯＵＴ）の一部が第２のパッド配置領域２０に配置されている。このような回路配置領域３０の外側に配置された部分は、シュリンク版の回路装置を作成する際、回路配置領域３０内に収めるか、或いは削除すればよい。

このように、回路装置１００のコアとなる回路を、第１のパッド配置領域１０と第２のパッド配置領域２０との間の回路配置領域３０に配置することで、図３のような非シュリンク版のレイアウトと、図４で後述するシュリンク版のレイアウトとを簡素な手順で変更できる。即ち、第１のパッド配置領域１０と第２のパッド配置領域２０を削除することで、コアとなる回路が配置された回路配置領域３０を取り出し、シュリンク版のレイアウトを作成できる。

また本実施形態では、第１の電源線５０及び第２の電源線６０の少なくとも一方の電源線の不連続部分（切れ目）は、第２のパッド配置領域２０側に設けられる。即ち、回路配置領域３０の内周又は外周に沿って設けられる第１の電源線５０及び第２の電源線６０には、第１のパッド配置領域１０の長辺に沿って第１のパッド配置領域１０に近い側に配線された部分と、第２のパッド配置領域２０の長辺に沿って第２のパッド配置領域２０に近い側に配線された部分とがある。このうち、第２のパッド配置領域２０の長辺に沿って第２のパッド配置領域２０に近い側に配線された部分に不連続部分が設けられている。

このように第１の電源線５０の切れ目ＫＭＬを第２のパッド配置領域２０側に設けることで、発振回路及びクロック信号出力回路に低電位側電源ＶＳＳを供給する第１の低電位側電源線ＳＬ１と、温度補償回路に低電位側電源ＶＳＳを供給する第２の低電位側電源線ＳＬ２とを適切に配置できる。同様に、発振回路及びクロック信号出力回路に高電位側電源ＶＤＤを供給する第１の高電位側電源線ＳＨ１と、温度補償回路に高電位側電源ＶＤＤを供給する第２の高電位側電源線ＳＨ２とを適切に配置できる。

具体的には、低電位側電源パッド（パッド領域ＰＡＤ１に配置）の第１の方向Ｄ１側に発振回路（配置領域ＯＳＣに配置）が配置され、発振回路の第１の方向Ｄ１側にクロック信号出力回路（配置領域ＣＫＯＵＴに配置）が配置される。この場合、第１のパッド配置領域１０側に第１の電源線５０の切れ目を設けると、低電位側電源パッドから反時計回りに配線される電源線は、発振回路、クロック信号出力回路、温度補償回路（配置領域ＴＣＭＰに配置）を通り、温度補償回路に低電位側電源ＶＳＳを供給する。一方、低電位側電源パッドから時計回りに配線される電源線は、発振回路を通り、発振回路、クロック信号出力回路に低電位側電源ＶＳＳを供給することになる。このため、時計回りに配線される電源線からクロック信号出力回路までの距離が遠くなり、クロック信号出力回路へ低電位側電源ＶＳＳを供給することが難しくなるおそれがある。この点、本実施形態では、第２のパッド配置領域２０側に第１の電源線５０の切れ目ＫＭＬを設けることで、低電位側電源パッドから反時計回りに配線される電源線からクロック信号出力回路へ低電位側電源ＶＳＳが供給され、電源線からクロック信号出力回路までの距離が近くなる。

また本実施形態では、低電位側電源パッドは、回路装置１００の第１の辺ＨＮ１と第３の辺ＨＮ３が交差する第１のコーナーＣＮ１の領域に配置される。高電位側電源パッドは、回路装置１００の第２の辺ＨＮ２と第４の辺ＨＮ４が交差する第２のコーナーＣＮ２の領域に配置される。

コーナーの領域とは、コーナー付近（近傍）の領域である。即ち、２辺が交差するコーナーを含む所定サイズの領域（例えばコーナーを基準とする所定幅の辺を有する長方形又は正方形の領域）である。例えば低電位側電源パッドを例にとると、パッド領域ＰＡＤ１が第１のコーナーＣＮ１の領域の内部に配置されている。そして、回路装置１００の中心（例えば対角線の交点）からパッド領域ＰＡＤ１までの距離よりも、第１のコーナーＣＮ１からパッド領域ＰＡＤ１までの距離の方が短い。例えば、パッド領域ＰＡＤ１及び第１のコーナーＣＮ１を含む最小の長方形又は正方形の領域がコーナーの領域である。より具体的には、コーナーの領域において、そのコーナーを構成する辺とパッドとの間に回路素子が配置されていない。例えば低電位側電源パッドでは、パッド領域ＰＡＤ１と第１の辺ＨＮ１との間、及びパッド領域ＰＡＤと第３の辺ＨＮ３との間に、回路素子が配置されていない。なお、ここでの回路素子は例えば抵抗やキャパシター、トランジスター等の受動素子、能動素子である。

このように、第１のコーナーＣＮ１の領域に配置された低電位側電源パッドから回路配置領域３０全体に低電位側電源ＶＳＳを供給するためには、第１の電源線５０が回路配置領域３０の内周又は外周に沿って設けられることが望ましい。このとき、第１の電源線５０に切れ目ＫＭＬを設けることで、発振回路及びクロック信号出力回路に低電位側電源ＶＳＳを供給する第１の低電位側電源線ＳＬ１と、温度補償回路に低電位側電源ＶＳＳを供給する第２の低電位側電源線ＳＬ２とを分離できる。

同様に、第２のコーナーＣＮ２の領域に配置された高電位側電源パッドから回路配置領域３０全体に高電位側電源ＶＤＤを供給するためには、第２の電源線６０が回路配置領域３０の内周又は外周に沿って設けられることが望ましい。このとき、第２の電源線６０に切れ目ＫＭＨを設けることで、発振回路及びクロック信号出力回路に高電位側電源ＶＤＤを供給する第１の高電位側電源線ＳＨ１と、温度補償回路に高電位側電源ＶＤＤを供給する第２の高電位側電源線ＳＨ２とを分離できる。

なお、回路装置１００の第１の辺ＨＮ１と第４の辺ＨＮ４が交差する第３のコーナーＣＮ３の領域には、制御電圧入力パッドが配置される。回路装置１００の第２の辺ＨＮ２と第３の辺ＨＮ３が交差する第４のコーナーＣＮ４の領域には、クロック信号出力パッドが配置される。

また本実施形態では、回路装置１００は、低電位側電源パッドに接続される第１の静電保護回路と、高電位側電源パッドに接続される第２の静電保護回路と、を含む。そして、第１の静電保護回路と第２の静電保護回路は、回路配置領域３０に配置される。また、回路装置１００は、クロック信号出力パッドに接続される第３の静電保護回路と、制御電圧入力パッドに接続される第４の静電保護回路と、第１の発振子接続パッドに接続される第５の静電保護回路と、第２の発振子接続パッドに接続される第６の静電保護回路と、を含むことができる。第３、第４、第６の静電保護回路は、回路配置領域３０に配置される。第５の静電保護回路は、第１のパッド配置領域１０に配置される。

具体的には、第１〜第６の静電保護回路は、それぞれ配置領域ＥＳＤ１〜ＥＳＤ６に配置される。配置領域ＥＳＤ１〜ＥＳＤ６の各配置領域は、静電保護回路が配置される領域であると共に、パッドを配置可能なサイズが確保された領域である。例えば、デザインルールで決められたサイズのパッドを配置可能な最小の正方形（又は長方形）領域である。静電保護回路は、パッド（ＩＣの端子）に印加される過電圧又は過電流から、回路装置１００の内部の素子や回路を保護するための回路である。例えば静電保護回路は、パッドと電源の間に接続されたダイオードやトランジスター（例えばダイオード接続されたトランジスター）等で構成できる。

図４は、シュリンク版の回路装置１２０のレイアウト構成例である。図４では、パッド領域ＰＡＤ１’〜ＰＡＤ６’に、それぞれパッドが配置される。パッド領域ＰＡＤ１’〜ＰＡＤ４’、ＰＡＤ６’は、図３の配置領域ＥＳＤ１〜ＥＳＤ４、ＥＳＤ６に対応している。即ち、静電保護回路はパッドの下に設けられており、パッドと、そのパッドの下に設けられた静電保護回路とが接続されている。パッド領域ＰＡＤ５’は、図３の配置領域ＳＰに対応している。配置領域ＳＰは、パッドが配置可能なサイズの領域である。即ち、シュリンク版のレイアウトにおいて、発振子の一端に接続されるパッドと、そのパッドに接続される第５の静電保護回路が配置領域ＳＰに配置される。配置領域ＳＰは、不揮発性メモリーが配置される配置領域ＭＥＭの第１の方向Ｄ１側に配置される。より具体的には、不揮発性メモリーが配置される配置領域ＭＥＭ、電圧生成回路が配置される配置領域ＢＩＳ、温度補償回路が配置される配置領域ＴＣＭＰに囲まれる領域である。

また図４では、回路装置１２０の第１の辺ＨＮ１’と回路配置領域３０の辺ＫＨ１との間に第１のパッド配置領域１０が設けられていない。辺ＫＨ１は、図３において第１のパッド配置領域１０に隣り合う辺である。例えば、第１の辺ＨＮ１’は、図３において回路配置領域３０の辺ＫＨ１と第１のパッド配置領域１０との間の直線、或いは回路配置領域３０の辺ＫＨ１そのものに相当している。同様に、図４では、回路装置１２０の第２の辺ＨＮ２’と回路配置領域３０の辺ＫＨ２との間に第２のパッド配置領域２０が設けられていない。辺ＫＨ２は、図３において第２のパッド配置領域２０に隣り合う辺である。例えば、第２の辺ＨＮ２’は、図３において回路配置領域３０の辺ＫＨ２と第２のパッド配置領域２０との間の直線、或いは回路配置領域３０の辺ＫＨ２そのものに相当している。なお、回路配置領域３０の辺ＫＨ３、ＫＨ４は、それぞれ回路装置１００の第３の辺ＨＮ３、第４の辺ＨＮ４に隣り合う辺（又は第３の辺ＨＮ３、第４の辺ＨＮ４と一致する辺）である。

このように、シュリンク版の回路装置１２０では、半導体チップのサイズが回路配置領域３０に相当するサイズに縮小され、静電保護回路の配置領域にパッドが設けられる。パッドのボンディングに比較的信頼性が要求されない場合には、このようなシュリンク版を採用することによってコストを低減することが可能である。一方、パッドのボンディングに高い信頼性が要求される場合には、図３のような非シュリンク版を採用することによって、パッドとは別の領域に静電保護回路を設け、静電保護の信頼性を向上できる。即ち、ボンディングによる応力等の静電保護回路への影響を低減できる。また、シュリンク版におけるパッドとは異なるパッドサイズや異なるパッド構造を採用することが可能となる。例えば、シュリンク版におけるパッドサイズよりも大きなパッドサイズを非シュリンク版において採用できる。これにより、ボンディングの接触の確実性を向上させること、或いはボンディングによる回路装置１００への影響（例えばクラック等）を低減することが可能となる。

４．回路装置の詳細な構成例
図５は、本実施形態の回路装置１００の詳細な構成例のブロック図である。回路装置１００は、温度センサー１６０、温度補償回路１５０、制御回路１３０、記憶部１４０（不揮発性メモリー）、発振回路１１０、クロック信号出力回路１８０、基準電圧生成回路１７０（バイアス生成回路）を含む。なお回路装置の構成は図５の構成には限定されず、その一部の構成要素を省略したり（例えば温度センサー１６０等）、他の構成要素を追加するなどの種々の変形実施が可能である。

発振回路１１０は、発振子ＸＴＡＬを用いて発振信号を生成する回路である。具体的には、発振回路１１０は、端子ＸＩと端子ＸＯを介して発振子ＸＴＡＬに接続される。この端子ＸＩは、図３のパッド領域ＰＡＤ５に配置される第１の発振子接続パッドに対応し、端子ＸＯは、図３のパッド領域ＰＡＤ６に配置される第２の発振子接続パッドに対応する。発振回路１１０は、発振子ＸＴＡＬを発振させることで、発振信号を生成する。例えばＴＣＸＯやＯＣＸＯでは、検出温度に応じた制御電圧ＶＣＯＭＰ（温度補償用電圧。発振周波数の温度特性を補償する電圧）が発振回路１１０に入力され、発振回路１１０は、その制御電圧ＶＣＯＭＰに対応する発振周波数で発振子ＸＴＡＬを発振させる。

発振子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。発振子ＸＴＡＬは恒温槽内に設けられるオーブン型振動子であってもよい。或いは発振子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。発振子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。発振子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。発振子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

クロック信号出力回路１８０は、発振回路１１０の出力信号ＯＳＱに基づいてクロック信号を端子ＣＬＫＯに出力する。端子ＣＬＫＯは、図３のパッド領域ＰＡＤ３に配置されるクロック信号出力パッドに対応する。クロック信号出力回路１８０は、出力信号ＯＳＱ或いは出力信号ＯＳＱを分周した信号をバッファリング（外部負荷を駆動するための増幅）し、そのバッファリングした信号をクロック信号として出力する。

制御回路１３０は、回路装置１００の各部の制御を行う。また制御回路１３０は、回路装置１００の外部（例えばＣＰＵ等）とのインターフェース処理なども行う。制御回路１３０は、例えばゲートアレイ等のロジック回路により実現される。制御回路１３０は例えば図３の配置領域ＭＥＭ又は配置領域ＴＣＭＰに配置される。

記憶部１４０は、回路装置１００の動作に必要な各種の情報を記憶する。例えば温度補償回路１５０が温度補償処理を行うために必要な情報（温度補償用の多項式の係数）等を記憶する。この情報は、例えば回路装置１００の製造時や、回路装置１００と発振子ＸＴＡＬをパッケージした発振器の製造時等において、外部（例えばテスト装置）から書き込まれる。記憶部１４０は例えば不揮発性メモリー（例えばＦＡＭＯＳ（Floating gate Avalanche injection MOS）型、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型等）である。

温度補償回路１５０は、温度センサー１６０からの温度検出信号ＶＴ（温度検出電圧）に基づいて、発振回路１１０の発振周波数の温度補償を実現するための制御電圧ＶＣＯＭＰ（温度補償用電圧）を生成して、その制御電圧ＶＣＯＭＰを発振回路１１０に出力する。例えば発振子ＸＴＡＬが有する発振周波数の温度特性をテスト装置で測定し、その温度特性をキャンセルする（温度特性による発振周波数の変動を抑制する）３次又は５次の多項式（近似式）を求める。そして、その多項式の係数を記憶部１４０に書き込んでおく。温度補償回路１５０が温度補償を行う際には、制御回路１３０が多項式の係数を記憶部１４０から読み出して温度補償回路１５０に出力し、その係数に基づいて温度補償回路１５０が、発振周波数の温度特性をキャンセルする（温度特性による発振周波数の変動を抑制する）制御電圧ＶＣＯＭＰを発生させる。また温度補償回路１５０は、端子ＶＣＮＴを介して外部から入力される発振周波数の制御電圧に基づいて制御電圧ＶＣＯＭＰを出力する。例えば、温度検出信号ＶＴに基づいて生成した温度補償用の制御電圧と、端子ＶＣＮＴを介して外部から入力される制御電圧とを加算処理して、その加算処理された電圧を制御電圧ＶＣＯＭＰとして出力する。端子ＶＣＮＴは、図３のパッド領域ＰＡＤ４に配置される制御電圧入力パッドに対応する。

温度センサー１６０は、回路装置１００（半導体チップ）の温度を検出するセンサーである。例えば、温度センサー１６０は、ダイオード（ＰＮ接合）等で構成できる。この場合、ダイオードの順方向電圧の温度依存性を用いて温度検出を行う。即ち、ダイオードの順方向電圧に基づいて温度検出信号ＶＴを出力する。なお、温度センサー１６０はこれに限定されず、サーミスター等の種々の温度センサーを採用できる。温度センサー１６０は、例えば図３の配置領域ＢＩＳに配置される。

基準電圧生成回路１７０は、回路装置１００の各部に供給するための電源や基準電圧、バイアス電圧、バイアス電流等を生成する回路である。具体的には、基準電圧生成回路１７０には、高電位側電源ＶＤＤの端子を介して高電位側電源が入力され、低電位側電源ＶＳＳの端子を介して低電位側電源（グランド）が入力される。高電位側電源ＶＤＤの端子は、図３のパッド領域ＰＡＤ２に配置される高電位側電源パッドに対応し、低電位側電源ＶＳＳの端子は、図３のパッド領域ＰＡＤ１に配置される低電位側電源パッドに対応する。例えば、基準電圧生成回路１７０は、温度依存性が非常に小さい電圧（生成される各電圧の基準となる電圧）を生成するバンドギャップリファレンス回路、電源や基準電圧、バイアス電圧を生成するレギュレーター、バイアス電流を生成する電流生成回路等を含むことができる。例えば、基準電圧生成回路１７０は、温度補償回路１５０に基準電圧を供給したり、或いは発振回路１１０に電源電圧を供給する。

５．発振回路
図６は、発振回路１１０の詳細な構成例である。発振回路１１０は、発振部１２（発振回路本体）、バッファー１４（プリバッファー、増幅部）を含む。なお、本実施形態は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

発振部１２は、トランジスターＴＰＡ１、ＴＰＡ２（Ｐ型トランジスター、第１導電型トランジスター）と抵抗素子ＲＡ２で構成されるカレントミラー回路（電流源）を含む。このカレントミラー回路は、抵抗素子ＲＡ２に流れる電流ＩＲＡをミラーして、バイアス電流ＩＢＡを出力する。

また発振部１２は、バイポーラートランジスターＴＲＡ、抵抗素子ＲＡ１、キャパシターＣＡ１〜ＣＡ３、可変容量キャパシターＣＶＡ１、ＣＶＡ２を含む。バイポーラートランジスターＴＲＡのコレクター端子は端子ＸＯ（パッド）を介して発振子ＸＴＡＬの一端に接続され、ベース端子は端子ＸＩ（パッド）を介して発振子ＸＴＡＬの他端に接続される。バイポーラートランジスターＴＲＡには、発振子ＸＴＡＬの発振により生じたベース−エミッター間電流が流れる。ベース−エミッター間電流が増加すると、コレクター−エミッター間電流が増加し、バイアス電流ＩＢＡのうち抵抗素子ＲＡ１に分岐するバイアス電流が減少するので、コレクター電圧ＶＣＡが低下する。一方、ベース−エミッター間電流が減少すると、コレクター−エミッター間電流が減少し、バイアス電流ＩＢＡのうち抵抗素子ＲＡ１に分岐するバイアス電流が増加するので、コレクター電圧ＶＣＡが上昇する。コレクター電圧ＶＣＡは発振子ＸＴＡＬにフィードバックされるので、発振子ＸＴＡＬが発振する。

発振子ＸＴＡＬの発振周波数は温度特性をもっており、その温度特性は、温度補償回路１５０が発生した制御電圧ＶＣＯＭＰにより補償される。即ち、制御電圧ＶＣＯＭＰは可変容量キャパシターＣＶＡ１、ＣＶＡ２の一端に入力され、その制御電圧ＶＣＯＭＰにより可変容量キャパシターＣＶＡ１、ＣＶＡ２の容量値が制御される。可変容量キャパシターＣＶＡ１、ＣＶＡ２の他端はバイポーラートランジスターＴＲＡのベース端子、コレクター端子に接続されている。可変容量キャパシターＣＶＡ１、ＣＶＡ２の容量値が変化すると発振ループの共振周波数が変化するので、発振子ＸＴＡＬの温度特性による発振周波数の変動が補償される。

バッファー１４は、キャパシターＣＡ４、抵抗素子ＲＡ３、インバーターＩＶＡ１、ＩＶＡ２を含む。インバーターＩＶＡ１にはキャパシターＣＡ４を介してコレクター電圧ＶＣＡ（発振信号）が入力される。抵抗素子ＲＡ３を介してインバーターＩＶＡ１の出力が入力に帰還されており、これによってインバーターＩＶＡ１の入力のバイアス点が制御されている。インバーターＩＶＡ２は、インバーターＩＶＡ１の出力をバッファリングし、そのバッファリングした信号を出力信号ＯＳＱとして出力する。

６．クロック信号出力回路
図７は、クロック信号出力回路１８０の詳細な構成例である。なお、本実施形態は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、以下ではクロック信号出力回路１８０がクリップドサイン波のクロック信号を出力する場合を例に説明するが、これに限定されない。例えば、クロック信号出力回路は矩形波（例えばＣＭＯＳレベル）のクロック信号を出力する回路であってもよい。或いは、クリップドサイン波のクロック信号を出力すると、矩形波のクロック信号を出力する回路とを含み、クリップドサイン波のクロック信号と矩形波のクロック信号とを切り替えて出力できる回路であってもよい。

図７のクロック信号出力回路１８０は、トランジスターＴＢ１、ＴＢ２、バイアス電圧設定回路ＢＡＳ１、ＢＡＳ２、キャパシターＣＢ１、ＣＢ２を含む。

トランジスターＴＢ１は、電源ＶＲＡのノード（高電位側電源ノード）と出力ノードＮＡＱとの間に設けられる。トランジスターＴＢ２は、出力ノードＮＡＱと電源ＶＳのノード（低電位側電源ノード）との間に設けられる。例えばトランジスターＴＢ１はＮ型トランジスター（第１導電型トランジスター）であり、トランジスターＴＢ２はＰ型トランジスターである。

バイアス電圧設定回路ＢＡＳ１は、トランジスターＴＢ１のゲートノードＮＧ１に対してバイアス電圧を設定する回路である。このバイアス電圧設定回路ＢＡＳ１は、例えば電源ＶＲＡのノードと電源ＶＳのノードの間に直列に設けられる抵抗素子ＲＢ１、ＲＢ２を含む。これによりＶＲＡ−ＶＳ間を抵抗素子ＲＢ１、ＲＢ２で抵抗分割した電圧が、バイアス電圧としてゲートノードＮＧ１に印加されるようになる。

バイアス電圧設定回路ＢＡＳ２は、トランジスターＴＢ２のゲートノードＮＧ２に対してバイアス電圧を設定する回路である。このバイアス電圧設定回路ＢＡＳ２は、例えばゲートノードＮＧ２と電源ＶＳのノードの間に設けられる抵抗素子ＲＢ４を含む。

キャパシターＣＢ１は、発振回路１１０のバッファー１４からの出力信号ＯＳＱが入力される入力ノードＮＡＩとゲートノードＮＧ１との間に設けられる。キャパシターＣＢ２は、入力ノードＮＡＩとゲートノードＮＧ２との間に設けられる。これらのキャパシターＣＢ１、ＣＢ２はＤＣカット用（ＡＣカップリング用）のキャパシターである。

なお端子ＣＬＫＯと外部ノードＮＣの間にはキャパシターＣＣ１が設けられる。ノードＮＣに接続される抵抗素子ＲＣ、キャパシターＣＣ２は外部負荷を表すものである。

ノードＮＡＩの電圧が変化すると、ノードＮＧ１の電圧は、バイアス電圧設定回路ＢＡＳ１によるバイアス電圧を基準として変化する。またノードＮＧ２の電圧は、バイアス電圧設定回路ＢＡＳ２によるバイアス電圧を基準として変化する。即ち、トランジスターＴＢ１、ＴＢ２のゲート電圧がバイアス電圧を基準として変化することによって、トランジスターＴＢ１、ＴＢ２の駆動能力（オン抵抗）が制御されている。これにより出力ノードＮＡＱには、クリップドサイン波の信号が出力されるようになる。クリップドサイン波の信号は、サイン波の上下が所定電圧レベル（例えば電源電圧レベル）にクリップされた信号である。

以上のようなクロック信号出力回路がクロック信号を出力して外部負荷を駆動する際には、トランジスターＴＢ１、ＴＢ２等が外部負荷を駆動するための電流を流すため、電源ノイズの発生源となる。図７はクリップドサイン波を出力するクロック信号出力回路であるが、例えばＣＭＯＳレベルの矩形波を出力するクロック信号出力回路の場合には、更に大きな電源ノイズを発生させる可能性がある。この点、本実施形態によれば、電源線に切れ目を設けることで、クロック信号出力回路１８０で発生した電源ノイズが電源線を介して温度補償回路１５０へ伝搬することを抑制できる。即ち、その伝搬経路を切れ目によって遮断できる。

７．温度補償回路
図８は、温度補償回路１５０の詳細な構成例である。温度補償回路１５０は、基準温度調整回路１５、０次成分発生回路２２０、１次成分発生回路２３０、３次成分発生回路２４０、高次成分発生回路２５０、１次成分ゲイン調整回路２６０、３次成分ゲイン調整回路２７０、高次成分ゲイン調整回路２８０、加算回路２００を含む。なお、本実施形態は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

基準温度調整回路１５は、制御電圧ＶＣＯＭＰ（温度補償用電圧）の基準温度Ｔ０を調整する回路であり、例えば温度検出信号ＶＴ（温度検出電圧）の基準電圧を調整することで基準温度Ｔ０を調整する。制御電圧ＶＣＯＭＰの１次成分、３次成分、高次成分は、それぞれ基準温度Ｔ０を中心に対称であり、基準温度調整回路１５は、その対称の中心を調整する。

０次成分発生回路２２０は、発振子ＸＴＡＬ（水晶振動子）の発振周波数がもつ温度特性の０次成分を近似する０次成分電圧ＶＳ０（０次成分信号）を出力する。例えば抵抗分割回路など、ＤＣ電圧を出力する回路で構成される。

１次成分発生回路２３０は、水晶振動子の発振周波数がもつ温度特性の１次成分を近似する１次成分電流ＩＳ１（広義には１次成分信号）を出力する。即ち、Ｔを温度とすると、ＩＳ１は、（Ｔ−Ｔ０）に比例又は反比例する関数を近似する電流である。１次成分発生回路２３０は、例えば正転増幅アンプ等により構成できる。１次成分ゲイン調整回路２６０は、記憶部１４０に記憶されたゲイン値Ａ１に基づいて、１次成分電流ＩＳ１のゲイン調整を行い、１次成分電圧ＶＳ１＝Ａ１×ＩＳ１（広義には１次出力信号）を出力する。

３次成分発生回路２４０は、水晶振動子の発振周波数がもつ温度特性の３次成分を近似する３次成分電流ＩＳ３（広義には３次成分信号）を出力する。即ち、ＩＳ３は、（Ｔ−Ｔ０）^３に比例又は反比例する関数を近似する電流である。３次成分ゲイン調整回路２７０は、記憶部１４０に記憶されたゲイン値Ａ３に基づいて、３次成分電流ＩＳ３のゲイン調整を行い、３次成分電圧ＶＳ３＝Ａ３×ＩＳ３（広義には３次出力信号）を出力する。

高次成分発生回路２５０は、水晶振動子の発振周波数がもつ温度特性の、４次以上の成分である高次成分を近似する高次成分電流ＩＳｈ（広義には高次成分信号）を出力する。即ち、ＩＳｈは高次関数ｇ（Ｔ−Ｔ０）を近似する電流である。例えば、ｇ（Ｔ−Ｔ０）は、（Ｔ−Ｔ０）^４に比例又は反比例する関数、及び（Ｔ−Ｔ０）^５に比例又は反比例する関数を合成した合成関数である。高次成分ゲイン調整回路２８０は、記憶部１４０に記憶されたゲイン値Ａｈに基づいて、高次成分電流ＩＳｈのゲイン調整を行い、高次成分電圧ＶＳｈ＝Ａｈ×ＩＳｈ（広義には高次出力信号）を出力する。

加算回路２００は、０次成分電圧ＶＳ０、１次成分電圧ＶＳ１、３次成分電圧ＶＳ３、高次成分電圧ＶＳｈ、端子ＶＣＮＴを介して外部から入力される制御電圧を加算し、制御電圧ＶＣＯＭＰを出力する。ＶＳ０＝Ａ０とすると、制御電圧ＶＣＯＭＰはＶＣＯＭＰ＝Ａｈ×ｇ（Ｔ−Ｔ０）＋Ａ３（Ｔ−Ｔ０）^３＋Ａ１（Ｔ−Ｔ０）＋Ａ０を近似する電圧である。

基準電圧生成回路１７０から供給される基準電圧は、例えば１次成分発生回路２３０、３次成分発生回路２４０、高次成分発生回路２５０の基準電圧（例えばアンプ回路や比較回路の基準電圧）として用いられる。即ち、基準電圧生成回路１７０に電源ノイズが伝搬したことが要因で基準電圧にノイズが生じると、その基準電圧のノイズによって１次成分電流ＩＳ１、３次成分電流ＩＳ３、高次成分電流ＩＳｈに誤差が生じる可能性がある。この点、本実施形態によれば、電源線に切れ目を設けることで、発振回路１１０やクロック信号出力回路１８０で発生した電源ノイズが電源線を介して基準電圧生成回路１７０へ伝搬することを抑制できる。即ち、その伝搬経路を切れ目によって遮断できる。

８．基準電圧生成回路
図９は、基準電圧生成回路１７０の詳細な構成例である。基準電圧生成回路１７０は、バンドギャップリファレンス回路１７２、レギュレーター１７４を含む。レギュレーター１７４は、アンプ回路ＡＭＤ、トランジスターＴＰＤ、抵抗回路ＲＶＤ（可変抵抗回路）を含む。なお、本実施形態は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、複数のレギュレーターを含んでもよい。

バンドギャップリファレンス回路１７２は、半導体のバンドギャップ電圧（バンドギャップエネルギー）に基づいて、温度に依存しない一定の基準電圧ＶＢＲを生成する回路である。バンドギャップ電圧は温度依存性を有するので、逆の温度依存性を有する電圧を用いて、温度に依存しない一定の電圧を生成する。バンドギャップリファレンス回路は、例えばバイポーラートランジスターやＭＯＳトランジスター、抵抗素子等で構成される。

レギュレーター１７４は、基準電圧ＶＢＲをレギュレート（昇圧）して基準電圧ＶＯＵＴを出力する。この基準電圧ＶＯＵＴは、例えば温度補償回路の基準電圧として用いられる。図９には、レギュレーター１７４がリニアレギュレーターである場合の構成の一例を示す。

抵抗回路ＲＶＤはレギュレーター１７４の出力ノードと低電位側電源ＶＳＳのノードとの間に直列接続されたラダー抵抗（複数の抵抗素子）と、スイッチ回路と、を含む。スイッチ回路は、ラダー抵抗の複数のタップ（抵抗素子と抵抗素子の間のノード）のうち、いずれかのタップをアンプ回路ＡＭＤの第１の入力ノード（非反転入力端子）に接続する。スイッチ回路が、どのタップを選択するかに応じて、レギュレーター１７４のゲイン（基準電圧ＶＯＵＴの電圧値）が決まる。このゲインの設定値（スイッチ回路が、いずれのタップを選択するか）は、例えば不揮発性メモリーに予め記憶されてもよいし、或いはレジスター設定されてもよい。

トランジスターＴＰＤは、例えばＰ型ＭＯＳトランジスター（第１導電型トランジスター）であり、高電位側電源ＶＤＤのノードとレギュレーター１７４の出力ノードとの間に設けられる。トランジスターＴＰＤのゲートにはアンプ回路ＡＭＤの出力電圧が供給される。アンプ回路ＡＭＤの第２の入力ノード（反転入力端子）にはバンドギャップリファレンス回路１７２からの基準電圧ＶＢＲが入力され、正転増幅アンプであるレギュレーター１７４が、基準電圧ＶＢＲを基準電圧ＶＯＵＴにレギュレートする。

９．発振器、電子機器、移動体
図１０は、本実施形態の回路装置を含む発振器４００の構成例である。発振器４００は、回路装置５００（図２の回路装置１００、又は図３の回路装置１００、又は図４の回路装置１２０）と、発振子ＸＴＡＬ（振動子、振動片）と、を含む。また発振器４００は、回路装置５００、発振子ＸＴＡＬが収容されるパッケージ４１０を含むことができる。なお発振器は図１０の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

パッケージ４１０は、例えばベース部４１２とリッド部４１４により構成される。ベース部４１２は、セラミック等の絶縁材料からなる例えば箱型等の部材であり、リッド部４１４は、ベース部４１２に接合される例えば平板状等の部材である。ベース部４１２の例えば底面には外部機器と接続するための外部接続端子（外部電極）が設けられている。ベース部４１２とリッド部４１４により形成される内部空間（キャビティー）に、回路装置５００、発振子ＸＴＡＬが収容される。そしてリッド部４１４により密閉することで、回路装置５００、発振子ＸＴＡＬがパッケージ４１０内に気密に封止される。回路装置５００と発振子ＸＴＡＬは、パッケージ４１０内に実装される。そして発振子ＸＴＡＬの端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。

図１１は、本実施形態の回路装置を含む電子機器３００の構成例である。この電子機器３００は、回路装置５００、水晶振動子等の発振子ＸＴＡＬ、アンテナＡＮＴ、通信部５１０（通信装置）、処理部５２０（処理装置）を含む。また操作部５３０（操作装置）、表示部５４０（表示装置）、記憶部５５０（メモリー）を含むことができる。発振子ＸＴＡＬと回路装置５００により発振器４００が構成される。なお電子機器３００は図１１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図１１の電子機器３００としては、例えばＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。

通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器３００の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。

図１２は、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置５００（発振器）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１２は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置５００と振動子を有する発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置や発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…第１のパッド配置領域、１２…発振部、１４…バッファー、
１５…基準温度調整回路、２０…第２のパッド配置領域、３０…回路配置領域、
３２…配置領域、３４…境界領域、５０…第１の電源線、６０…第２の電源線、
１００…回路装置、１１０…発振回路、１２０…回路装置、１３０…制御回路、
１４０…記憶部、１５０…温度補償回路、１６０…温度センサー、
１７０…基準電圧生成回路、１７２…バンドギャップリファレンス回路、
１７４…レギュレーター、１８０…クロック信号出力回路、２００…加算回路、
２０６…自動車（移動体）、２０７…車体、２０８…制御装置、２０９…車輪、
２２０…０次成分発生回路、２３０…１次成分発生回路、２４０…３次成分発生回路、
２５０…高次成分発生回路、２６０…１次成分ゲイン調整回路、
２７０…３次成分ゲイン調整回路、２８０…高次成分ゲイン調整回路、
３００…電子機器、４００…発振器、４１０…パッケージ、４１２…ベース部、
４１４…リッド部、５００…回路装置、５１０…通信部、５２０…処理部、
５３０…操作部、５４０…表示部、５５０…記憶部、
ＢＩＳ…配置領域、ＣＫＯＵＴ…配置領域、ＣＮ１…第１のコーナー、
ＣＮ２…第２のコーナー、ＣＮ３…第３のコーナー、ＣＮ４…第４のコーナー、
Ｄ１…第１の方向、Ｄ２…第２の方向、ＨＮ１…第１の辺、ＨＮ２…第２の辺、
ＨＮ３…第３の辺、ＨＮ４…第４の辺、ＫＭＨ…切れ目、ＫＭＬ…切れ目、
ＭＥＭ…配置領域、ＮＨＡ１〜ＮＨＡ４…高電位側電源ノード、
ＮＨＤ１，ＮＨＤ２…高電位側電源ノード、
ＮＬＡ１〜ＮＬＡ４…低電位側電源ノード、
ＮＬＤ１、ＮＬＤ２…低電位側電源ノード、ＯＳＣ…配置領域、
ＳＨ１…第１の高電位側電源線、ＳＨ２…第２の高電位側電源線、
ＳＬ１…第１の低電位側電源線、ＳＬ２…第２の低電位側電源線、
ＴＣＭＰ…配置領域、ＶＣＯＭＰ…制御電圧、ＶＤＤ…高電位側電源、
ＶＳＳ…低電位側電源、ＶＴ…温度検出信号、ＸＴＡＬ…発振子

Claims (13)

1. 発振子を発振させる発振回路と、
   前記発振回路の発振信号に基づくクロック信号を出力するクロック信号出力回路と、
   前記発振信号の発振周波数の温度補償を行う温度補償回路と、
   低電位側電源が供給される低電位側電源パッドと、
   高電位側電源が供給される高電位側電源パッドと、
   前記発振回路、前記クロック信号出力回路及び前記温度補償回路が配置される回路配置領域の内周又は外周に沿って設けられ、前記低電位側電源パッドからの前記低電位側電源を供給する第１の電源線と、
   前記回路配置領域の内周又は外周に沿って設けられ、前記高電位側電源パッドからの前記高電位側電源を供給する第２の電源線と、
   を含み、
   前記発振回路及び前記クロック信号出力回路の配置領域と前記温度補償回路の配置領域との間の境界領域において、前記第１の電源線及び前記第２の電源線の少なくとも一方の電源線が不連続部分により分離されていることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記第１の電源線が、前記不連続部分により分離されており、
   前記第１の電源線は、
   前記低電位側電源パッドから配線されている第１の低電位側電源線と、
   前記低電位側電源パッドから前記第１の低電位側電源線と分岐して配線されている第２の低電位側電源線と、
   を有し、
   前記第１の電源線の前記不連続部分は、前記第１の低電位側電源線の端部と前記第２の低電位側電源線の端部との間のすき間であることを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記発振回路及び前記クロック信号出力回路は、
   前記第１の低電位側電源線により前記低電位側電源が供給され、
   前記温度補償回路は、
   前記第２の低電位側電源線により前記低電位側電源が供給されることを特徴とする回路装置。
4. 請求項１乃至３のいずれか一項に記載の回路装置において、
   前記第２の電源線が、前記不連続部分により分離されており、
   前記第２の電源線は、
   前記高電位側電源パッドから配線されている第１の高電位側電源線と、
   前記高電位側電源パッドから前記第１の高電位側電源線と分岐して配線されている第２の高電位側電源線と、
   を有し、
   前記第２の電源線の前記不連続部分は、前記第１の高電位側電源線の端部と前記第２の高電位側電源線の端部との間のすき間であることを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記発振回路及び前記クロック信号出力回路は、
   前記第１の高電位側電源線により前記高電位側電源が供給され、
   前記温度補償回路は、
   前記第２の高電位側電源線により前記高電位側電源が供給されることを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記温度補償回路に供給される基準電圧を生成する基準電圧生成回路を含み、
   前記基準電圧生成回路は、
   前記発振回路及び前記クロック信号出力回路の配置領域と前記温度補償回路の配置領域の間に配置されることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記発振子の一端に接続される第１の発振子接続パッドと、
   前記発振子の他端に接続される第２の発振子接続パッドと、
   前記発振信号の発振周波数の制御電圧が入力される制御電圧入力パッドと、
   前記クロック信号が出力されるクロック信号出力パッドと、
   を含み、
   前記低電位側電源パッド、前記第１の発振子接続パッド、前記制御電圧入力パッドは、
   回路装置の第１の辺に沿った第１のパッド配置領域に配置され、
   前記クロック信号出力パッド、前記第２の発振子接続パッド、前記高電位側電源パッドは、
   前記第１の辺に対向する前記回路装置の第２の辺に沿った第２のパッド配置領域に配置されることを特徴とする回路装置。
8. 請求項７に記載の回路装置において、
   前記回路配置領域は、
   平面視で前記第１のパッド配置領域と前記第２のパッド配置領域の間に配置される領域であることを特徴とする回路装置。
9. 請求項７又は８に記載の回路装置において、
   前記第１の電源線及び前記第２の電源線の少なくとも一方の電源線の前記不連続部分は、
   前記第２のパッド配置領域側に設けられることを特徴とする回路装置。
10. 請求項１乃至９のいずれか一項に記載の回路装置において、
    回路装置の第１の辺に対向する辺を第２の辺とし、前記第１の辺に交差する辺を第３の辺とし、前記第３の辺に対向する辺を第４の辺とした場合に、
    前記低電位側電源パッドは、
    前記回路装置の前記第１の辺と前記第３の辺が交差する第１のコーナーの領域に配置され、
    前記高電位側電源パッドは、
    前記回路装置の前記第２の辺と前記第４の辺が交差する第２のコーナーの領域に配置されることを特徴とする回路装置。
11. 請求項１乃至１０のいずれか一項に記載の回路装置と、
    前記発振子と、
    を含むことを特徴とする発振器。
12. 請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
13. 請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする移動体。

Images