JP2016152447A - 発振回路、発振器、電子機器および移動体 - Google Patents

Abstract

【課題】周波数変動を低減させることが可能な発振回路、発振器、電子機器および移動体を提供すること。【解決手段】発振回路１は、半導体基板１００上に、振動子３に接続されるとともに振動子３を発振させる発振用回路１０と、発振用回路１０から出力される信号が入力されて発振信号を出力する出力回路３０と、電力が印加される接続端子Ｖｃｃと、接続端子Ｖｃｃから出力回路までをつなぐ第１配線９１と、第１配線９１上の接続ノード９３を介して第１配線９１と接続し、接続ノード９３から発振用回路１０までをつなぐ第２配線９２と、を有し、第１配線９１の接続端子Ｖｃｃから接続ノード９３までの配線の長さは、第２配線９２の長さよりも短い。【選択図】図５

Description

本発明は、発振回路、発振器、電子機器および移動体に関する。

温度補償型水晶発振器（ＴＣＸＯ：Temperature Compensated Crystal Oscillator）を構成するＡＴカット水晶振動子は周囲温度の変化により２５℃付近を変曲点として３次曲線で近似されるカーブを描いて周波数が変動する。また、発振器を構成する発振回路等も温度特性を有するので、これらの影響によっても周波数が変動する。ＴＣＸＯでは、この周波数変動を補償する電圧信号を温度補償回路で生成し、発振回路に設けたバリキャップ・ダイオードに印加することで、周囲温度の変化に対する周波数変動を抑えて高い周波数精度を実現している。

このようなＴＣＸＯの一例として、特許文献１には、発振回路と、出力バッファー回路と、温度センサー回路とを有する半導体基板を用いたＴＣＸＯにおいて、出力バッファー回路と温度センサー回路とを、半導体基板の対角線上の隅部または同一辺上の隅部に配置する構成が開示されている。

特開２００７−６７９６７号公報

特許文献１のようなＴＣＸＯにおいては、発熱源の1つである出力回路と発振回路とに電力を供給するための配線（電源配線および接地配線）は共通化されているのが一般的であった。また電力を供給するための配線は、一般に他の配線よりも太く、すなわち、抵抗が低くなっている。このため、発熱源の１つである出力回路から発生した熱は、電力を供給するための配線を介して他の回路、例えば、発振回路に伝わってしまい、出力周波数が変動してしまう可能性があった。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、周波数変動を低減させることが可能な発振回路、発振器、電子機器および移動体を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る発振回路は、
半導体基板上に、
振動子に接続されるとともに前記振動子を発振させる発振用回路と、
前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
電力が印加されるパッドと、
前記パッドから前記出力回路までをつなぐ第１配線と、
前記第１配線上の接続ノードを介して前記第１配線と接続し、前記接続ノードから前記発振用回路までをつなぐ第２配線と、
を有し、
前記第１配線の前記パッドから前記接続ノードまでの配線の長さは、前記第２配線の長さよりも短い、発振回路である。

本適用例によれば、出力回路で発生した熱は、第１配線およびパッドを介して外部に放熱されるようになるので、第１配線および第２配線を介して発振用回路に伝わることを低減できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路を実現できる。

［適用例２］
上述の発振回路において、
前記第１配線の前記パッドから前記接続ノードまでの配線の長さは、前記第１配線の前記出力回路から前記接続ノードまでの配線の長さよりも短くてもよい。

本適用例によれば、第１配線の出力回路から接続ノードまでの配線が長いので、この配線から空間に放熱される。これによって、出力回路で発生した熱が第１配線および第２配線を介して発振用回路に伝わることを低減できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路を実現できる。

［適用例３］
上述の発振回路において、
前記第１配線はローパスフィルター特性を有してもよい。

本適用例によれば、出力回路で発生した高周波のノイズが、第１配線および第２配線を介して発振用回路に伝わることを低減できる。したがって、動作の信頼性が高い発振回路を実現できる。

［適用例４］
上述の発振回路において、
前記第１配線は、前記出力回路と前記接続ノードとの間に互いに分離された第１領域と第２領域とを有し、
前記第１領域と前記第２領域とを電気的に接続する電子素子をさらに有してもよい。

電子素子は、例えば、インダクターや抵抗などである。

本適用例によれば、第１配線が分離されているので、熱の伝わりを低減できる。また、電子素子を介して空間に放熱できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路を実現できる。

［適用例５］
本適用例に係る発振器は、
上述のいずれかの発振回路と、
前記振動子と、
前記発振回路と前記振動子とが収容されている容器と、
を有する、発振器である。

本適用例によれば、出力回路で発生した熱は、第１配線およびパッドを介して外部に放熱されるようになるので、第１配線および第２配線を介して発振用回路に伝わることを低減できる。したがって、周波数変動を低減させることが可能な発振器を実現できる。

［適用例６］
本適用例に係る電子機器は、
上述のいずれかの発振回路を有する、電子機器である。

［適用例７］
本適用例に係る移動体は、
上述のいずれかの発振回路を有する、移動体である。

これらの適用例によれば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路を用いるので、信頼性の高い電子機器および移動体を実現することができる。

本実施形態に係る発振回路１の回路図である。 発振用回路１０の回路図である。 出力回路３０の回路図である。 振幅制御回路２０の回路図である。 第１具体例に係る発振回路１のレイアウト構成を模式的に示す平面図である。 第２具体例に係る発振回路１のレイアウト構成を模式的に示す平面図である。 本実施形態に係る発振器１０００を模式的に示す断面図である。 変形例に係る発振器１０００ａを模式的に示す断面図である。 本実施形態に係る電子機器３００の機能ブロック図である。 電子機器３００の一例であるスマートフォンの外観の一例を示す図である。 本実施形態に係る移動体４００の一例を示す図（上面図）である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振回路
１−１．回路構成
図１は本実施形態に係る発振回路１の回路図である。図１に示すように、本実施形態に係る発振回路１は、振動子３と接続されて温度補償型発振器となる。

本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子や音叉型の水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。

本実施形態では、発振回路１は、半導体基板上に、発振用回路１０、出力回路３０、温
度補償回路４０（「特性調整用回路」の一例）、感温素子４１、レギュレーター回路５０、メモリー６０、スイッチ回路７０およびシリアルインターフェース（Ｉ／Ｆ）回路８０を含んで構成されている。また、発振回路１は、半導体基板上に、電源端子であるＶｃｃ端子（電力が印加される第１の「パッド」の一例）、接地端子であるＧＮＤ端子（電力が印加される第２の「パッド」の一例）、出力端子であるＯＵＴ端子、テスト端子または発振回路１を制御する信号が入力される端子であるＴＰ端子、振動子３との接続端子であるＸＩ端子およびＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ端子およびＴＰ端子は、発振器の外部端子（不図示）にも接続されている。なお、本実施形態の発振回路１は、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としてもよい。

発振用回路１０は、振動子３に接続されるとともに、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づく発振信号を出力する。

温度補償回路４０は、感温素子４１から出力される信号に基づいて、発振用回路１０の発振周波数が温度によらず一定になるように、温度を変数として振動子３の周波数温度特性に応じた温度補償電圧を発生させる。この温度補償電圧は、発振用回路１０の負荷容量として機能する可変容量素子（不図示）の一端に印加され、発振周波数が制御される。

出力回路３０の信号生成回路３１は、発振用回路１０からの発振信号が入力され、外部出力用の発振信号を生成して出力する。

出力回路３０の振幅制御回路２０は、信号生成回路３１が出力する発振信号の振幅を制御するための回路である。振幅制御回路２０は、信号生成回路３１が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述するように、発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。

レギュレーター回路５０は、Ｖｃｃ端子から供給される電源電圧に基づき、発振用回路１０、温度補償回路４０、出力回路３０の電源電圧または基準電圧となる一定の出力電圧Ｖｒｅｇを生成する。

メモリー６０は、不図示の不揮発性メモリーとレジスターとを有しており、外部端子から、シリアルインターフェース回路８０を介して、不揮発性メモリーまたはレジスターに対するリード／ライトが可能に構成されている。本実施形態では、発振器を構成した場合に外部端子と接続される発振回路１の端子はＶｃｃ，ＧＮＤ，ＯＵＴ，ＴＰの４つしかないため、シリアルインターフェース回路８０は、例えば、Ｖｃｃ端子の電圧が閾値よりも高い時に、ＴＰ端子から外部入力されるクロック信号ＳＣＬＫとＯＵＴ端子から外部入力されるデータ信号ＤＡＴＡを受け付け、不図示の不揮発性メモリーあるいは内部レジスターに対してデータのリード／ライトを行うようにしてもよい。メモリー６０は、発振用回路１０、出力回路３０および特性調整用回路（温度補償回路４０）のうち少なくとも１つを制御するためのデータを記憶してもよい。これによって、発振用回路１０、出力回路３０および特性調整用回路（温度補償回路４０）のうち少なくとも１つを容易に制御できる発振回路１を実現できる。

スイッチ回路７０は、温度補償回路４０と、出力回路３０の出力側と電気に接続されているＯＵＴ端子との電気的な接続を切り替えるための回路である。

本実施形態では、ＴＰ端子に入力される信号がローレベル（第１モードの一例）の時は
、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続しないように制御され、出力回路３０から出力される発振信号がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がローレベルの時は、振幅制御回路２０の発熱部の動作が停止される。

一方、ＴＰ端子に入力される信号がハイレベル（第２モードの一例）の時は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続するように制御され、出力回路３０からの発振信号の出力が停止され、温度補償回路４０の出力信号（温度補償電圧）がＯＵＴ端子に出力される。また、後述するように、ＴＰ端子に入力される信号がハイレベルの時は、振幅制御回路２０の発熱部は、発振用回路１０と振幅制御回路２０の振幅制御部との動作状態に基づいて、入力される直流電流が制御される。

セルラー等に使用されるＧＰＳ用途のＴＣＸＯとして使用する場合、例えば±０．５ｐｐｍといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路５０で出力回路３０の出力電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路３０は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路２０により、出力回路３０の出力振幅を例えば０．８〜１．２Ｖｐｐの範囲で調整することが可能となっており、さらに、振幅制御回路２０に従来よりも小型の発熱回路を内蔵した構成としている。また、本実施形態では、メモリー６０には、振動子３の周波数に応じて発振用回路１０の発振段電流を調整・選択するための発振段電流調整レジスターＩＯＳＣ＿ＡＤＪ（発振用回路１０を制御するためのデータ）、出力回路３０の内部に設けた分周回路により発振信号を分周して出力するか否かを選択するための分周切替レジスターＤＩＶ（出力回路３０を制御するためのデータ）、出力回路３０が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整レジスターＶＯＵＴ＿ＡＤＪ（振幅制御回路２０を制御するためのデータ）が設けられており、これらのレジスターに格納されるデータに基づく設定状態に連動して、振幅制御回路２０の内部の発熱回路に流す電流量が制御される。

なお、これらのレジスターの設定値は、例えば、発振回路１の製造時にメモリー６０が有する不揮発性メモリーに記憶されており、発振器として組み立てた後の電源投入時に不揮発性メモリーから各レジスターに設定値が書き込まれる。また、例えば、発振回路１の製造時に、不揮発性メモリーには、温度補償回路４０に入力される温度補償データ（振動子３の周波数温度特性に応じた０次、１次、３次の各係数値（４次や５次の各係数値を含めてもよい）、あるいは温度と温度補償電圧との対応テーブルなど）（温度補償回路４０を制御するためのデータ）も記憶されている。

［発振用回路の構成］
図２は、図１の発振用回路１０の回路図である。図２に示すように、発振用回路１０は、発振部１１と電流源回路１２とを備えている。発振部１１は振動子３と接続されることでピアース型の発振回路を構成する。発振部１１では、振動子３と並列に可変容量素子であるバリキャップ・ダイオードＶＣＤ１，ＶＣＤ２が直列接続されており、バリキャップ・ダイオードＶＣＤ１，ＶＣＤ２に温度補償電圧が印加されることで温度に対して発振部１１の容量値が変化し、振動子３の周波数温度特性が補償された発振信号が出力される。

電流源回路１２は、差動増幅器ＡＭＰ１、ＰＭＯＳトランジスターＭ２、バイポーラトランジスターＱ２、および、抵抗Ｒ１と複数の抵抗Ｒ２が並列接続された電流調整部により、発振段電流Ｉｏｓｃの基準となる電流Ｉｒｅｆを生成する。電流Ｉｒｅｆは、４ビットのＩＯＳＣ＿ＡＤＪの設定値により調整される。ＰＭＯＳトランジスターＭ１のゲート幅のサイズとＰＭＯＳトランジスターＭ２のゲート幅のサイズは、例えば１０：１の比率を有している。ＰＭＯＳトランジスターＭ３のゲート幅のサイズとＰＭＯＳトランジスタ
ーＭ４のゲート幅のサイズも同様のサイズ比を有する。例えば、Ｉｒｅｆ＝２０μＡとすると、１０倍の２００μＡが発振段電流として発振部１１に供給される。差動増幅器ＡＭＰ２、ＰＭＯＳトランジスターＭ４、バイアス電流Ｉｂｉａｓを流す電流源、ＰＭＯＳトランジスターＭ５，Ｍ６で構成される回路は、カスコード接続されたＰＭＯＳトランジスターＭ１，Ｍ３に流れる発振段電流Ｉｏｓｃの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるＴＣＸＯにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のＰＭＯＳトランジスターＭ４のソース電圧をモニターし、電源電圧（Ｖｃｃ端子の電圧）が変動した場合に、ＰＭＯＳトランジスターＭ３，Ｍ４のゲート電圧を差動増幅器ＡＭＰ２により制御して、ＰＭＯＳトランジスターＭ１，Ｍ２のソース・ドレイン間の電位差の変化をさらに抑制する。電流源回路１２の出力抵抗としては、差動増幅器ＡＭＰ２のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ｉｏｓｃが安定化し、発振部１１の発振周波数変動を抑えられる。

［出力回路の構成］
図３は、図１の出力回路３０の回路図である。図３に示すように、出力回路３０は、Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｌｉｐ端子には振幅制御回路２０で生成されたクリップド・サイン波出力を得るためのクリップ電圧Ｖｃｌｉｐが印加される。出力回路３０は、分周回路を備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振用回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替レジスターＤＩＶの設定値が０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は、分周されず、ＭＯＳトランジスターＭ３１〜Ｍ３４から成るインバーターで極性が反転され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替レジスターＤＩＶの設定値が１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は、分周回路で１／２に分周され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。

また、出力回路３０は、ＴＰ端子がローレベルのときに動作可能状態、ＴＰ端子がハイレベルのときに動作停止状態になる。通常動作時は、ＴＰ端子がローレベルに設定され、入力端子ＩＮからの入力信号はＶｃｌｉｐで決まる電圧振幅レベルでクリップされ、ＯＵＴ端子から出力される。図１の温度補償回路４０を調整する（テストする）時は、ＴＰ端子がハイレベルに設定され、ＭＯＳトランジスターＭ３２，Ｍ３３がオフして、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ２およびＮＯＲ回路ＮＯＲ２の出力ノードＶＢＵＦ３がともに接地電位になり、ＮＭＯＳトランジスターＭ３５，Ｍ３６がともにオフ状態となる。これにより、出力回路３０は動作停止状態になる。

ＮＭＯＳトランジスターＭ３５，Ｍ３６には、他のトランジスターと比べて大きな電流が流れるので、ＮＭＯＳトランジスターＭ３５，Ｍ３６は、出力回路３０の主な発熱源となり得る。

［振幅制御回路の構成］
図４は、振幅制御回路２０の回路図である。図４において、ＮＭＯＳトランジスターＭ１１，Ｍ１２，Ｍ１３はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図４に示す振幅制御回路２０は、温度補償回路４０の調整時にスタティックな電流（直流電流）Ｉｈｔを流すことで、通常動作時に出力回路３０で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償回路４０の調整時との間の発熱量の変動が抑えられる。

次式（１）に示すように、出力回路３０の出力振幅レベルを決めるクリップ電圧Ｖｃｌ
ｉｐは、差動増幅器ＡＭＰの出力電圧ＶｇからＮＭＯＳトランジスターＭ１２のゲート・ソース間電圧ＶｇｓＭ１２を差し引いた電圧となる。

Ｖｇは、出力レベル調整レジスターＶＯＵＴ＿ＡＤＪで与えられたデータを基にＤ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログの出力電圧Ｖｄａｃから、次式（２）によって得られる。

式（２）を式（１）に代入することにより、次式（３）の関係が成り立つ。すなわち、Ｄ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃを差動増幅器ＡＭＰで増幅した電圧であるＶｄａｃ・（Ｒ１／Ｒ２＋１）により、クリップ電圧Ｖｃｌｉｐが決まる。

通常動作時は、ＴＰ端子がローレベルに設定され、スイッチ回路ＳＷ１がオン状態、ＮＭＯＳスイッチＳＷ２がオフ状態、ＭＯＳトランジスターＭ１３Ｂがオフ状態となり、発熱回路２１は動作停止状態になる。一方、温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、スイッチ回路ＳＷ１がオフ状態に、ＮＭＯＳスイッチＳＷ２がオン状態となり、これにより、ＮＭＯＳトランジスターＭ１２が遮断状態となり、ＮＭＯＳトランジスターＭ１３を含む発熱回路２１が動作状態となる。

１−２．レイアウト構成
１−２−１．第１具体例
図５は、第１具体例に係る発振回路１のレイアウト構成を模式的に示す平面図である。なお、図５においては、発振回路１に含まれる回路の一部については記載を省略している。

本具体例に係る発振回路１は、半導体基板１００と、半導体基板１００に配置された少なくとも発振用回路１０および出力回路３０を構成要素とする第１回路ブロック１１０と、半導体基板１００に配置された少なくともメモリー６０を構成要素とする第２回路ブロック１２０と、を含んで構成されている。また、本実施形態に係る発振回路１は、図１に示される各端子に対応する、接続端子ＸＩ、接続端子ＸＯ、接続端子Ｖｃｃ（第１の「パッド」）、接続端子ＧＮＤ（第２の「パッド」）、接続端子ＯＵＴおよび接続端子ＴＰを含んで構成されている。

本具体例に係る発振回路１は、接続端子Ｖｃｃから出力回路３０までを電気的につなぐ第１配線９１と、第１配線９１上の接続ノード９３を介して第１配線９１と電気的に接続し、接続ノード９３から発振用回路１０までをつなぐ第２配線９２と、を有している。また、本具体例に係る発振回路１は、接続端子ＧＮＤから出力回路３０までを電気的につなぐ第１配線９１ａと、第１配線９１ａ上の接続ノード９３ａを介して第１配線９１ａと電気的に接続し、接続ノード９３ａから発振用回路１０までをつなぐ第２配線９２ａと、を有している。

図５に示されるように、本具体例においては、第１配線９１の接続端子Ｖｃｃから接続ノード９３までの配線の長さ（経路長）は、第２配線９２の長さ（経路長）よりも短い。また、第１配線９１ａの接続端子ＧＮＤから接続ノード９３ａまでの配線の長さ（経路長）は、第２配線９２ａの長さ（経路長）よりも短い。

本具体例によれば、出力回路３０で発生した熱は、第１配線９１および接続端子Ｖｃｃを介して外部に放熱されるようになるので、第１配線９１および第２配線９２を介して発振用回路１０に伝わることを低減できる。同様に、出力回路３０で発生した熱は、第１配線９１ａおよび接続端子ＧＮＤを介して外部に放熱されるようになるので、第１配線９１ａおよび第２配線９２ａを介して発振用回路１０に伝わることを低減できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を実現できる。

図５に示される例では、第１配線９１の接続端子Ｖｃｃから接続ノード９３までの配線の長さ（経路長）は、第１配線９１の出力回路３０から接続ノード９３までの配線の長さ（経路長）よりも短い。また、第１配線９１ａの接続端子ＧＮＤから接続ノード９３ａまでの配線の長さ（経路長）は、第１配線９１ａの出力回路３０から接続ノード９３ａまでの配線の長さ（経路長）よりも短い。

本具体例によれば、第１配線９１の出力回路３０から接続ノード９３までの配線が長いので、この配線から空間に放熱される。これによって、出力回路３０で発生した熱が第１配線９１および第２配線９２を介して発振用回路１０に伝わることを低減できる。同様に、第１配線９１ａの出力回路３０から接続ノード９３ａまでの配線が長いので、この配線から空間に放熱される。これによって、出力回路３０で発生した熱が第１配線９１ａおよび第２配線９２ａを介して発振用回路１０に伝わることを低減できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を実現できる。

図５に示される例では、第１配線９１および第１配線９１ａはローパスフィルター特性を有している。これは、本具体例においては、第１配線９１および第１配線９１ａが長く構成されているので、寄生抵抗および寄生インダクターによってローパスフィルター特性を有するからである。

本具体例によれば、出力回路３０で発生した高周波のノイズが、第１配線９１および第２配線９２を介して発振用回路１０に伝わることを低減できる。同様に、出力回路３０で発生した高周波のノイズが、第１配線９１ａおよび第２配線９２ａを介して発振用回路１０に伝わることを低減できる。したがって、動作の信頼性が高い発振回路１を実現できる。

本具体例に係る発振回路１は、上述した技術的意義とは異なる観点でもさらに技術的意義を有している。

図５に示されるように、接続端子ＸＯは、平面視で、第１回路ブロック１１０と第２回路ブロック１２０との間に設けられている。

本具体例によれば、接続端子ＸＯは、平面視で、第１回路ブロック１１０と第２回路ブロック１２０との間に設けられているので、第２回路ブロック１２０内に１かたまりの矩形領域を大きくとることができる。したがって、半導体基板１００のサイズを大きくできない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい発振回路１を実現できる。

本具体例においては、発振回路１は、平面視で、第２回路ブロック１２０側から遠ざかる方向に第１回路ブロック１１０にはさまれている領域１１１を有し、接続端子ＸＯの少なくとも一部は、第１回路ブロック１１０にはさまれている領域１１１に設けられている。

本具体例によれば、接続端子ＸＯは、平面視で、第１回路ブロック１１０に食い込むように配置されているため、第２回路ブロック１２０の配置領域を大きくとることができるので、第２回路ブロック１２０内に１かたまりの矩形領域をさらに大きくとることができる。したがって、半導体基板１００のサイズを大きくできない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい発振回路１を実現できる。

本具体例においては、第２回路ブロック１２０は、半導体基板１００の外周部１０１と第１回路ブロック１１０との間であり、かつ、外周部１０１と接続端子ＸＯとの間に設けられている。図８に示される例では、半導体基板１００は、平面視で長方形に構成されており、外周部１０１は、平面視での長方形の１辺に相当する。なお、半導体基板１００は、平面視で完全に多角形である必要はなく、平面視で外周に凹凸がある略多角形であってもよい。この場合に、外周部１０１は、略多角形の１辺と同視できる部分に相当するものとしてもよい。

本具体例によれば、接続端子ＸＯが半導体基板１００の外周部１０１近傍に設けられている場合に比べて、半導体基板１００の外周部１０１側に配置された第２回路ブロック１２０内に１かたまりの矩形領域を大きくとることができる。したがって、発振回路１のチップサイズを大きくできない場合でも、第２回路ブロック１２０内における１かたまりの矩形領域を大きくして、例えば、１つの機能を有する回路が形成される領域を大きくとることができるため、回路配置の自由度が大きい発振回路１を実現できる。

本具体例においては、第２回路ブロック１２０は、メモリー６０を含んで構成されている。

本具体例によれば、第２回路ブロック１２０内の１かたまりの矩形領域内に、メモリー６０を配置できるので、半導体基板１００のサイズを大きくできない場合でも、メモリー６０の記憶容量を大きくできる発振回路１を実現できる。また、メモリー６０を１かたまりの矩形領域内に配置できるので、メモリー６０を複数の領域に設ける場合に比べて、メモリー６０の配線が容易になる。また、メモリー６０を複数の領域に設ける場合に比べて、メモリー６０のアドレス指定が容易になる。

本実施形態においては、第２回路ブロック１２０は、半導体基板１００の長辺に沿うよ
うに設けられている。これによって、第２回路ブロック１２０を半導体基板１００の短辺に沿うように設けられている場合に比べて、第２回路ブロック１２０のメモリー６０と、第１回路ブロック１１０に含まれる種々の回路との配線を短くすることができる。

１−２−２．第２具体例
図６は、第２具体例に係る発振回路１のレイアウト構成を模式的に示す平面図である。なお、図６においては、発振回路１に含まれる回路の一部については記載を省略している。また、第１具体例と同様の構成には同一の符号を付し、詳細な説明を省略する。

本適用例に係る発振回路１の第１配線９１は、出力回路３０と接続ノード９３との間に互いに分離された第１領域９１−１と第２領域９１−２とを有し、第１領域９１−１と第２領域９１−２とを電気的に接続する電子素子９４をさらに有している。同様に、第１配線９１ａは、出力回路３０と接続ノード９３ａとの間に互いに分離された第１領域９１ａ−１と第２領域９１ａ−２とを有し、第１領域９１ａ−１と第２領域９１ａ−２とを電気的に接続する電子素子９４ａをさらに有している。電子素子９４および電子素子９４ａは、ローパスフィルター特性を有することが好ましく、例えば、インダクターや抵抗などであってもよい。

本具体例によれば、第１配線９１および第１配線９１ａが分離されているので、熱の伝わりを低減できる。また、電子素子９４および電子素子９４ａを介して空間に放熱できる。したがって、例えば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を実現できる。

また、本具体例においても、第１具体例で説明した理由と同様の理由により同様の効果を奏する。

なお、本実施形態および上述の具体例では、出力回路３０としてクリップド・サイン波形を出力する回路を例示しているが、これに限らず、出力回路３０としてＣＭＯＳ出力回路を用いてもよい。ＣＭＯＳ出力回路は、クリップド・サイン波形を出力する回路よりも発熱量が多いため、出力回路３０にＣＭＯＳ出力回路を用いる場合には、上述の具体例における効果を、より一層奏することができる。

２．発振器
図７は、本実施形態に係る発振器１０００を模式的に示す断面図である。発振器１０００は、発振回路１と、振動子３と、発振回路１と振動子３とを収容する容器１１００と、を含んで構成されている。図７に示される例では、発振器１０００は、発振回路１と振動子３とを同一空間内に収容する容器１１００を含んで構成されている。また、図７に示される例では、発振器１０００は、蓋１２００および電極１３００を含んで構成されている。図７に示される例では、発振回路１は、１チップで構成されている。また、振動子３としては、基板材料として水晶を用いた水晶振動子、例えば、ＡＴカットやＳＣカットの水晶振動子や、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。

容器１１００には、凹部が設けられており、蓋１２００で凹部を覆うことによって収容
室１４００となる。容器１１００には、発振回路１と振動子３とを電気的に接続するための配線および端子が、凹部の表面または容器１１００の内部に設けられている。また、容器１１００には、少なくとも、発振回路１の接続端子Ｖｃｃ、接続端子ＧＮＤ、接続端子ＯＵＴおよび接続端子ＴＰとそれぞれ電気的に接続される電極１３００が設けられている。

図８は、変形例に係る発振器１０００ａを模式的に示す断面図である。発振器１０００ａは、発振回路１と、振動子３と、発振回路１と振動子３とを収容する容器１１００ａと、を含んで構成されている。図８に示される例では、発振器１０００ａは、発振回路１と振動子３とを異なる空間内に収容する容器１１００ａを含んで構成されている。また、図８に示される例では、発振器１０００ａは、蓋１２００、電極１３００および封止部材１５００を含んで構成されている。図８に示される例では、発振回路１は、１チップで構成されている。また、振動子３としては、基板材料として水晶を用いた水晶振動子、例えば、ＡＴカットやＳＣカットの水晶振動子や、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、またはシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本変形例の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。

容器１１００ａには、対向する面に２つの凹部が設けられており、蓋１２００で一方の凹部を覆うことによって収容室１４００ａ、封止部材１５００で他方の凹部を覆うことによって収容室１４００ｂとなる。図８に示される例では、収容室１４００ａには振動子３が収容され、収容室１４００ｂには発振回路１が収容されている。容器１１００ａには、発振回路１と振動子３とを電気的に接続するための配線および端子が、凹部の表面または容器１１００ａの内部に設けられている。また、容器１１００ａには、少なくとも、発振回路１の接続端子Ｖｃｃ、接続端子ＧＮＤ、接続端子ＯＵＴおよび接続端子ＴＰとそれぞれ電気的に接続される電極１３００が設けられている。

本実施形態に係る発振器１０００および発振器１０００ａによれば、出力回路３０で発生した熱は、第１配線９１および接続端子Ｖｃｃを介して外部に放熱されるようになるので、第１配線９１および第２配線９２を介して発振用回路１０に伝わることを低減できる。同様に、出力回路３０で発生した熱は、第１配線９１ａおよび接続端子ＧＮＤを介して外部に放熱されるようになるので、第１配線９１ａおよび第２配線９２ａを介して発振用回路１０に伝わることを低減できる。したがって、周波数変動を低減させることが可能な発振器１０００および発振器１０００ａを実現できる。

３．電子機器
図９は、本実施形態に係る電子機器３００の機能ブロック図である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る電子機器３００は、発振回路１を含む電子機器３００である。図９に示される例では、電子機器３００は、振動子３、発振回路１、逓倍回路３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態に係る電子機器３００は、図１１に示される構成要素（各部）の一部を省略または変更してもよいし、他の構成要素を付加した構成としてもよい。

逓倍回路３１０は、クロックパルスをＣＰＵ３２０だけでなく各部に供給する（図示は省略）。クロックパルスは、例えば振動子３と接続された発振回路１からの発振信号から所望の高調波信号を逓倍回路３１０で取り出した信号であってもよいし、発振回路１からの発振信号を、ＰＬＬシンセサイザーを有する逓倍回路３１０で逓倍した信号であってもよい（図示は省略）。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、逓倍回路３１０が出力するクロックパルスを用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムにしたがって実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）や電気泳動ディスプレイ等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。

そして、音出力部３８０は、スピーカー等の音を出力する装置である。

本実施形態に係る電子機器３００によれば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を用いるので、信頼性の高い電子機器３００を実現することができる。

電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（point of sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、電力計、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

図１０は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を用いるので、信頼性の高い電子機器３００を実現することができる。

４．移動体
図１１は、本実施形態に係る移動体４００の一例を示す図（上面図）である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る移動体４００は、発振回路１を用いた発振器１０００を含む移動体４００である。図１１には、発振器１０００を含む移動体４００が示されている。また、図１１に示される例では、移動体４００は、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、コントローラー４３０、コントローラー４４０、バッテリー４５０およびバックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態に係る移動体４００は、図１１に示される構成要素（各部）の一部を省略または変更してもよいし、他の構成要素を付加した構成としてもよい。

本実施形態に係る移動体４００によれば、発振器を構成した場合に周波数変動を低減させることが可能な発振回路１を用いるので、信頼性の高い移動体４００を実現することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

例えば、上述した各実施形態では、特性調整用回路として温度補償回路を有する発振器（ＴＣＸＯ）を例に挙げたが、本発明は、これ以外にも、特性調整用回路として周波数調整回路を有する発振器（ＳＰＸＯ等）、特性調整用回路としてＡＦＣ（Auto Frequency Control）回路を有する発振器（ＶＣＸＯやＶＣ−ＴＣＸＯ等）など、種々の発振器に適用することができる。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…発振回路、３…振動子、１０…発振用回路、１１…発振部、１２…電流源回路、２０…振幅制御回路、２１…発熱回路、２２…レプリカ回路、２３…デコード回路、２４…レ
ベル補正回路、２５…抵抗回路、３０…出力回路、３１…信号生成回路、４０…温度補償回路、４１…感温素子、５０…レギュレーター回路、６０…メモリー、７０…スイッチ回路、８０…シリアルインターフェース（Ｉ／Ｆ）回路、９１，９１ａ…第１配線、９１−１，９１ａ−１…第１領域、９１−２，９１ａ−２…第２領域、９２，９２ａ…第２配線、９３，９３ａ…接続ノード、９４，９４ａ…電子素子、１００…半導体基板、１０１…外周部、１１０…第１回路ブロック、１１１…第１回路ブロック１１０に挟まれている領域、１２０…第２回路ブロック、３００…電子機器、３１０…逓倍回路、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、３８０…音声出力部、４００…移動体、４２０…コントローラー、４３０…コントローラー、４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、１０００，１０００ａ…発振器、１１００，１１００ａ…容器、１２００…蓋、１３００…電極、１４００，１４００ａ，１４００ｂ…収容室、１５００…封止部材、ＧＮＤ…接続端子、ＯＵＴ…接続端子、ＴＰ…接続端子、Ｖｃｃ…接続端子、ＸＩ…接続端子、ＸＯ…接続端子

Claims (7)

1. 半導体基板上に、
   振動子に接続されるとともに前記振動子を発振させる発振用回路と、
   前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
   電力が印加されるパッドと、
   前記パッドから前記出力回路までをつなぐ第１配線と、
   前記第１配線上の接続ノードを介して前記第１配線と接続し、前記接続ノードから前記発振用回路までをつなぐ第２配線と、
   を有し、
   前記第１配線の前記パッドから前記接続ノードまでの配線の長さは、前記第２配線の長さよりも短い、発振回路。
2. 請求項１に記載の発振回路において、
   前記第１配線の前記パッドから前記接続ノードまでの配線の長さは、前記第１配線の前記出力回路から前記接続ノードまでの配線の長さよりも短い、発振回路。
3. 請求項１に記載の発振回路において、
   前記第１配線はローパスフィルター特性を有する、発振回路。
4. 請求項３に記載の発振回路において、
   前記第１配線は、前記出力回路と前記接続ノードとの間に互いに分離された第１領域と第２領域とを有し、
   前記第１領域と前記第２領域とを電気的に接続する電子素子をさらに有する、発振回路。
5. 請求項１ないし４のいずれか１項に記載の発振回路と、
   前記振動子と、
   前記発振回路と前記振動子とが収容されている容器と、
   を有する、発振器。
6. 請求項１ないし４のいずれか１項に記載の発振回路を有する、電子機器。
7. 請求項１ないし４のいずれか１項に記載の発振回路を有する、移動体。