JP6790705B2 - 回路装置、発振器、電子機器及び移動体 - Google Patents

回路装置、発振器、電子機器及び移動体 Download PDF

Info

Publication number
JP6790705B2
JP6790705B2 JP2016201489A JP2016201489A JP6790705B2 JP 6790705 B2 JP6790705 B2 JP 6790705B2 JP 2016201489 A JP2016201489 A JP 2016201489A JP 2016201489 A JP2016201489 A JP 2016201489A JP 6790705 B2 JP6790705 B2 JP 6790705B2
Authority
JP
Japan
Prior art keywords
pad
circuit
area
circuit device
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016201489A
Other languages
English (en)
Other versions
JP2018064193A (ja
Inventor
山本　壮洋
壮洋 山本
石川　匡亨
匡亨 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016201489A priority Critical patent/JP6790705B2/ja
Priority to US15/726,812 priority patent/US10685928B2/en
Publication of JP2018064193A publication Critical patent/JP2018064193A/ja
Application granted granted Critical
Publication of JP6790705B2 publication Critical patent/JP6790705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/302—Electrostatic
    • H01L2924/30205—Discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Description

本発明は、回路装置、発振器、電子機器及び移動体等に関する。
回路装置の半導体チップには、例えばパッケージの端子やバンプ（基板に直接実装するためのバンプ）等に接続するためのパッドが設けられている。例えば、半導体チップの辺に沿ったパッド配置領域に複数のパッドが配置される。そしてパッドには種々の回路ブロックが接続され、半導体チップの基板上に配置される。
このような回路ブロックのレイアウト手法として、例えば特許文献１の手法がある。特許文献１では、ＡＣブロック（ＡＣ的に動作するアナログ回路ブロック）と、ＤＣブロック（ＤＣ的に動作するアナログ回路ブロック）とを離間して配置し、ＡＣブロックとＤＣブロックとの間での干渉に起因した圧電発振器の作動不良を防止している。
また、回路装置の用途として、高い信頼性が要求される用途と、そこまでは高い信頼性が要求されるわけではない用途（以下、民生用と呼ぶ）とがある。例えば、車載用では、安全性等の観点から高い信頼性が要求される。一方、例えばいわゆる家庭用電子機器（例えば携帯情報端末等）では、車載用に比べれば信頼性が要求されないのが一般的である。
特開２００６−５４２６９号公報
上記のような信頼性の１つとして、パッドのボンディングの信頼性がある。例えば、ボンディングにおける端子間接続の確実性や、或いはボンディングの非攻撃性（ボンディングにより回路装置の品質低下や破壊を生じさせないこと）等である。この信頼性において、例えば車載用等のようにパッドのボンディングに高い信頼性が要求される場合と、それに比較すれば信頼性が要求されない場合（例えば、民生用等）とがある。そして、これらの信頼性の程度に応じて異なるパッドサイズが要求される場合がある。しかしながら、異なるパッドサイズに対応するために、要求される信頼性の程度が互いに異なる複数の用途に対して個別にレイアウトを用意しようとすると、コストの増大や設計の複雑化を招くおそれがある。
本発明の幾つかの態様によれば、パッドのボンディングに高い信頼性が要求される場合と、それに比較すれば信頼性が要求されない場合とで、レイアウト変更を簡素化できる回路装置、発振器、電子機器及び移動体等を提供できる。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
本発明の一態様は、回路装置の第１の辺に沿った第１のパッド配置領域に配置される第１のパッド及び第２のパッドと、前記第１の辺に対向する前記回路装置の第２の辺に沿った第２のパッド配置領域に配置される第３のパッド及び第４のパッドと、前記第１のパッド配置領域と前記第２のパッド配置領域との間の回路配置領域に配置され、前記第１のパッドに接続される第１の静電保護回路と、前記回路配置領域に配置され、前記第２のパッドに接続される第２の静電保護回路と、前記回路配置領域に配置され、前記第３のパッドに接続される第３の静電保護回路と、前記回路配置領域に配置され、前記第４のパッドに接続される第４の静電保護回路と、を含む回路装置に関係する。
本発明の一態様によれば、車載用等のようにパッドのボンディングに高い信頼性が要求される場合には、第１のパッド配置領域と第２のパッド配置領域を残したままのレイアウト（非シュリンク版のレイアウト）を採用できる。一方、パッドのボンディングに比較的信頼性が要求されない場合には、第１のパッド配置領域と第２のパッド配置領域を削除し、回路配置領域（例えば静電保護回路の上）にパッドを配置したレイアウト（シュリンク版のレイアウト）を採用できる。これにより、パッドのボンディングに高い信頼性が要求される場合と、それに比較すれば信頼性が要求されない場合とで、レイアウト変更を簡素化できる。
また本発明の一態様では、前記回路装置の第３の辺は、前記第１の辺及び前記第２の辺に交差する辺であり、前記回路装置の第４の辺は、前記第３の辺に対向する辺である場合に、前記第１のパッドは、前記第１の辺と前記第３の辺とが交差する第１のコーナーの領域に配置され、前記第２のパッドは、前記第１の辺と前記第４の辺とが交差する第２のコーナーの領域に配置され、前記第３のパッドは、前記第２の辺と前記第３の辺とが交差する第３のコーナーの領域に配置され、前記第４のパッドは、前記第２の辺と前記第４の辺とが交差する第４のコーナーの領域に配置されてもよい。
このように、第１〜第４のパッドが第１〜第４のコーナーの領域に配置されることで、第１のパッド配置領域が第１の辺に沿った領域となり、第２のパッド配置領域が第２の辺に沿った領域となる。これにより、第１のパッド配置領域と第２のパッド配置領域（即ち半導体チップの上下の所定幅部分）を削除できるようなレイアウト構成を実現でき、シュリンク版と非シュリンク版との切り替えが簡素化される。
また本発明の一態様では、前記第１のパッドと前記第１の静電保護回路は、前記第１のパッド配置領域と前記回路配置領域との間の第１の境界を挟んで配置され、前記第２のパッドと前記第２の静電保護回路は、前記第１の境界を挟んで配置され、前記第３のパッドと前記第３の静電保護回路は、前記第２のパッド配置領域と前記回路配置領域との間の第２の境界を挟んで配置され、前記第４のパッドと前記第４の静電保護回路は、前記第２の境界を挟んで配置されてもよい。
このように、パッドと静電保護回路とが、パッド配置領域と回路配置領域の間の境界を挟んで配置されることで、その境界（又は境界の付近）でパッド配置領域と回路配置領域を分離できる。これにより、その境界（又は境界の付近）で第１のパッド配置領域と第２のパッド配置領域のレイアウトを削除することが可能となり、シュリンク版のレイアウト作成が簡素化される。
また本発明の一態様では、回路装置は、発振子を発振させる発振回路と、前記発振回路の発振信号に基づくクロック信号を出力するクロック信号出力回路と、前記発振回路の発振周波数の温度補償を行う温度補償回路と、を含み、前記回路配置領域には、前記発振回路、前記クロック信号出力回路及び前記温度補償回路が配置されてもよい。
本発明の一態様によれば、発振器の回路装置のコアとなる回路が回路配置領域に配置されている。また上述のように、パッド配置領域に配置されるパッドに接続される静電保護回路が回路配置領域に設けられている。これにより、回路配置領域を残すようにパッド配置領域を削除し、静電保護回路が配置される配置領域にパッドを設けることで、シュリンク版のレイアウトを簡素な手順で作成できる。
また本発明の一態様では、前記第１のパッドは、低電位側電源が供給されるパッドであり、前記第２のパッドは、前記発振周波数の制御電圧が入力されるパッドであり、前記第３のパッドは、前記クロック信号が出力されるパッドであり、前記第４のパッドは、高電位側電源が供給されるパッドあってもよい。
これらのパッドが第１のパッド配置領域や第２のパッド配置領域に配置されることによって、発振器の回路装置に対する電源の供給や信号の入出力が実現される。そして、シュリンク版のレイアウトでは、これらのパッドを静電保護回路の配置領域に設けることで、シュリンク版のレイアウトを簡素な手順で作成できる。
また本発明の一態様では、回路装置は、前記第１のパッド配置領域において、前記第１のパッドと前記第２のパッドとの間に配置される第５のパッドと、前記第２のパッド配置領域において、前記第３のパッドと前記第４のパッドとの間に配置される第６のパッドと、を含み、前記第５のパッドは、前記発振子の一端に接続されるパッドであり、前記第６のパッドは、前記発振子の他端に接続されるパッドであってもよい。
これらのパッドが第１のパッド配置領域や第２のパッド配置領域に配置されることによって、回路装置の発振回路に発振子を接続することが可能となり、発振回路が発振子を発振させることが可能となる。そして、回路装置と発振子をパッケージに収めることで発振器を構成できる。
また本発明の一態様では、前記第５のパッドに接続される第５の静電保護回路を含み、前記第５の静電保護回路は、前記第１のパッド配置領域に配置されてもよい。
本発明の一態様によれば、第５のパッドと、それに接続される第５の静電保護回路とが第１のパッド配置領域に配置される。これにより、第５のパッドと第５の静電保護回路とを近くに配置することが可能となり、第５の静電保護回路が適正に機能するようになる。
また本発明の一態様では、回路装置は、前記発振周波数の温度補償用のパラメーター情報を記憶する不揮発性メモリーを含み、前記第１の辺から前記第２の辺へと向かう方向を第１の方向とした場合に、前記不揮発性メモリーは、前記第５のパッドの前記第１の方向に配置されてもよい。
このような配置の場合、第５のパッドと不揮発性メモリーの間に第５の静電保護回路を設けることができない（設けるスペースがない）。そのため、シュリンク版のレイアウトにおいては、例えば不揮発性メモリーの第１の方向に第５の静電保護回路を配置する。しかしながら、非シュリンク版のレイアウトにした場合には、第５のパッドと第５の静電保護回路が不揮発性メモリーを挟んで離れてしまうので、静電保護の機能が低下する可能性がある。そこで、本発明の一態様では、非シュリンク版のレイアウトにおいて第５の静電保護回路を第１のパッド配置領域に配置する。これにより、第５の静電保護回路が適正に機能するようになる。
また本発明の一態様では、前記発振回路は、前記第１の静電保護回路と前記第３の静電保護回路の間の領域に配置されてもよい。
ＡＣ信号（交流信号）を発生させる発振回路は、ＤＣ（直流）的動作する温度補償回路に影響を及ぼす可能性がある。そのため、発振回路と温度補償回路は回路配置領域において離れた位置に配置されることが望ましい。本発明の一態様によれば、回路配置領域のコーナーの領域に配置される第１、第３の静電保護回路の間に発振回路を配置することで、温度補償回路との距離を確保することが可能となる。
また本発明の一態様では、前記第１のパッド配置領域及び前記第２のパッド配置領域の少なくとも一方には、高電位電源と低電位電源との間に設けられる電源間キャパシターが配置されてもよい。
このように、パッド配置領域に電源間キャパシターを配置することで、パッド配置領域の空き領域（パッドとパッドの間の領域）を有効活用できる。また、半導体チップ内に電源間キャパシターを設けることで、パッド（端子）の接続抵抗や配線のインダクタンスの影響をできるだけ低減することが可能となる。これにより、発振器の特性（例えば温度補償の性能）を向上することが可能になる。
また本発明の一態様では、前記第１〜第４の静電保護回路の各々は、パッドが配置可能なサイズの配置領域に配置されてもよい。
このようにすれば、第１〜第４の静電保護回路が配置される配置領域にパッドを配置し、そのパッドとパッドの下に設けられた静電保護回路とを接続することが可能となる。これにより、シュリンク版のレイアウトデータを作成する際に、パッド領域を新たに確保する必要がなく、回路配置領域のレイアウトの変更を最小限にして、シュリンク版のレイアウトを作成できる。
また本発明の一態様では、前記第１のパッドの面積は、前記第１の静電保護回路の前記配置領域の面積よりも大きく、前記第２のパッドの面積は、前記第２の静電保護回路の前記配置領域の面積よりも大きく、前記第３のパッドの面積は、前記第３の静電保護回路の前記配置領域の面積よりも大きく、前記第４のパッドの面積は、前記第４の静電保護回路の前記配置領域の面積よりも大きくてもよい。
このようにすれば、非シュリンク版のレイアウトにおいて、シュリンク版のレイアウトにおけるパッドよりも面積が大きいパッドを用いることができる。これにより、非シュリンク版のレイアウトを採用した回路装置において、ボンディングの信頼性を向上できる。
また本発明の一態様では、前記第１〜第４のパッドは、前記回路装置のコーナーの領域に配置され、前記第１〜第４の静電保護回路は、前記回路配置領域のコーナーの領域に配置されてもよい。
このようにすれば、パッドと、そのパッドに接続される静電保護回路とが近接（隣接）して配置される。パッドと静電保護回路とを接続する配線が長い場合、その抵抗等により静電保護機能が低下する可能性があるが、本発明の一態様によれば、静電保護機能の低下を避けることができる。
また本発明の他の態様は、上記のいずれかに記載の回路装置と、発振子と、を含む発振器に関係する。
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
本実施形態の回路装置のレイアウト構成例。 シュリンク版の回路装置のレイアウト構成例。 パッド領域、静電保護回路の配置領域が正方形である場合のサイズの一例。 回路装置をパッケージに実装する際の端子接続の一例である。 本実施形態の回路装置の詳細なレイアウト構成例。 本実施形態の回路装置の詳細な構成例のブロック図。 発振回路の詳細な構成例。 クロック信号出力回路の詳細な構成例。 温度補償回路の詳細な構成例。 発振器の構成例。 電子機器の構成例。 移動体の例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．回路装置
図１は、本実施形態の回路装置１００のレイアウト構成例である。回路装置１００は、第１〜第４のパッド、第１〜第４の静電保護回路を含む。回路装置１００は集積回路装置であり、図１には集積回路装置の半導体チップ（回路が形成されたシリコン基板）の平面視図を示す。なお、本実施形態は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
第１のパッド（ＰＡＤ１）及び第２のパッド（ＰＡＤ２）は、回路装置１００（半導体チップ）の第１の辺ＨＮ１に沿った第１のパッド配置領域１０に配置される。第３のパッド（ＰＡＤ３）及び第４のパッド（ＰＡＤ４）は、回路装置１００の第２の辺ＨＮ２に沿った第２のパッド配置領域２０に配置される。第２の辺ＨＮ２は、第１の辺ＨＮ１に対向する辺である。例えば回路装置１００が長方形又は正方形である場合、第２の辺ＨＮ２は第１の辺ＨＮ１に平行（略平行を含む）な辺である。
具体的には、パッドは、半導体チップ内の回路と半導体チップ外の回路（又は端子）とを電気的に接続するための端子である。第１のパッド、第２のパッド、第３のパッド、第４のパッドは、それぞれ第１のパッド領域ＰＡＤ１、第２のパッド領域ＰＡＤ２、第３のパッド領域ＰＡＤ３、第４のパッド領域ＰＡＤ４に配置される。パッド領域は、メタル層（例えば最上層のメタル層）のうちパッシベーション膜（絶縁層）から露出した部分の領域である。この露出したメタル層によってパッドが構成されている。
パッド配置領域は、パッドが配置される領域である。パッド配置領域においてパッド間が隣接している必要はなく、パッドとパッドの間にはすき間があってもよい。それらの複数のパッドを含む（囲む）領域がパッド配置領域である。第１のパッド配置領域１０は、第１の辺ＨＮ１に沿った方向を長辺とし、第３の辺ＨＮ３（又は第４の辺ＨＮ４）に沿った方向を短辺とする長方形の領域である。例えば、パッド領域ＰＡＤ１、ＰＡＤ２を含む長方形のうち最小の長方形の領域である。第１のパッド配置領域１０と第１の辺ＨＮ１との間にはパッドと回路素子が配置されない。第２のパッド配置領域２０は、第２の辺ＨＮ２に沿った方向を長辺とし、第３の辺ＨＮ３（又は第４の辺ＨＮ４）に沿った方向を短辺とする長方形の領域である。例えば、パッド領域ＰＡＤ３、ＰＡＤ４を含む長方形のうち最小の長方形の領域である。第２のパッド配置領域２０と第２の辺ＨＮ２との間にはパッドと回路素子が配置されない。
ここで、回路装置１００の第１〜第４の辺ＨＮ１〜ＨＮ４は、半導体チップ（シリコン基板）の辺である。第３の辺ＨＮ３及び第４の辺ＨＮ４は、第１の辺ＨＮ１及び第２の辺ＨＮ２に交差（例えば直交）する辺である。第４の辺ＨＮ４は、第３の辺ＨＮ３に対向する辺であり、例えば回路装置１００が長方形又は正方形である場合、第４の辺ＨＮ４は第３の辺ＨＮ３に平行（略平行を含む）な辺である。
また本実施形態では、第１〜第４の静電保護回路（ＥＳＤ１〜４）は、回路配置領域３０に配置される。そして、第１の静電保護回路、第２の静電保護回路、第３の静電保護回路、第４の静電保護回路は、それぞれ第１のパッド、第２のパッド、第３のパッド、第４のパッドに接続（例えば配線等により電気的に接続）される。回路配置領域３０は、第１のパッド配置領域１０と第２のパッド配置領域２０との間に配置される領域である。
具体的には、第１の静電保護回路、第２の静電保護回路、第３の静電保護回路、第４の静電保護回路は、それぞれ第１の配置領域ＥＳＤ１、第２の配置領域ＥＳＤ２、第３の配置領域ＥＳＤ３、第４の配置領域ＥＳＤ４に配置される。後述するように、配置領域は、静電保護回路が配置される領域であると共に、パッドを配置可能なサイズが確保された領域である。例えば、デザインルールで決められたサイズのパッドを配置可能な最小の正方形（又は長方形）領域である。静電保護回路は、パッド（ＩＣの端子）に印加される過電圧又は過電流から、回路装置１００の内部の素子や回路を保護するための回路である。例えば静電保護回路は、パッドと電源の間に接続されたダイオードやトランジスター（例えばダイオード接続されたトランジスター）等で構成できる。
回路配置領域３０は、回路装置１００のコアとなる回路が配置される領域である。コアとなる回路とは、回路装置１００の機能を実現するための回路である。例えば、回路装置１００が入出力する信号の処理を行う回路、回路装置が出力する信号を生成する回路等である。例えば、回路装置１００がＴＣＸＯ（temperature compensated crystal oscillator）等の発振器を制御する回路装置である場合、発振回路やクロック信号出力回路、温度補償回路、バイアス回路、メモリー等がコアとなる回路に相当する。例えば、半導体チップにおいて、第１のパッド配置領域１０と第２のパッド配置領域２０以外の領域全てが回路配置領域３０である。或いは、回路装置１００のコアとなる回路を含む長方形又は正方形のうち最小の長方形又は正方形が回路配置領域３０である。
ここで、回路（コアとなる回路、静電保護回路）が配置される領域とは、その回路の構成要素が配置される領域である。即ち、回路を構成する回路素子やその素子間を接続する配線、ガードバー（回路の周囲に設けられた拡散領域を電源等に接続することでノイズ等から回路を保護する構造）等が配置される領域である。回路素子は、例えばトランジスターや抵抗、キャパシター等であり、それらを構成するポリシリコンや拡散層、メタル層が領域内に配置される。
以上の本実施形態によれば、第１のパッド配置領域１０と第２のパッド配置領域２０との間の回路配置領域３０に、第１〜第４の静電保護回路（ＥＳＤ１〜ＥＳＤ４）が配置される。
このようにすれば、車載用等のようにパッドのボンディングに高い信頼性が要求される場合には、図１のような非シュリンク版のレイアウトを採用できる。一方、比較的信頼性が要求されない場合には、回路配置領域３０を切り出した（第１のパッド配置領域１０と第２のパッド配置領域２０を削除した）シュリンク版のレイアウトを採用できる。これにより、上記２つの場合におけるレイアウト変更を簡素化できる。以下、図２を用いて、より具体的に説明する。
図２は、シュリンク版の回路装置１２０のレイアウト構成例である。図２では、パッド領域ＰＡＤ１’、ＰＡＤ２’、ＰＡＤ３’、ＰＡＤ４’に、それぞれパッドが配置される。このパッド領域ＰＡＤ１’、ＰＡＤ２’、ＰＡＤ３’、ＰＡＤ４’は、それぞれ図１の配置領域ＥＳＤ１、ＥＳＤ２、ＥＳＤ３、ＥＳＤ４に対応している。即ち、静電保護回路はパッドの下に設けられており、パッドと、そのパッドの下に設けられた静電保護回路とが接続されている。
また図２では、回路装置１２０の第１の辺ＨＮ１’と回路配置領域３０の辺ＫＨ１との間に第１のパッド配置領域１０が設けられていない。辺ＫＨ１は、図１において第１のパッド配置領域１０に隣り合う辺である。例えば、第１の辺ＨＮ１’は、図１において回路配置領域３０の辺ＫＨ１と第１のパッド配置領域１０との間の直線、或いは回路配置領域３０の辺ＫＨ１そのものに相当している。同様に、図２では、回路装置１２０の第２の辺ＨＮ２’と回路配置領域３０の辺ＫＨ２との間に第２のパッド配置領域２０が設けられていない。辺ＫＨ２は、図１において第２のパッド配置領域２０に隣り合う辺である。例えば、第２の辺ＨＮ２’は、図１において回路配置領域３０の辺ＫＨ２と第２のパッド配置領域２０との間の直線、或いは回路配置領域３０の辺ＫＨ２そのものに相当している。なお、回路配置領域３０の辺ＫＨ３、ＫＨ４は、それぞれ回路装置１００の第３の辺ＨＮ３、第４の辺ＨＮ４に隣り合う辺（又は第３の辺ＨＮ３、第４の辺ＨＮ４と一致する辺）である。
このように、シュリンク版の回路装置１２０では、半導体チップのサイズが回路配置領域３０に相当するサイズに縮小され、静電保護回路の配置領域にパッドが設けられる。パッドのボンディングに比較的信頼性が要求されない場合には、このようなシュリンク版を採用することによってコストを低減することが可能である。一方、パッドのボンディングに高い信頼性が要求される場合には、図１のような非シュリンク版を採用することによって、パッドとは別の領域に静電保護回路を設け、静電保護の信頼性を向上できる。即ち、ボンディングによる応力等の静電保護回路への影響を低減できる。また、シュリンク版におけるパッドとは異なるパッドサイズや異なるパッド構造を採用することが可能となる。これにより、ボンディングの接触の確実性を向上させること、或いはボンディングによる回路装置１００への影響（例えばクラック等）を低減することが可能となる。
また本実施形態では、図１に示すように、第１のパッド（ＰＡＤ１）、第２のパッド（ＰＡＤ２）、第３のパッド（ＰＡＤ３）、第４のパッド（ＰＡＤ４）が、それぞれ第１のコーナーＣＮ１の領域、第２のコーナーＣＮ２の領域、第３のコーナーＣＮ３の領域、第４のコーナーＣＮ４の領域に配置される。第１のコーナーＣＮ１は、第１の辺ＨＮ１と第３の辺ＨＮ３とが交差するコーナーである。第２のコーナーＣＮ２は、第１の辺ＨＮ１と第４の辺ＨＮ４とが交差するコーナーである。第３のコーナーＣＮ３は、第２の辺ＨＮ２と第３の辺ＨＮ３とが交差するコーナーである。第４のコーナーＣＮ４は、第２の辺ＨＮ２と第４の辺ＨＮ４とが交差するコーナーである。
具体的には、コーナーの領域は、コーナー付近（近傍）の領域である。即ち、２辺が交差するコーナーを含む所定サイズの領域（例えばコーナーを基準とする所定幅の辺を有する長方形又は正方形の領域）である。例えば第１のパッドを例にとると、パッド領域ＰＡＤ１が第１のコーナーＣＮ１の領域の内部に配置されている。そして、回路装置１００の中心ＣＰ（例えば対角線の交点）からパッド領域ＰＡＤ１までの距離よりも、第１のコーナーＣＮ１からパッド領域ＰＡＤ１までの距離の方が短い。例えば、パッド領域ＰＡＤ１及び第１のコーナーＣＮ１を含む最小の長方形又は正方形の領域がコーナーの領域である。より具体的には、コーナーの領域において、そのコーナーを構成する辺とパッドとの間に回路素子が配置されていない。例えば第１のパッドでは、パッド領域ＰＡＤ１と第１の辺ＨＮ１との間、及びパッド領域ＰＡＤと第３の辺ＨＮ３との間に、回路素子が配置されていない。なお、ここでの回路素子は例えば抵抗やキャパシター、トランジスター等の受動素子、能動素子である。
このように、第１〜第４のパッドが第１〜第４のコーナーＣＮ１〜ＣＮ４の領域に配置されることで、第１のパッド配置領域１０が第１の辺ＨＮ１に沿った領域となり、第２のパッド配置領域２０が第２の辺ＨＮ２に沿った領域となる。これにより、第１のパッド配置領域１０と第２のパッド配置領域２０（即ち半導体チップの上下の所定幅部分）を削除できるようなレイアウト構成を実現でき、シュリンク版と非シュリンク版との切り替えが簡素化される。
また本実施形態では、第１のパッド（ＰＡＤ１）と第１の静電保護回路（ＥＳＤ１）は、第１のパッド配置領域１０と回路配置領域３０との間の第１の境界を挟んで配置される。第２のパッド（ＰＡＤ２）と第２の静電保護回路（ＥＳＤ２）は、第１の境界を挟んで配置される。第３のパッド（ＰＡＤ３）と第３の静電保護回路（ＥＳＤ３）は、第２のパッド配置領域２０と回路配置領域３０との間の第２の境界を挟んで配置される。第４のパッド（ＰＡＤ４）と第４の静電保護回路（ＥＳＤ４）は、第２の境界を挟んで配置される。
具体的には、パッドが配置されるパッド領域（例えばＰＡＤ１）の一辺と、静電保護回路が配置される配置領域（例えばＥＳＤ１）の一辺とが、境界を挟んで対向するように配置される。ここで、第１の境界は、回路配置領域３０の辺ＫＨ１と第１のパッド配置領域１０との間の（仮想的な）直線、或いは回路配置領域３０の辺ＫＨ１そのものである。辺ＫＨ１は、回路装置１００の第１の辺ＨＮ１に沿った（平行な）辺である。第２の境界は、回路配置領域３０の辺ＫＨ２と第２のパッド配置領域２０との間の（仮想的な）直線、或いは回路配置領域３０の辺ＫＨ２そのものである。辺ＫＨ２は、回路装置１００の第２の辺ＨＮ２に沿った（平行な）辺である。
このように、パッドと静電保護回路とが、パッド配置領域１０、２０と回路配置領域３０の間の境界を挟んで配置されることで、その境界（又は境界の付近）でパッド配置領域１０、２０と回路配置領域３０を分離できる。これにより、その境界（又は境界の付近）で第１のパッド配置領域１０と第２のパッド配置領域２０のレイアウトを削除することで、シュリンク版の回路装置１２０のレイアウトを作成できる。
また本実施形態では、第１〜第４のパッド（ＰＡＤ１〜ＰＡＤ４）は、回路装置１００のコーナーＣＮ１〜ＣＮ４の領域に配置されると共に、第１〜第４の静電保護回路（ＥＳＤ１〜ＥＳＤ４）は、回路配置領域３０のコーナーの領域に配置される。
具体的には、第１の静電保護回路は、回路配置領域３０の辺ＫＨ１と辺ＫＨ３が交差するコーナーＫＣ１の領域に配置される。第２の静電保護回路は、回路配置領域３０の辺ＫＨ１と辺ＫＨ４が交差するコーナーＫＣ２の領域に配置される。第３の静電保護回路は、回路配置領域３０の辺ＫＨ２と辺ＫＨ３が交差するコーナーＫＣ３の領域に配置される。第４の静電保護回路は、回路配置領域３０の辺ＫＨ２と辺ＫＨ４が交差するコーナーＫＣ４の領域に配置される。
このようにすれば、パッドと、そのパッドに接続される静電保護回路とが近接（隣接）して配置される。例えば第１の静電保護回路（ＥＳＤ１）が配置される回路配置領域３０のコーナーＫＣ１は、回路配置領域３０のコーナーのうち、第１のパッド（ＰＡＤ１）が配置される回路装置１００の第１のコーナーＫＣ１に最も近い。パッドと静電保護回路とを接続する配線が長い場合、その抵抗等により静電保護機能が低下する可能性があるが、本実施形態によれば、静電保護機能の低下を避けることができる。
また本実施形態では、第１〜第４の静電保護回路の各々は、パッドが配置可能なサイズの配置領域に配置される。即ち、第１〜第４の静電保護回路が配置される配置領域ＥＳＤ１〜４の各々は、パッドが配置可能なサイズである。
具体的には、パッドが配置可能なサイズの配置領域とは、パッドを配置するために確保されるべきサイズの領域であり、例えばデザインルールにおいて規定されるパッドのサイズの領域である。その配置領域は、静電保護回路を配置するために確保された領域であって、静電保護回路以外の回路素子が配置されていない領域である。即ち、図３に示すように、静電保護回路は、配置領域ＥＳＤ（ＥＳＤ１〜４の各々）内の一部の領域にのみ配置されていてもよく、その一部の領域以外で配置領域ＥＳＤ内には回路素子が配置されていない。
このようにすれば、第１〜第４の静電保護回路が配置される配置領域（ＥＳＤ１〜４）にパッドを配置し、そのパッドとパッドの下に設けられた静電保護回路とを接続することが可能となる。これにより、シュリンク版のレイアウトデータを作成する際に、パッド領域を新たに確保する必要がなく、回路配置領域３０のレイアウトの変更を最小限にして、シュリンク版の回路装置１２０を製造できる。
また本実施形態では、第１〜第４のパッドの各々の面積は、第１〜第４の静電保護回路の各々の配置領域（ＥＳＤ１〜４）の面積よりも大きい。即ち、パッド領域ＰＡＤ１〜ＰＡＤ４の各々の面積は、配置領域ＥＳＤ１〜４の各々の面積よりも大きい。即ち、第１のパッド（パッド領域ＰＡＤ１）の面積は、第１の静電保護回路の配置領域ＥＳＤ１の面積よりも大きく、第２のパッド（パッド領域ＰＡＤ２）の面積は、第２の静電保護回路の配置領域ＥＳＤ２の面積よりも大きく、第３のパッド（パッド領域ＰＡＤ３）の面積は、第３の静電保護回路の配置領域ＥＳＤ３の面積よりも大きく、第４のパッド（パッド領域ＰＡＤ４）の面積は、第４の静電保護回路の配置領域ＥＳＤ４の面積よりも大きい。
図３は、パッド領域、静電保護回路の配置領域が正方形である場合のサイズの一例である。ＰＡＤは、パッド領域ＰＡＤ１〜ＰＡＤ４の各々を表し、ＥＳＤは、静電保護回路の配置領域ＥＳＤ１〜４の各々を表す。図３に示すように、非シュリンク版の回路装置１００においてパッドが配置されるパッド領域ＰＡＤの一辺の長さＬＰＤは、シュリンク版の回路装置１２０においてパッドが配置される静電保護回路の配置領域ＥＳＤの一辺の長さＬＥＳに比べて長い。
このようにすれば、非シュリンク版の回路装置１００において、シュリンク版の回路装置１２０におけるパッドよりも面積が大きいパッドを用いることができる。これにより、非シュリンク版の回路装置１００においてボンディングの信頼性を向上できる。この点について、図４を用いて説明する。
図４は、回路装置（１００、１２０）をパッケージに実装する際の端子接続の一例である。図４には、半導体チップをベアチップのまま（パッケージに収めない状態でリード端子等を介さずに）実装する、いわゆるフリップチップ実装の例を示す。
図４に示すように、回路装置のパッド（パッシベーション膜から露出したパッドメタル）とパッケージ側端子（パッケージの内側に設けられた端子）との間に金バンプを挟む。そして、パッドとパッケージ側端子を押しつけるようにして金バンプをつぶし、その金バンプによってパッドとパッケージ側端子を接続させる。なお、金バンプは金（Ａｕ）製のバンプ（粒）である。
このような実装を行った場合、つぶれた金バンプが半導体チップを傷付ける可能性がある。例えば、パッシベーション膜にクラックを生じさせる可能性がある。また、パッドの面積が小さい場合には、実装の際に接続不良（即ち接触抵抗が大きい接続）になる可能性や、実装後に半導体チップやパッケージにかかる応力によって事後的に接続不良が発生する可能性がありうる。この点、本実施形態によれば、ボンディングの信頼性が必要な場合に、パッド面積が大きい非シュリンク版のレイアウトを採用できる。これにより、上記のような半導体チップを傷付ける可能性や、接続不良が生じる可能性を低減できる。一方、車載用等ほどにはボンディングの信頼性が要求されない場合には、シュリンク版のレイアウトを採用することによってコストを低減できる。
２．回路装置の詳細なレイアウト構成例
図５は、本実施形態の回路装置１００の詳細なレイアウト構成例である。なお以下では回路装置１００がＴＣＸＯの回路装置である場合を例に説明するが、これに限定されず、図１のレイアウト構成例は種々の回路装置に適用可能である。また、本実施形態は図５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
本実施形態では、回路装置１００は、発振子を発振させる発振回路と、発振回路の発振信号に基づくクロック信号を出力するクロック信号出力回路と、発振回路の発振周波数の温度補償を行う温度補償回路と、を含む。そして、回路配置領域３０には、発振回路、クロック信号出力回路及び温度補償回路が配置される。
具体的には、発振回路は領域ＯＳＣに配置され、クロック信号出力回路は領域ＣＫＯＵＴに配置され、温度補償回路は領域ＴＣＭＰに配置される。領域ＯＳＣは、回路配置領域３０の辺ＫＨ１、ＫＨ３に接する領域であり、略長方形（又は略正方形）の領域である。領域ＣＫＯＵＴは、領域ＯＳＣの第１の方向Ｄ１側に配置される領域であり、領域ＯＳＣに隣り合う領域である。第１の方向Ｄ１は、回路装置１００の第１の辺ＨＮ１から第２の辺ＨＮ２に向かう方向である。領域ＴＣＭＰは、回路配置領域３０の辺ＫＨ２、ＫＨ４に接する領域であり、略長方形（又は略正方形）の領域であり、領域ＯＳＣ、ＣＫＯＵＴの第２の方向Ｄ２側に配置される領域である。第２の方向Ｄ２は、第１の方向Ｄ１に交差（直交）する方向であり、回路装置１００の第３の辺ＨＮ３から第４の辺ＨＮ４に向かう方向である。
また回路装置１００は、発振周波数の温度補償用のパラメーター情報を記憶する不揮発性メモリーを含むことができる。また回路装置１００は、回路装置１００の各部に電源や基準電圧を供給する電圧生成回路（バイアス回路）を含むことができる。
具体的には、不揮発性メモリーは領域ＭＥＭに配置され、電圧生成回路は領域ＢＩＳに配置される。領域ＭＥＭは、回路配置領域３０の辺ＫＨ１に接する領域であり、辺ＫＨ１に沿った辺を長辺とする長方形（略長方形）の領域であり、領域ＯＳＣと領域ＴＣＭＰに隣り合う領域である。領域ＢＩＳは、領域ＯＳＣと領域ＴＣＭＰの間に配置される領域であり、領域ＯＳＣ、領域ＣＫＯＵＴ、領域ＴＣＭＰ、領域ＭＥＭに囲まれる領域であり、略長方形（又は略正方形）の領域である。
なお、上記の各回路（各回路が配置される領域）は、その一部が第１のパッド配置領域１０又は第２のパッド配置領域２０に配置されてもよい。図５の例では、クロック信号出力回路（ＣＫＯＵＴ）の一部が第２のパッド配置領域２０に配置されている。このような回路配置領域３０の外側に配置された部分は、シュリンク版の回路装置を作成する際、回路配置領域３０内に収めるか、或いは削除すればよい。
このように、本実施形態ではＴＣＸＯのコアとなる回路が回路配置領域３０に配置されている。そして、図１で説明したように、パッド配置領域（１０、２０）に配置されるパッドに接続される静電保護回路が回路配置領域３０に設けられている。これにより、回路配置領域３０を残すようにパッド配置領域を削除し、静電保護回路が配置される配置領域にパッドを設けることで、シュリンク版のＴＣＸＯの回路装置を簡素な手順で作成できる。
また本実施形態では、第１のパッド（ＰＡＤ１）は、低電位側電源が供給されるパッドである。第２のパッド（ＰＡＤ２）は、発振周波数の制御電圧が入力されるパッドである。第３のパッド（ＰＡＤ３）は、クロック信号が出力されるパッドである。第４のパッド（ＰＡＤ４）は、高電位側電源が供給されるパッドである。
これらのパッドが第１のパッド配置領域１０や第２のパッド配置領域２０に配置されることによって、ＴＣＸＯの回路装置に対する電源の供給や信号の入出力が実現される。そして、これらのパッドを静電保護回路の配置領域に設けることで、シュリンク版のＴＣＸＯの回路装置を作成できる。即ち、シュリンク版のレイアウトでは、配置領域ＥＳＤ１に、低電位側電源が供給されるパッドを配置し、配置領域ＥＳＤ２に、発振周波数の制御電圧が入力されるパッドを配置し、配置領域ＥＳＤ３に、クロック信号が出力されるパッドを配置し、配置領域ＥＳＤ４に、高電位側電源が供給されるパッドを配置する。
また本実施形態では、回路装置１００は第５のパッドと第６のパッドとを含む。第５のパッドは、第１のパッド配置領域１０において、第１のパッド（ＰＡＤ１）と第２のパッド（ＰＡＤ２）との間に配置される。第６のパッドは、第２のパッド配置領域２０において、第３のパッド（ＰＡＤ３）と第４のパッド（ＰＡＤ４）との間に配置される。第５のパッドは、発振子の一端に接続されるパッドであり、第５のパッド領域ＰＡＤ５に配置される。第６のパッドは、発振子の他端に接続されるパッドであり、第６のパッド領域ＰＡＤ６に配置される。
これらのパッドが第１のパッド配置領域１０や第２のパッド配置領域２０に配置されることによって、回路装置１００の発振回路（ＯＳＣ）に発振子を接続することが可能となり、発振回路が発振子を発振させることが可能となる。そして、回路装置１００と発振子をパッケージに収めることで発振器を構成できる。
また本実施形態では、第５のパッド（ＰＡＤ５）に接続される第５の静電保護回路（ＥＳＤ５）を含む。第５の静電保護回路は、第１のパッド配置領域１０に配置される。
具体的には、第５の静電保護回路は、第１のパッド配置領域１０内の配置領域ＥＳＤ５に配置される。例えば配置領域ＥＳＤ５は、パッド領域ＰＡＤ５に隣り合うように配置される。配置領域ＥＳＤ５は、配置領域ＥＳＤ１〜ＥＳＤ４とは異なり、パッドが配置可能である必要はない。即ち、シュリンク版のレイアウトにおいてパッドは配置されない。回路配置領域３０には配置領域ＳＰが設けられている。この配置領域ＳＰは、パッドが配置可能なサイズ（パッド領域ＰＡＤ５よりも小さいサイズ）の領域である。即ち、シュリンク版のレイアウトにおいて、発振子の一端に接続されるパッド（第５のパッド）と、そのパッドに接続される第５の静電保護回路が配置領域ＳＰに配置される。配置領域ＳＰは、不揮発性メモリーが配置される領域ＭＥＭの第１の方向Ｄ１側に配置される。より具体的には、不揮発性メモリーが配置される領域ＭＥＭ、電圧生成回路が配置される領域ＢＩＳ、温度補償回路が配置される領域ＴＣＭＰに囲まれる領域である。
なお、回路装置１００は、第６のパッドに接続される第６の静電保護回路を更に含む。第６の静電保護回路は、回路配置領域３０内の配置領域ＥＳＤ６に配置される。配置領域ＥＳＤ６は、パッドが配置可能なサイズ（パッド領域ＰＡＤ６よりも小さいサイズ）の領域である。即ち、シュリンク版のレイアウトにおいて、発振子の他端に接続されるパッド（第６のパッド）が配置される領域である。配置領域ＥＳＤ６は、配置領域ＥＳＤ３と配置領域ＥＳＤ４の間に配置される。配置領域ＥＳＤ６と回路配置領域３０の辺ＫＨ２の間には回路素子が配置されない。即ち、配置領域ＥＳＤ６は辺ＫＨ２に隣接するように配置される。
また本実施形態では、不揮発性メモリー（ＭＥＭ）は、第５のパッド（ＰＡＤ５）の第１の方向Ｄ１側に配置される。具体的には、不揮発性メモリーは、第５のパッドの第１の方向Ｄ１側に隣り合うようにして配置されている。
このような配置の場合、第５のパッドと不揮発性メモリーの間に第５の静電保護回路を設けることができない（設けるスペースがない）。そのため、シュリンク版のレイアウトにおいては配置領域ＳＰに第５の静電保護回路を配置するようになっている。しかしながら、非シュリンク版のレイアウトにした場合には、第５のパッドと配置領域ＳＰが不揮発性メモリーを挟んで離れてしまうので、静電保護の機能が低下する可能性がある。そこで、本実施形態では、非シュリンク版のレイアウトにおいて第５の静電保護回路を第１のパッド配置領域１０に配置する。これにより、静電保護回路が適正に機能するようになる。また、シュリンク版のレイアウトにおいては、配置領域ＳＰと配置領域ＥＳＤ６に配置されたパッドに発振子が接続されるので、その接続配線がデジタル回路である不揮発性メモリーをまたがない。これにより、デジタル信号による発振信号への影響（例えばジッター特性の低下）を低減できる。
また本実施形態では、発振回路（ＯＳＣ）は、第１の静電保護回路（ＥＳＤ１）と第３の静電保護回路（ＥＳＤ３）の間の領域に配置される。
ＡＣ信号（交流信号）を発生させる発振回路は、ＤＣ（直流）的動作する温度補償回路に影響を及ぼす可能性がある。例えば、温度補償の精度を低下させ、発振周波数の温度特性を低下させる（公称周波数と発振周波数の誤差を大きくする）可能性がある。そのため、発振回路と温度補償回路は回路配置領域３０において離れた位置に配置されることが望ましい。本実施形態では、回路配置領域３０のコーナーの領域に配置される第１、第３の静電保護回路の間に発振回路を配置することで、温度補償回路との距離を確保することが可能となる。
また本実施形態では、第１のパッド配置領域１０及び第２のパッド配置領域２０の少なくとも一方には、高電位電源と低電位電源との間に設けられる電源間キャパシター（パスコン）が配置される。
具体的には、電源間キャパシターは領域ＰＣＡＰに配置され、領域ＰＣＡＰは、第１のパッド配置領域１０及び第２のパッド配置領域２０の少なくとも一方に配置される。電源間キャパシターは、パッドとパッドとの間の領域に配置される。図５では、電源間キャパシターが第２のパッド配置領域２０に配置されているが、電源間キャパシターは、第１のパッド配置領域１０に配置されてもよいし、第１のパッド配置領域１０及び第２のパッド配置領域２０の両方に配置されてもよい。電源間キャパシターは、例えば２層の金属層の間に絶縁層が設けられたＭＩＭ（Metal-Insulator-Metal）キャパシターである。なお、これに限定されず、電源間キャパシターとしてＭＯＳキャパシターや、２層のポリシリコン層の間に絶縁層が設けられたキャパシター等を用いてもよい。
このように、パッド配置領域に電源間キャパシターを配置することで、パッド配置領域の空き領域（パッドとパッドの間の領域）を有効活用できる。また、半導体チップ内に電源間キャパシターを設けることで、パッド（端子）の接続抵抗や配線のインダクタンスの影響をできるだけ低減することが可能となる。これにより、回路装置１００の各部に供給される電源のノイズが低減され、特性を向上できる。例えば、温度補償回路の電源のノイズが低減されることで、温度補償の性能（発振周波数を温度に依らず一定に補償する性能）を向上できる。
３．回路装置の詳細な構成例
図６は、本実施形態の回路装置１００の詳細な構成例のブロック図である。回路装置１００は、温度センサー１６０、温度補償回路１５０、制御回路１３０、記憶部１４０（不揮発性メモリー）、発振回路１１０、クロック信号出力回路１８０、電圧生成回路１７０（バイアス生成回路）を含む。なお回路装置の構成は図６の構成には限定されず、その一部の構成要素を省略したり（例えば温度センサー１６０等）、他の構成要素を追加するなどの種々の変形実施が可能である。
発振回路１１０は、発振子ＸＴＡＬを用いて発振信号を生成する回路である。具体的には、発振回路１１０は、端子ＸＩと端子ＸＯを介して発振子ＸＴＡＬに接続される。この端子ＸＩは、図５のパッド領域ＰＡＤ５に配置される第５のパッドに対応し、端子ＸＯは、図５のパッド領域ＰＡＤ６に配置される第６のパッドに対応する。発振回路１１０は、発振子ＸＴＡＬを発振させることで、発振信号を生成する。例えばＴＣＸＯやＯＣＸＯでは、検出温度に応じた制御電圧ＶＣＯＭＰ（温度補償用電圧。発振周波数の温度特性を補償する電圧）が発振回路１１０に入力され、発振回路１１０は、その制御電圧ＶＣＯＭＰに対応する発振周波数で発振子ＸＴＡＬを発振させる。
発振子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。発振子ＸＴＡＬは恒温槽内に設けられるオーブン型振動子であってもよい。或いは発振子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。発振子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。発振子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。発振子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
クロック信号出力回路１８０は、発振回路１１０の出力信号ＯＳＱに基づいてクロック信号を端子ＣＬＫＯに出力する。端子ＣＬＫＯは、図５のパッド領域ＰＡＤ３に配置される第３のパッドに対応する。クロック信号出力回路１８０は、出力信号ＯＳＱ或いは出力信号ＯＳＱを分周した信号をバッファリング（外部負荷を駆動するための増幅）し、そのバッファリングした信号をクロック信号として出力する。
制御回路１３０は、回路装置１００の各部の制御を行う。また制御回路１３０は、回路装置１００の外部（例えばＣＰＵ等）とのインターフェース処理なども行う。制御回路１３０は、例えばゲートアレイ等のロジック回路により実現される。制御回路１３０は例えば図５の領域ＭＥＭ又は領域ＴＣＭＰに配置される。
記憶部１４０は、回路装置１００の動作に必要な各種の情報を記憶する。例えば温度補償回路１５０が温度補償処理を行うために必要な情報（温度補償用の多項式の係数）等を記憶する。この情報は、例えば回路装置１００の製造時や、回路装置１００と発振子ＸＴＡＬをパッケージした発振器の製造時等において、外部（例えばテスト装置）から書き込まれる。記憶部１４０は例えば不揮発性メモリー（例えばＦＡＭＯＳ（Floating gate Avalanche injection MOS）型、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型等）である。
温度補償回路１５０は、温度センサー１６０からの温度検出信号ＶＴ（温度検出電圧）に基づいて、発振回路１１０の発振周波数の温度補償を実現するための制御電圧ＶＣＯＭＰ（温度補償用電圧）を生成して、その制御電圧ＶＣＯＭＰを発振回路１１０に出力する。例えば発振子ＸＴＡＬが有する発振周波数の温度特性をテスト装置で測定し、その温度特性をキャンセルする（温度特性による発振周波数の変動を抑制する）３次又は５次の多項式（近似式）を求める。そして、その多項式の係数を記憶部１４０に書き込んでおく。温度補償回路１５０が温度補償を行う際には、制御回路１３０が多項式の係数を記憶部１４０から読み出して温度補償回路１５０に出力し、その係数に基づいて温度補償回路１５０が、発振周波数の温度特性をキャンセルする（温度特性による発振周波数の変動を抑制する）制御電圧ＶＣＯＭＰを発生させる。また温度補償回路１５０は、端子ＶＣＮＴを介して外部から入力される発振周波数の制御電圧に基づいて制御電圧ＶＣＯＭＰを出力する。例えば、温度検出信号ＶＴに基づいて生成した温度補償用の制御電圧と、端子ＶＣＮＴを介して外部から入力される制御電圧とを加算処理して、その加算処理された電圧を制御電圧ＶＣＯＭＰとして出力する。端子ＶＣＮＴは、図５のパッド領域ＰＡＤ２に配置される第２のパッドに対応する。
温度センサー１６０は、回路装置１００（半導体チップ）の温度を検出するセンサーである。例えば、温度センサー１６０は、ダイオード（ＰＮ接合）等で構成できる。この場合、ダイオードの順方向電圧の温度依存性を用いて温度検出を行う。即ち、ダイオードの順方向電圧に基づいて温度検出信号ＶＴを出力する。なお、温度センサー１６０はこれに限定されず、サーミスター等の種々の温度センサーを採用できる。温度センサー１６０は、例えば図５の領域ＢＩＳに配置される。
電圧生成回路１７０は、回路装置１００の各部に供給するための電源や基準電圧、バイアス電圧、バイアス電流等を生成する回路である。具体的には、電圧生成回路１７０には、端子ＶＤＤを介して高電位側電源が入力され、端子ＶＳＳを介して低電位側電源（グランド）が入力される。端子ＶＤＤは、図５のパッド領域ＰＡＤ４に配置される第４のパッドに対応し、端子ＶＳＳは、図５のパッド領域ＰＡＤ１に配置される第１のパッドに対応する。例えば、電圧生成回路１７０は、温度依存性が非常に小さい電圧（生成される各電圧の基準となる電圧）を生成するバンドギャップリファレンス回路、電源や基準電圧、バイアス電圧を生成するレギュレーター、バイアス電流を生成する電流生成回路等を含むことができる。
４．発振回路
図７は、発振回路１１０の詳細な構成例である。発振回路１１０は、発振部１２（発振回路本体）、バッファー１４（プリバッファー、増幅部）を含む。なお、本実施形態は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
発振部１２は、トランジスターＴＰＡ１、ＴＰＡ２（Ｐ型トランジスター、第１導電型トランジスター）と抵抗素子ＲＡ２で構成されるカレントミラー回路（電流源）を含む。このカレントミラー回路は、抵抗素子ＲＡ２に流れる電流ＩＲＡをミラーして、バイアス電流ＩＢＡを出力する。
また発振部１２は、バイポーラートランジスターＴＲＡ、抵抗素子ＲＡ１、キャパシターＣＡ１〜ＣＡ３、バラクターＣＶＡ１、ＣＶＡ２（可変容量ダイオード、可変容量キャパシター）を含む。バイポーラートランジスターＴＲＡのコレクター端子は端子ＸＯ（パッド）を介して発振子ＸＴＡＬの一端に接続され、ベース端子は端子ＸＩ（パッド）を介して発振子ＸＴＡＬの他端に接続される。バイポーラートランジスターＴＲＡには、発振子ＸＴＡＬの発振により生じたベース−エミッター間電流が流れる。ベース−エミッター間電流が増加すると、コレクター−エミッター間電流が増加し、バイアス電流ＩＢＡのうち抵抗素子ＲＡ１に分岐するバイアス電流が減少するので、コレクター電圧ＶＣＡが低下する。一方、ベース−エミッター間電流が減少すると、コレクター−エミッター間電流が減少し、バイアス電流ＩＢＡのうち抵抗素子ＲＡ１に分岐するバイアス電流が増加するので、コレクター電圧ＶＣＡが上昇する。コレクター電圧ＶＣＡは発振子ＸＴＡＬにフィードバックされるので、発振子ＸＴＡＬが発振する。
発振子ＸＴＡＬの発振周波数は温度特性をもっており、その温度特性は、温度補償回路１５０が発生した制御電圧ＶＣＯＭＰにより補償される。即ち、制御電圧ＶＣＯＭＰはバラクターＣＶＡ１、ＣＶＡ２の一端に入力され、その制御電圧ＶＣＯＭＰによりバラクターＣＶＡ１、ＣＶＡ２の容量値が制御される。バラクターＣＶＡ１、ＣＶＡ２の他端はバイポーラートランジスターＴＲＡのベース端子、コレクター端子に接続されている。バラクターＣＶＡ１、ＣＶＡ２の容量値が変化すると発振ループの共振周波数が変化するので、発振子ＸＴＡＬの温度特性による発振周波数の変動が補償される。
なお、本実施形態の発振回路は図７の構成に限定されず、種々の発振回路を採用することが可能である。また、図７ではＣＶＡ１、ＣＶＡ２を可変容量キャパシターとする場合を例に説明したが、本実施形態はこれに限定されず、ＣＶＡ１、ＣＶＡ２の一方のみを、制御電圧ＶＣＯＭＰで制御される可変容量キャパシターとしてもよい。
バッファー１４は、キャパシターＣＡ４、抵抗素子ＲＡ３、インバーターＩＶＡ１、ＩＶＡ２を含む。インバーターＩＶＡ１にはキャパシターＣＡ４を介してコレクター電圧ＶＣＡ（発振信号）が入力される。抵抗素子ＲＡ３を介してインバーターＩＶＡ１の出力が入力に帰還されており、これによってインバーターＩＶＡ１の入力のバイアス点が制御されている。インバーターＩＶＡ２は、インバーターＩＶＡ１の出力をバッファリングし、そのバッファリングした信号を出力信号ＯＳＱとして出力する。
５．クロック信号出力回路
図８は、クロック信号出力回路１８０の詳細な構成例である。なお、本実施形態は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、以下ではクロック信号出力回路１８０がクリップドサイン波のクロック信号を出力する場合を例に説明するが、これに限定されない。例えば、クロック信号出力回路１８０は矩形波（例えばＣＭＯＳレベル）のクロック信号を出力する回路であってもよい。
図８のクロック信号出力回路１８０は、トランジスターＴＢ１、ＴＢ２、バイアス電圧設定回路ＢＡＳ１、ＢＡＳ２、キャパシターＣＢ１、ＣＢ２を含む。
トランジスターＴＢ１は、電源ＶＲＡのノード（高電位側電源ノード）と出力ノードＮＡＱとの間に設けられる。トランジスターＴＢ２は、出力ノードＮＡＱと電源ＶＳのノード（低電位側電源ノード）との間に設けられる。例えばトランジスターＴＢ１はＮ型トランジスター（第１導電型トランジスター）であり、トランジスターＴＢ２はＰ型トランジスターである。
バイアス電圧設定回路ＢＡＳ１は、トランジスターＴＢ１のゲートノードＮＧ１に対してバイアス電圧を設定する回路である。このバイアス電圧設定回路ＢＡＳ１は、例えば電源ＶＲＡのノードと電源ＶＳのノードの間に直列に設けられる抵抗素子ＲＢ１、ＲＢ２を含む。これによりＶＲＡ−ＶＳ間を抵抗素子ＲＢ１、ＲＢ２で抵抗分割した電圧が、バイアス電圧としてゲートノードＮＧ１に印加されるようになる。
バイアス電圧設定回路ＢＡＳ２は、トランジスターＴＢ２のゲートノードＮＧ２に対してバイアス電圧を設定する回路である。このバイアス電圧設定回路ＢＡＳ２は、例えばゲートノードＮＧ２と電源ＶＳのノードの間に設けられる抵抗素子ＲＢ４を含む。
キャパシターＣＢ１は、発振回路１１０のバッファー１４からの出力信号ＯＳＱが入力される入力ノードＮＡＩとゲートノードＮＧ１との間に設けられる。キャパシターＣＢ２は、入力ノードＮＡＩとゲートノードＮＧ２との間に設けられる。これらのキャパシターＣＢ１、ＣＢ２はＤＣカット用（ＡＣカップリング用）のキャパシターである。
なお端子ＣＬＫＯと外部ノードＮＣの間にはキャパシターＣＣ１が設けられる。ノードＮＣに接続される抵抗素子ＲＣ、キャパシターＣＣ２は外部負荷を表すものである。
ノードＮＡＩの電圧が変化すると、ノードＮＧ１の電圧は、バイアス電圧設定回路ＢＡＳ１によるバイアス電圧を基準として変化する。またノードＮＧ２の電圧は、バイアス電圧設定回路ＢＡＳ２によるバイアス電圧を基準として変化する。即ち、トランジスターＴＢ１、ＴＢ２のゲート電圧がバイアス電圧を基準として変化することによって、トランジスターＴＢ１、ＴＢ２の駆動能力（オン抵抗）が制御されている。これにより出力ノードＮＡＱには、クリップドサイン波の信号が出力されるようになる。クリップドサイン波の信号は、サイン波の上下が所定電圧レベル（例えば電源電圧レベル）にクリップされた信号である。
６．温度補償回路
図９は、温度補償回路１５０の詳細な構成例である。温度補償回路１５０は、基準温度調整回路１５、０次成分発生回路２２０、１次成分発生回路２３０、３次成分発生回路２４０、高次成分発生回路２５０、１次成分ゲイン調整回路２６０、３次成分ゲイン調整回路２７０、高次成分ゲイン調整回路２８０、加算回路２００を含む。なお、本実施形態は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
基準温度調整回路１５は、制御電圧ＶＣＯＭＰ（温度補償用電圧）の基準温度Ｔ０を調整する回路であり、例えば温度検出信号ＶＴ（温度検出電圧）の基準電圧を調整することで基準温度Ｔ０を調整する。制御電圧ＶＣＯＭＰの１次成分、３次成分、高次成分は、それぞれ基準温度Ｔ０を中心に対称であり、基準温度調整回路１５は、その対称の中心を調整する。
０次成分発生回路２２０は、発振子ＸＴＡＬ（水晶振動子）の発振周波数がもつ温度特性の０次成分を近似する０次成分電圧ＶＳ０（０次成分信号）を出力する。例えば抵抗分割回路など、ＤＣ電圧を出力する回路で構成される。
１次成分発生回路２３０は、水晶振動子の発振周波数がもつ温度特性の１次成分を近似する１次成分電流ＩＳ１（広義には１次成分信号）を出力する。即ち、Ｔを温度とすると、ＩＳ１は、（Ｔ−Ｔ０）に比例又は反比例する関数を近似する電流である。１次成分発生回路２３０は、例えば正転増幅アンプ等により構成できる。１次成分ゲイン調整回路２６０は、記憶部１４０に記憶されたゲイン値Ａ１に基づいて、１次成分電流ＩＳ１のゲイン調整を行い、１次成分電圧ＶＳ１＝Ａ１×ＩＳ１（広義には１次出力信号）を出力する。なお、１次成分発生回路２３０及び１次成分ゲイン調整回路２６０は、ゲイン調整可能な一体のアンプ回路（例えば正転増幅アンプ）として構成されてもよい。
３次成分発生回路２４０は、水晶振動子の発振周波数がもつ温度特性の３次成分を近似する３次成分電流ＩＳ３（広義には３次成分信号）を出力する。即ち、ＩＳ３は、（Ｔ−Ｔ０）３に比例又は反比例する関数を近似する電流である。３次成分ゲイン調整回路２７０は、記憶部１４０に記憶されたゲイン値Ａ３に基づいて、３次成分電流ＩＳ３のゲイン調整を行い、３次成分電圧ＶＳ３＝Ａ３×ＩＳ３（広義には３次出力信号）を出力する。
高次成分発生回路２５０は、水晶振動子の発振周波数がもつ温度特性の、４次以上の成分である高次成分を近似する高次成分電流ＩＳｈ（広義には高次成分信号）を出力する。即ち、ＩＳｈは高次関数ｇ（Ｔ−Ｔ０）を近似する電流である。例えば、ｇ（Ｔ−Ｔ０）は、（Ｔ−Ｔ０）４に比例又は反比例する関数、及び（Ｔ−Ｔ０）５に比例又は反比例する関数を合成した合成関数である。高次成分ゲイン調整回路２８０は、記憶部１４０に記憶されたゲイン値Ａｈに基づいて、高次成分電流ＩＳｈのゲイン調整を行い、高次成分電圧ＶＳｈ＝Ａｈ×ＩＳｈ（広義には高次出力信号）を出力する。
加算回路２００は、０次成分電圧ＶＳ０、１次成分電圧ＶＳ１、３次成分電圧ＶＳ３、高次成分電圧ＶＳｈ、端子ＶＣＮＴを介して外部から入力される制御電圧を加算し、制御電圧ＶＣＯＭＰを出力する。ＶＳ０＝Ａ０とすると、制御電圧ＶＣＯＭＰはＶＣＯＭＰ＝Ａｈ×ｇ（Ｔ−Ｔ０）＋Ａ３（Ｔ−Ｔ０）３＋Ａ１（Ｔ−Ｔ０）＋Ａ０を近似する電圧である。
なお、図９の構成例では、１次成分信号として電流ＩＳ１が出力され、３次成分信号として電流ＩＳ３が出力され、高次成分信号として電流ＩＳｈが出力される場合を例に説明したが、本実施形態はこれに限定されない。即ち、１次成分信号、３次成分信号、高次成分信号として電圧が出力されるように構成してもよい。
７．発振器、電子機器、移動体
図１０は、本実施形態の回路装置５００を含む発振器４００の構成例である。発振器４００は、回路装置５００と、発振子ＸＴＡＬ（振動子、振動片）と、を含む。回路装置５００は、上述した回路装置１００又は回路装置１２０に対応する。また発振器４００は、回路装置１００、発振子ＸＴＡＬが収容されるパッケージ４１０を含むことができる。なお発振器は図１０の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
パッケージ４１０は、例えばベース部４１２とリッド部４１４により構成される。ベース部４１２は、セラミック等の絶縁材料からなる例えば箱型等の部材であり、リッド部４１４は、ベース部４１２に接合される例えば平板状等の部材である。ベース部４１２の例えば底面には外部機器と接続するための外部接続端子（外部電極）が設けられている。ベース部４１２とリッド部４１４により形成される内部空間（キャビティー）に、回路装置５００、発振子ＸＴＡＬが収容される。そしてリッド部４１４により密閉することで、回路装置５００、発振子ＸＴＡＬがパッケージ４１０内に気密に封止される。
回路装置５００と発振子ＸＴＡＬは、パッケージ４１０内に実装される。そして発振子ＸＴＡＬの端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。
図１１は、本実施形態の回路装置５００を含む電子機器の構成例である。この電子機器は、回路装置５００、水晶振動子等の発振子ＸＴＡＬ、アンテナＡＮＴ、通信部５１０（通信装置）、処理部５２０（処理装置）を含む。また操作部５３０（操作装置）、表示部５４０（表示装置）、記憶部５５０（メモリー）を含むことができる。発振子ＸＴＡＬと回路装置５００により発振器４００が構成される。なお電子機器は図１１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図１１の電子機器としては、例えばＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。
通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。
図１２は、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置（発振器）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１２は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置と振動子を有する発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置や発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
１０…第１のパッド配置領域、１２…発振部、１４…バッファー、
１５…基準温度調整回路、２０…第２のパッド配置領域、３０…回路配置領域、
１００…回路装置、１１０…発振回路、１２０…回路装置、１３０…制御回路、
１４０…記憶部、１５０…温度補償回路、１６０…温度センサー、
１７０…電圧生成回路、１８０…クロック信号出力回路、２００…加算回路、
２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、
２２０…０次成分発生回路、２３０…１次成分発生回路、２４０…３次成分発生回路、
２５０…高次成分発生回路、２６０…１次成分ゲイン調整回路、
２７０…３次成分ゲイン調整回路、２８０…高次成分ゲイン調整回路、
４００…発振器、４１０…パッケージ、４１２…ベース部、４１４…リッド部、
５００…回路装置、５１０…通信部、５２０…処理部、５３０…操作部、
５４０…表示部、５５０…記憶部、
ＢＩＳ…領域、ＣＫＯＵＴ…領域、ＣＬＫＯ…端子（パッド）、
ＣＮ１…第１のコーナー、ＣＮ２…第２のコーナー、ＣＮ３…第３のコーナー、
ＣＮ３…第４のコーナー、Ｄ１…第１の方向、Ｄ２…第２の方向、
ＥＳＤ、ＥＳＤ１〜ＥＳＤ６…配置領域、ＨＮ１…第１の辺、ＨＮ２…第２の辺、
ＨＮ３…第３の辺、ＨＮ４…第４の辺、ＫＣ１〜ＫＣ４…回路配置領域のコーナー、
ＭＥＭ…領域、ＯＳＣ…領域、ＰＡＤ，ＰＡＤ１〜ＰＡＤ６…パッド領域、
ＰＣＡＰ…領域、ＳＰ…配置領域、ＴＣＭＰ…領域、ＶＣＮＴ…端子（パッド）、
ＶＤＤ…端子（パッド）、ＶＳＳ…端子（パッド）、ＸＩ…端子（パッド）、
ＸＯ…端子（パッド）、ＸＴＡＬ…発振子

Claims (15)

  1. 回路装置の第１の辺に沿った第１のパッド配置領域に配置される第１のパッド及び第２のパッドと、
    前記第１の辺に対向する前記回路装置の第２の辺に沿った第２のパッド配置領域に配置される第３のパッド及び第４のパッドと、
    前記第１のパッド配置領域と前記第２のパッド配置領域との間の回路配置領域に配置され、前記第１のパッドに接続される第１の静電保護回路と、
    前記回路配置領域に配置され、前記第２のパッドに接続される第２の静電保護回路と、
    前記回路配置領域に配置され、前記第３のパッドに接続される第３の静電保護回路と、
    前記回路配置領域に配置され、前記第４のパッドに接続される第４の静電保護回路と、
    を含み、
    前記回路装置の第３の辺は、前記第１の辺及び前記第２の辺に交差する辺であり、前記回路装置の第４の辺は、前記第３の辺に対向する辺である場合に、
    前記第１のパッドは、前記第１の辺と前記第３の辺とが交差する第１のコーナーの領域に配置され、
    前記第２のパッドは、前記第１の辺と前記第４の辺とが交差する第２のコーナーの領域に配置され、
    前記第３のパッドは、前記第２の辺と前記第３の辺とが交差する第３のコーナーの領域に配置され、
    前記第４のパッドは、前記第２の辺と前記第４の辺とが交差する第４のコーナーの領域に配置されることを特徴とする回路装置。
  2. 請求項１に記載の回路装置において、
    前記第１のパッドと前記第１の静電保護回路は、前記第１のパッド配置領域と前記回路配置領域との間の第１の境界を挟んで配置され、
    前記第２のパッドと前記第２の静電保護回路は、前記第１の境界を挟んで配置され、
    前記第３のパッドと前記第３の静電保護回路は、前記第２のパッド配置領域と前記回路配置領域との間の第２の境界を挟んで配置され、
    前記第４のパッドと前記第４の静電保護回路は、前記第２の境界を挟んで配置されることを特徴とする回路装置。
  3. 請求項１又は２に記載の回路装置において、
    発振子を発振させる発振回路と、
    前記発振回路の発振信号に基づくクロック信号を出力するクロック信号出力回路と、
    前記発振回路の発振周波数の温度補償を行う温度補償回路と、
    を含み、
    前記回路配置領域には、前記発振回路、前記クロック信号出力回路及び前記温度補償回路が配置されることを特徴とする回路装置。
  4. 請求項３に記載の回路装置において、
    前記第１のパッドは、低電位側電源が供給されるパッドであり、
    前記第２のパッドは、前記発振周波数の制御電圧が入力されるパッドであり、
    前記第３のパッドは、前記クロック信号が出力されるパッドであり、
    前記第４のパッドは、高電位側電源が供給されるパッドあることを特徴とする回路装置。
  5. 請求項４に記載の回路装置において、
    前記第１のパッド配置領域において、前記第１のパッドと前記第２のパッドとの間に配置される第５のパッドと、
    前記第２のパッド配置領域において、前記第３のパッドと前記第４のパッドとの間に配置される第６のパッドと、
    を含み、
    前記第５のパッドは、前記発振子の一端に接続されるパッドであり、
    前記第６のパッドは、前記発振子の他端に接続されるパッドであることを特徴とする回路装置。
  6. 請求項５に記載の回路装置において、
    前記第５のパッドに接続される第５の静電保護回路を含み、
    前記第５の静電保護回路は、前記第１のパッド配置領域に配置されることを特徴とする回路装置。
  7. 請求項５又は６に記載の回路装置において、
    前記発振周波数の温度補償用のパラメーター情報を記憶する不揮発性メモリーを含み、
    前記第１の辺から前記第２の辺へと向かう方向を第１の方向とした場合に、
    前記不揮発性メモリーは、前記第５のパッドの前記第１の方向に配置されることを特徴とする回路装置。
  8. 請求項３乃至７のいずれか一項に記載の回路装置において、
    前記発振回路は、前記第１の静電保護回路と前記第３の静電保護回路の間の領域に配置されることを特徴とする回路装置。
  9. 請求項１乃至８のいずれか一項に記載の回路装置において、
    前記第１のパッド配置領域及び前記第２のパッド配置領域の少なくとも一方には、高電位電源と低電位電源との間に設けられる電源間キャパシターが配置されることを特徴とする回路装置。
  10. 請求項１乃至９のいずれか一項に記載の回路装置において、
    前記第１〜第４の静電保護回路の各々は、パッドが配置可能なサイズの配置領域に配置されることを特徴とする回路装置。
  11. 請求項１０に記載の回路装置において、
    前記第１のパッドの面積は、前記第１の静電保護回路の前記配置領域の面積よりも大きく、
    前記第２のパッドの面積は、前記第２の静電保護回路の前記配置領域の面積よりも大きく、
    前記第３のパッドの面積は、前記第３の静電保護回路の前記配置領域の面積よりも大きく、
    前記第４のパッドの面積は、前記第４の静電保護回路の前記配置領域の面積よりも大きいことを特徴とする回路装置。
  12. 請求項１乃至１１のいずれか一項に記載の回路装置において、
    前記第１〜第４のパッドは、前記回路装置のコーナーの領域に配置され、
    前記第１〜第４の静電保護回路は、前記回路配置領域のコーナーの領域に配置されることを特徴とする回路装置。
  13. 請求項１乃至１２のいずれか一項に記載の回路装置と、
    発振子と、
    を含むことを特徴とする発振器。
  14. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
  15. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
JP2016201489A 2016-10-13 2016-10-13 回路装置、発振器、電子機器及び移動体 Active JP6790705B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016201489A JP6790705B2 (ja) 2016-10-13 2016-10-13 回路装置、発振器、電子機器及び移動体
US15/726,812 US10685928B2 (en) 2016-10-13 2017-10-06 Circuit device, oscillator, electronic apparatus, and moving object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016201489A JP6790705B2 (ja) 2016-10-13 2016-10-13 回路装置、発振器、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2018064193A JP2018064193A (ja) 2018-04-19
JP6790705B2 true JP6790705B2 (ja) 2020-11-25

Family

ID=61904686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016201489A Active JP6790705B2 (ja) 2016-10-13 2016-10-13 回路装置、発振器、電子機器及び移動体

Country Status (2)

Country Link
US (1) US10685928B2 (ja)
JP (1) JP6790705B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7371344B2 (ja) * 2019-04-01 2023-10-31 セイコーエプソン株式会社 集積回路装置、発振器、電子機器及び移動体
JP7388015B2 (ja) * 2019-07-02 2023-11-29 セイコーエプソン株式会社 集積回路装置、発振器、電子機器及び移動体
JP2021190732A (ja) * 2020-05-26 2021-12-13 セイコーエプソン株式会社 集積回路、発振器、電子機器および移動体
JP2022170966A (ja) * 2021-04-30 2022-11-11 セイコーエプソン株式会社 回路装置及び発振器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972494B2 (ja) * 1993-06-30 1999-11-08 日本電気株式会社 半導体装置
JP2636773B2 (ja) * 1995-01-25 1997-07-30 日本電気株式会社 半導体集積回路装置
US5721656A (en) * 1996-06-10 1998-02-24 Winbond Electronics Corporation Electrostatc discharge protection network
US6104588A (en) * 1998-07-31 2000-08-15 National Semiconductor Corporation Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7098748B2 (en) * 2001-09-21 2006-08-29 Schmidt Dominik J Integrated CMOS high precision piezo-electrically driven clock
JP2006054269A (ja) 2004-08-10 2006-02-23 Epson Toyocom Corp 圧電発振器用ｉｃとこれを用いた圧電発振器
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2007180085A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 集積回路装置
JP4353257B2 (ja) * 2007-02-20 2009-10-28 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5158620B2 (ja) * 2007-02-20 2013-03-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5097096B2 (ja) * 2007-12-28 2012-12-12 パナソニック株式会社 半導体集積回路
JP5360674B2 (ja) * 2008-06-24 2013-12-04 セイコーエプソン株式会社 集積回路装置及び電子機器
US9076807B2 (en) * 2012-09-11 2015-07-07 Analog Devices, Inc. Overvoltage protection for multi-chip module and system-in-package
JP6323643B2 (ja) 2013-11-07 2018-05-16 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器及び移動体
JP5604602B2 (ja) * 2014-01-07 2014-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6540943B2 (ja) 2015-01-22 2019-07-10 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体
JP6536780B2 (ja) 2015-01-22 2019-07-03 セイコーエプソン株式会社 半導体回路装置、発振器、電子機器および移動体

Also Published As

Publication number Publication date
US10685928B2 (en) 2020-06-16
JP2018064193A (ja) 2018-04-19
US20180108627A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6878849B2 (ja) 回路装置、発振器、電子機器及び移動体
JP6790705B2 (ja) 回路装置、発振器、電子機器及び移動体
JP6769283B2 (ja) 回路装置、発振器、電子機器及び移動体
US11671073B2 (en) Vibrator device
US20220166405A1 (en) Vibration Device
CN112187180B (zh) 集成电路装置、振荡器、电子设备以及移动体
US11502644B2 (en) Vibration device
JP2022032563A (ja) 振動デバイス
JP6870291B2 (ja) 発振回路、回路装置、発振器、電子機器及び移動体
JP2022032562A (ja) 振動デバイス
US11854957B2 (en) Integrated circuit device, device, and manufacturing method
US20220352872A1 (en) Integrated Circuit Apparatus And Oscillator
CN111726082B (zh) 电路装置、振荡器、电子设备以及移动体
US11722097B2 (en) Integrated circuit device and oscillator
CN111726083B (zh) 电路装置、振荡器、电子设备以及移动体
US20240014798A1 (en) Resonator device
US11563437B2 (en) Integrated circuit apparatus and oscillator
CN111800087B (zh) 集成电路装置、振荡器、电子设备以及移动体
JP2022084161A (ja) 振動デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6790705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150