JP2022084161A

JP2022084161A - 振動デバイス

Info

Publication number: JP2022084161A
Application number: JP2020195831A
Authority: JP
Inventors: 登井富; Noboru Itomi
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2020-11-26
Filing date: 2020-11-26
Publication date: 2022-06-07

Abstract

【課題】出力バッファー回路の発熱を原因とする発振特性の劣化を抑制できる振動デバイスの提供。【解決手段】振動デバイス１は、半導体基板２０と貫通電極４０、４１を含むベース２と、半導体基板２０の第１面２１側に導電性の接合部材を介して固定される振動素子５と、外部接続端子９２を含む。半導体基板２０の第２面２２には、貫通電極４０、４１を介して振動素子５に電気的に接続され振動素子５を発振させて発振信号を生成する発振回路１１と、発振信号に基づくクロック信号を出力する出力バッファー回路１２と、外部接続端子９２に電気的に接続されるコンタクトパッド３９が配置される。出力バッファー回路１２と貫通電極４０、４１との距離をＤｂｘとし出力バッファー回路１２とコンタクトパッド３９との距離をＤｂｃとしたとき、Ｄｂｃ＜Ｄｂｘとなる。【選択図】図９

Description

本発明は、振動デバイス等に関する。

従来より、振動素子を用いたデバイスとして発振器等の振動デバイスが知られている。例えば特許文献１には、集積回路の回路パターンが形成されたシリコン基板などの半導体基板上に、振動素子としての圧電振動片を実装し、当該半導体基板とリッドとで圧電振動片を封止した発振器が開示されている。この発振器では、振動素子と回路パターンとが、スルーホールである貫通孔の貫通電極を介して電気的に接続される。

特開２００４－２１４７８７号公報

特許文献１の発振器では、集積回路が形成される半導体基板に対して振動素子が直接実装されているので、集積回路の出力バッファー回路において発生した熱が振動素子に伝わりやすく、それによって発振特性が劣化するなどの問題が発生することが判明した。

本開示の一態様は、第１面と前記第１面と表裏関係にある第２面とを有する半導体基板と、前記第１面と前記第２面との間を貫通する貫通電極を含むベースと、前記第１面に対して、導電性の接合部材を介して固定される振動素子と、前記第２面側に絶縁層を介して設けられる第１外部接続端子と、を含み、前記第２面には、前記貫通電極を介して前記振動素子に電気的に接続され、前記振動素子を発振させて発振信号を生成する発振回路と、前記発振信号に基づくクロック信号を出力する出力バッファー回路と、前記第１外部接続端子に電気的に接続されている第１コンタクトパッドと、が配置され、前記出力バッファー回路と前記貫通電極との距離をＤｂｘとし、前記出力バッファー回路と前記第１コンタクトパッドとの距離をＤｂｃとしたとき、Ｄｂｃ＜Ｄｂｘである振動デバイスに関係する。

本実施形態の振動デバイスの構成例を示す断面図。本実施形態の振動デバイスの具体的な構成例を示す断面図。振動デバイスの振動素子の一例を示す平面図。集積回路の構成例を示す図。集積回路の詳細な構成例を示す図。発振回路の構成例を示す図。出力バッファー回路の構成例を示す図。振動デバイスの製造方法の一例を示す製造工程図。出力バッファー回路、コンタクトパッド、貫通電極の配置関係を示す平面図。外部接続端子の配置例を示す平面図。出力バッファー回路、コンタクトパッド、貫通電極の配置関係を示す平面図。出力バッファー回路、コンタクトパッド、貫通電極の配置関係を示す平面図。出力バッファー回路、コンタクトパッド、貫通電極の配置関係の他の例を示す平面図。貫通電極の他の例を示す断面図。出力バッファー回路の出力ドライバーの他の構成例を示す図。出力バッファー回路の出力ドライバーの他の構成例を示す図。外部接続端子の他の配置例を示す平面図。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。また以下の各図面において、説明の便宜上、一部の構成要素を省略することがある。また各図面において、分かり易くするために各構成要素の寸法比率は実際とは異なっている。

１．振動デバイス
図１は本実施形態の振動デバイス１の構成例を示す断面図である。図１に示すように本実施形態の振動デバイス１は、ベース２と振動素子５と外部接続端子９１、９２を含む。また振動デバイス１は、リッド７や再配置配線層８を含むことができる。ベース２は、半導体基板２０と貫通電極４０を含む。半導体基板２０は、第１面２１と、第１面２１と表裏関係にある第２面２２を有する。第１面２１は半導体基板２０の例えば上面であり、第２面２２は半導体基板２０の例えば下面である。貫通電極４０は、半導体基板２０の第１面２１と第２面２２を貫通する電極である。振動素子５は、半導体基板２０の第１面２１側に配置されている。例えば振動素子５は、半導体基板２０の第１面２１から所与の離間距離だけ離れた位置に配置されている。具体的には振動素子５は、半導体基板２０の第１面２１に対して、例えば導電性の接合部材６０を介して固定される。外部接続端子９１、９２は、半導体基板２０の第２面２２側に絶縁層８０等を介して設けられる。絶縁層８０は例えば再配置配線層８を構成する絶縁層である。

なお本実施形態で説明する各図には、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、及びＺ軸を図示している。Ｘ軸に沿った方向を「Ｘ軸方向」、Ｙ軸に沿った方向を「Ｙ軸方向」、Ｚ軸に沿った方向を「Ｚ軸方向」と言う。また各軸方向の矢印先端側を「プラス側」、基端側を「マイナス側」、Ｚ軸方向プラス側を「上」、Ｚ軸方向マイナス側を「下」とも言う。例えばＺ軸方向は鉛直方向に沿い、ＸＹ平面は水平面に沿っている。図１はＹ軸方向からの断面視での振動デバイス１の断面図である。また半導体基板２０の第１面２１及び第２面２２は、ＸＹ平面に沿った面であり、Ｚ軸に直交する面である。なお「直交」は、９０°で交わっているものの他、９０°から若干傾いた角度で交わっている場合も含むものとする。

振動デバイス１は例えば発振器である。具体的には振動デバイス１は、シンプルパッケージ水晶発振器（ＳＰＸＯ）、電圧制御水晶発振器（ＶＣＸＯ）、温度補償水晶発振器（ＴＣＸＯ）、恒温槽付き水晶発振器（ＯＣＸＯ）、ＳＡＷ（Surface Acoustic Wave）発振器、電圧制御型ＳＡＷ発振器、ＭＥＭＳ（Micro Electro Mechanical Systems）発振器等の発振器である。ＭＥＭＳ発振器は、シリコン基板等の基板に圧電膜及び電極を配置したＭＥＭＳの振動素子により実現できる。但し振動デバイス１は、加速度センサー、角速度センサーのような慣性センサーや、傾斜センサーのような力センサー等であってもよい。

ベース２は、半導体基板２０により構成される。半導体基板２０は、例えばシリコン基板である。但し半導体基板２０は、シリコン基板には限定されず、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ等の半導体基板であってもよい。

またベース２は、集積回路１０を含む。半導体回路である集積回路１０は、半導体基板２０の第２面２２に形成されている。集積回路１０は複数の回路素子により構成される。回路素子は、例えばトランジスターなどの能動素子や、或いはキャパシターや抵抗などの受動素子である。具体的には集積回路１０は、各回路ブロックが複数の回路素子を含む複数の回路ブロックにより構成される。また集積回路１０は、半導体基板２０に対して不純物をドーピングすることで形成される不純物領域である拡散領域と、金属層と絶縁層が積層された配線層とにより形成される。拡散領域により、集積回路１０の回路素子であるトランジスターのソース領域及びドレイン領域が形成され、配線領域により、回路素子間を接続する配線が形成される。

またベース２は貫通電極４０を含む。貫通電極４０は、半導体基板２０の第１面２１と第２面２２を貫通する導電性材料により構成される。例えば半導体基板２０に対して貫通孔を形成し、この貫通孔を導電性材料で埋めることにより貫通電極４０が形成される。導電性材料は、銅などの金属であってもよいし、導電性のポリシリコンなどであってもよい。導電性のポリシリコンとは、例えばリン（Ｐ）、ボロン（Ｂ）、砒素（Ａｓ）等の不純物をドープして導電性を付与したポリシリコンのことを言う。導電性材料としてポリシリコンを用いると、集積回路１０の形成工程において加わる熱に対して十分な耐性を有する貫通電極４０の実現が可能になる。

貫通電極４０の一端は、導電性の接合部材６０を介して振動素子５に電気的に接続される。図１では、導電性の接合部材６０は、一端が振動素子５に電気的に接続され、他端が貫通電極４０に電気的に接続されるバンプ６２などにより実現される。具体的にはバンプ６２の他端は、端子６４を介して貫通電極４０に接続される。バンプ６２は導電性のバンプであり、具体的には金属バンプである。なお導電性の接合部材６０を、導電性の接着材などにより実現してもよい。

貫通電極４０の他端は集積回路１０に電気的に接続される。具体的には貫通電極４０の他端は、集積回路１０に形成されるコンタクトパッド３６を介して集積回路１０の回路素子に接続される。このようにすることで、貫通電極４０を介して振動素子５と集積回路１０とを電気的に接続できるようになる。

リッド７は接合部材７１、７２を介してベース２に接合される。そしてベース２と、蓋体であるリッド７とにより、気密性を有する収容空間ＳＰが形成され、振動素子５は、この収容空間ＳＰ内に収容される。収容空間ＳＰは気密封止されており、収容空間ＳＰ内は、例えば減圧状態である。これにより、振動素子５を安定して駆動させることができる。なお、収容空間ＳＰ内の状態は減圧状態に限定されず、例えば収容空間ＳＰ内が不活性ガス雰囲気であってもよい。

再配置配線層８は、半導体基板２０の第２面２２側に設けられ、絶縁層８０と、再配置配線用の配線８２を含む。絶縁層８０は例えばポリイミド等の樹脂層により実現され、配線８２は例えば銅箔などの金属配線により実現される。絶縁層８０は、振動デバイス１の実装の際の半田付けに耐えられる耐熱性を有する必要があり、ポリイミドを用いることが好適である。また配線８２の材料は、銅以外にも銀などの金属材料を用いてもよい。また再配置配線層８での配線層や端子の厚みは例えば５０μｍ程度である。再配置配線層８を設けることで、集積回路１０に形成されるコンタクトパッド３８、３９と、外部接続端子９１、９２とを電気的に接続できるようになる。そして、振動デバイス１の外部接続端子９１、９２を、振動デバイス１が実装される回路基板等の端子や配線に接続する実装を行うことで、振動デバイス１を電子機器に組み込むことが可能になる。またこのような再配置配線層８を設けることで、集積回路１０の部分の機械的な保護や、振動デバイス１の実装の際の半田付け工程における熱から集積回路１０等を熱的に保護することが可能になる。

図２は振動デバイス１の具体的な構成例を示す断面図であり、図３は、振動デバイス１の振動素子５の一例を示す平面図である。まず図３を用いて振動素子５の詳細について説明する。

振動素子５は、電気的な信号により機械的な振動を発生する素子である。例えば図３に示すように、振動素子５は、振動基板５０と、振動基板５０の表面に配置された電極と、を有する。振動基板５０は、厚みすべり振動モードを有し、本実施形態ではＡＴカット水晶基板から形成されている。ＡＴカット水晶基板は、三次の周波数温度特性を有しているため、優れた温度特性を有する振動素子５となる。また電極は、振動基板５０の上面に配置された励振電極５２と、励振電極５２と対向して下面に配置された励振電極５３と、を有する。上面はＺ軸方向プラス側の面であり、下面はＺ軸方向マイナス側の面である。また励振電極５２、５３の一方が第１励振電極であり、励振電極５２、５３の他方が第２励振電極である。また電極は、振動基板５０の下面に配置された一対の端子５６、５７と、端子５６と励振電極５２とを電気的に接続する配線５４と、端子５７と励振電極５３とを電気的に接続する配線５５と、を有する。

なお、振動素子５の構成は、上述の構成に限定されない。例えば、振動素子５は、励振電極５２、５３に挟まれた振動領域がその周囲から突出したメサ型となっていてもよいし、逆に、振動領域がその周囲から凹没した逆メサ型となっていてもよい。また、振動基板５０の周囲を研削するベベル加工や、上面および下面を凸曲面とするコンベックス加工が施されていてもよい。また振動素子５は、厚みすべり振動モードで振動するものに限定されない。例えば振動素子５は、複数の振動腕が面内方向に屈曲振動する音叉型振動素子、複数の振動腕が面外方向に屈曲振動する音叉型振動素子、駆動振動する駆動腕及び検出振動する検出腕を備えて角速度を検出するジャイロセンサー素子、又は加速度を検出する検出部を備えた加速度センサー素子であってもよい。また振動基板５０は、ＡＴカット水晶基板から形成されたものに限定されず、ＡＴカット水晶基板以外の水晶基板、例えば、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板等から形成されていてもよい。また、本実施形態では、振動基板５０が水晶で構成されているが、これに限定されず、例えば、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ニオブ酸カリウム、リン酸ガリウム等の圧電単結晶体により構成されていてもよいし、これら以外の圧電単結晶体で構成されていてもよい。また振動素子５は、圧電駆動型の振動素子に限らず、静電気力を用いた静電駆動型の振動素子であってもよい。

そして図２、図３に示すように、振動素子５は、導電性の接合部材６０、６１を介して、半導体基板２０の上面である第１面２１に固定される。なお図２では図示していないが、図３に示すように例えばＹ軸方向に沿って２つの接合部材６０、６１が設けられている。また後述の図９に示すように、半導体基板２０には例えばＹ軸方向に沿って２つの貫通電極４０、４１が設けられており、これらの貫通電極４０、４１は、導電性の接合部材６０、６１を介して振動素子５に電気的に接続されている。貫通電極４０、４１の一方が第１貫通電極であり、貫通電極４０、４１の他方が第２貫通電極である。具体的には、貫通電極４０の一端は、接合部材６０と、振動素子５の端子５６及び配線５４を介して、振動素子５の励振電極５２に電気的に接続されている。また貫通電極４１の一端は、接合部材６１、振動素子５の端子５７及び配線５５を介して、振動素子５の励振電極５３に電気的に接続されている。そして貫通電極４０、４１の他端は集積回路１０に電気的に接続されている。これにより振動素子５と集積回路１０は貫通電極４０、４１を介して電気的に接続されるようになる。具体的には、貫通電極４０、４１の他端は図２、図９に示すコンタクトパッド３６、３７を介して、集積回路１０の発振回路１１に電気的に接続されている。これにより振動素子５と発振回路１１は貫通電極４０、４１を介して電気的に接続されるようになる。

接合部材６０、６１は、導電性と接合性とを兼ね備えていれば、特に限定されず、例えば、金バンプ、銀バンプ、銅バンプ、はんだバンプ、樹脂コアバンプ等の各種の導電性のバンプ６２により実現できる。或いは、接合部材６０、６１として、ポリイミド系、エポキシ系、シリコーン系、アクリル系の各種接着剤に銀フィラー等の導電性フィラーを分散させた導電性接着剤等を用いてもよい。接合部材６０、６１として導電性のバンプ６２を用いれば、接合部材６０、６１からのガスの発生を抑制でき、収容空間ＳＰの環境変化、特に圧力の上昇を効果的に抑制することができる。一方、接合部材６０、６１として導電性接着剤を用いれば、接合部材６０、６１が導電性のバンプ６２である場合に比べて柔らかくなり、振動素子５に応力が伝わりにくくなるという利点がある。

また半導体基板２０は、貫通孔が形成された後に熱酸化されることで、半導体基板２０の第１面２１や貫通孔の内面に、例えば酸化シリコン（ＳｉＯ_２）からなる絶縁膜である絶縁層４４が形成される。熱酸化により絶縁層４４を形成することにより、半導体基板２０の表面に緻密で均質な絶縁層４４を形成することができる。また絶縁層４４と半導体基板２０との線膨張係数差を小さくすることもできる。そのため、熱応力が生じにくくなり、優れた発振特性を有する振動デバイス１を実現できる。絶縁層４４の構成材料は、特に限定されず、例えば窒化シリコン（ＳｉＮ）により構成されていてもよいし、樹脂で構成されていてもよい。また、絶縁層４４の形成方法としては、熱酸化に限定されず、例えばＣＶＤ（Chemical Vapor Deposition）によって形成してもよい。

そして貫通孔の絶縁層４４の内側に、銅又は導電性ポリシリコン等の導電性材料を充填することにより、貫通電極４０、４１が形成される。即ち貫通孔内を導電性材料で埋めることで貫通電極４０、４１を形成する。そして貫通電極４０、４１の一端は振動素子５に電気的に接続される。具体的には貫通電極４０、４１の一端は振動素子５の励振電極５２、５３に電気的に接続される。一方、貫通電極４０、４１の他端は集積回路１０に電気的に接続される。具体的には貫通電極４０、４１の他端はコンタクトパッド３６、３７を介して集積回路１０の発振回路１１に電気的に接続される。

図２に示すように集積回路１０は、例えばＮ型のトランジスター２３やＰ型のトランジスター２４により構成される。これらのトランジスター２３、２４は、半導体基板２０に形成された拡散領域であるソース領域及びドレイン領域と、ゲート電極と、ゲート酸化膜とにより構成される。またトランジスター２３、２４は、ＬＯＣＯＳ（LOCal Oxidation of Silicon）と呼ばれる素子分離膜２５により素子分離される。また集積回路１０は、トランジスター２３、２４等の複数の回路素子間の接続配線を実現する配線層３０を含む。例えば図２の配線層３０は、金属層３１、３２、絶縁層３３、３４、３５を含む。金属層３１、３２は、各々、第１金属層、第２金属層であり、絶縁層３３、３４、３５は、各々、第１絶縁層、第２絶縁層、第３絶縁層である。金属層３１は、絶縁層３３と絶縁層３４の間に形成され、金属層３２は、絶縁層３４と絶縁層３５の間に形成される。これらの金属層３１、３２は例えばアルミニウムなどの金属により実現される。また最上層の絶縁層３５によりパシベーション膜が形成される。また金属層３１と金属層３２は、ビアコンタクトと呼ばれるコンタクトにより電気的に接続され、金属層３１とトランジスター２３、２４のソース領域やドレイン領域はコンタクトにより電気的に接続される。そして図２に示すように、貫通電極４０、４１の他端に電気的に接続されるコンタクトパッド３６は、下層の金属層３１により形成される。また外部接続端子９１、９２に電気的に接続されるコンタクトパッド３８、３９は、上層の金属層３２により形成される。なお、配線層３０では、集積回路１０においてトランジスター２３、２４に近い側の層を下層とし、遠い側の層を上層としている。また図２では、配線層３０が２層の金属層３１、３２を有する場合について示しているが、本実施形態はこれに限定されず、配線層３０は３層以上の金属層を有してもよい。この場合には、複数の金属層のうちの最下層の金属層によりコンタクトパッド３６、３７が形成され、最上層の金属層によりコンタクトパッド３８、３９が形成される。また最上層の絶縁層によりパシベーション膜が形成される。

また再配置配線層８は、ポリイミド等の樹脂層により実現される絶縁層８０と、銅箔等により実現される配線８２を含む。そしてコンタクトパッド３８は外部接続端子９１に電気的に接続され、コンタクトパッド３９は配線８２を介して外部接続端子９２に電気的に接続されている。

また図２では外部接続端子９１、９２の各々は、第１金属層１０１と第２金属層１０２を有する２層構造になっている。ポリイミドの絶縁層８０側の第１金属層１０１としては、例えばポリイミドとの密着性を高めるためにチタンタングステン層が用いられる。第２金属層１０２としては、例えば外部の端子や配線との半田付け等が容易な銅又は金等の金属層が用いられる。

図４に集積回路１０の構成例を示す。集積回路１０は発振回路１１と出力バッファー回路１２を含む。また集積回路１０はロジック回路１３、電源回路１４を含むことができる。

発振回路１１は振動素子５を発振させる回路である。例えば発振回路１１は、端子ＴＸＡ、ＴＸＢに電気的に接続され、発振信号ＯＳＣを生成する。具体的には発振回路１１は、配線ＬＡ、ＬＢ、端子ＴＸＡ、ＴＸＢを介して振動素子５に電気的に接続され、振動素子５を発振させることで発振信号ＯＳＣを生成する。端子ＴＸＡ、ＴＸＢの一方が第１端子であり、端子ＴＸＡ、ＴＸＢの他方が第２端子である。例えば発振回路１１は、端子ＴＸＡと端子ＴＸＢとの間に設けられた発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路１１のコア回路であり、駆動回路が、振動素子５を電圧駆動又は電流駆動することで、振動素子５を発振させる。発振回路１１としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路１１には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばバラクターなどの可変容量素子により実現できる。或いは可変容量回路を、キャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現してもよい。例えば可変容量回路を、容量値がバイナリーに重み付けされた複数のキャパシターを有するキャパシターアレイと、各スイッチが、キャパシターアレイの各キャパシターと端子ＴＸＡ又はＴＸＢとの間の接続のオン、オフを行う複数のスイッチを有するスイッチアレイとにより構成してもよい。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は能動素子等を介した接続であってもよい。

出力バッファー回路１２は、発振信号ＯＳＣに基づくクロック信号ＣＫを出力する。例えば出力バッファー回路１２は、発振信号ＯＳＣをバッファリングして、クロック信号ＣＫとして端子ＴＣＫに出力する。そして、このクロック信号ＣＫが振動デバイス１の外部接続端子９１を介して外部に出力される。例えば出力バッファー回路１２は、シングルエンドのＣＭＯＳの信号形式でクロック信号ＣＫを出力する。例えば端子ＴＯＥからの出力イネーブル信号ＯＥがアクティブである場合には、ロジック回路１３からのイネーブル信号がアクティブになって、出力バッファー回路１２は、発振信号ＯＳＣをバッファリングしたクロック信号ＣＫを出力する。一方、出力イネーブル信号ＯＥが非アクティブである場合には、出力バッファー回路１２は、クロック信号ＣＫを例えばローレベルなどの固定電圧レベルに設定する。これにより端子ＴＣＫの電圧レベルが固定電圧レベルに設定される。なお信号がアクティブとは、例えば正論理の場合にはハイレベルであり、負論理の場合にはローレベルである。また信号が非アクティブとは、例えば正論理の場合にはローレベルであり、負論理の場合にはハイレベルである。なお出力バッファー回路１２が、ＣＭＯＳ以外の信号形式でクロック信号ＣＫを出力するようにしてもよい。

ロジック回路１３は制御回路であり、種々の制御処理を行う。例えばロジック回路１３は、集積回路１０の全体の制御を行ったり、集積回路１０の動作シーケンスの制御を行う。またロジック回路１３は、発振回路１１の制御のための各種の処理を行ったり、電源回路１４の制御を行ってもよい。ロジック回路１３は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

電源回路１４は、端子ＴＶＤＤから電源電圧ＶＤＤが供給され、端子ＴＧＮＤからグランド電圧であるＧＮＤが供給される。そして電源回路１４は、集積回路１０の各内部回路用の電源電圧を各内部回路に供給する。電源回路１４は、集積回路１０において用いられる基準電圧や基準電流などの生成を行ってもよい。例えば電源回路１４はレギュレーターを有し、レギュレーターにより生成されたレギュレート電圧を、発振回路１１や出力バッファー回路１２やロジック回路１３に供給する。この場合に電源回路１４は、発振回路１１に供給されるレギュレート電圧を生成するレギュレーターと、出力バッファー回路１２やロジック回路１３に供給されるレギュレート電圧を生成するレギュレーターを有していてもよい。

図５に集積回路１０の詳細な構成例を示す。図５では温度補償回路１５、温度センサー回路１６、メモリー１７が更に設けられている。

温度補償回路１５は、発振回路１１の発振信号ＯＳＣの温度補償を行う。発振信号ＯＳＣの温度補償は発振回路１１の発振周波数の温度補償である。そして出力バッファー回路１２は、温度補償された発振信号ＯＳＣに基づくクロック信号ＣＫを出力する。具体的には温度補償回路１５は、温度センサー回路１６からの温度検出情報に基づいて温度補償を行う。例えば温度補償回路１５は、温度センサー回路１６からの温度検出電圧に基づいて温度補償電圧を生成し、生成された温度補償電圧を発振回路１１に出力することで、発振回路１１の発振信号ＯＳＣの温度補償を行う。例えば温度補償回路１５は、発振回路１１が有する可変容量回路に対して、当該可変容量回路の容量制御電圧となる温度補償電圧を出力することで、温度補償を行う。この場合には発振回路１１の可変容量回路は、バラクター等の可変容量素子により実現される。温度補償は、温度変動による発振周波数の変動を抑制して補償する処理である。例えば温度補償回路１５は、多項式近似によるアナログ方式の温度補償を行う。例えば振動素子５の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、温度補償回路１５は、当該多項式の係数情報に基づいてアナログ方式の温度補償を行う。アナログ方式の温度補償は、例えばアナログ信号である電流信号や電圧信号の加算処理等により実現される温度補償である。具体的にはメモリー１７には、温度補償用の多項式の係数情報が記憶されており、ロジック回路１３が、この係数情報をメモリー１７から読み出して、例えば温度補償回路１５のレジスターに設定する。そして温度補償回路１５は、レジスターに設定された係数情報に基づいてアナログ方式の温度補償を行う。

なお温度補償回路１５がデジタル方式の温度補償を行うようにしてもよい。この場合には温度補償回路１５は例えばロジック回路により実現される。具体的には温度補償回路１５は、温度センサー回路１６の温度検出情報である温度検出データに基づいてデジタルの温度補償処理を行う。例えば温度補償回路１５は、温度検出データに基づいて周波数調整データを求める。そして、求められた周波数調整データに基づいて、発振回路１１の可変容量回路の容量値が調整されることで、発振回路１１の発振周波数の温度補償処理が実現される。この場合には発振回路１１の可変容量回路は、バイナリーに重み付けされた複数のキャパシターを有するキャパシターアレイと、スイッチアレイとにより実現される。またメモリー１７は、温度検出データと周波数調整データの対応を表すルックアップテーブルを記憶しており、温度補償回路１５は、ロジック回路１３によりメモリー１７から読み出されたルックアップテーブルを用いて、温度データから周波数調整データを求める温度補償処理を行う。

温度センサー回路１６は、温度を検出するセンサー回路である。具体的には温度センサー回路１６は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。例えば温度センサー回路１６は、温度依存性を有する回路素子を利用して温度検出電圧を生成する。具体的には温度センサー回路１６は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧値が変化する温度検出電圧を出力する。ＰＮ接合の順方向電圧としては、例えばバイポーラートランジスターのベース・エミッター間電圧などを用いることができる。

なおデジタル方式の温度補償処理を行う場合には、温度センサー回路１６は、環境温度などの温度を測定し、その結果を温度検出データとして出力する。温度検出データは、温度に対して例えば単調増加又は単調減少するデータである。この場合の温度センサー回路１６としては、リングオシレーターの発振周波数が温度依存性を有することを利用した温度センサー回路を用いることができる。具体的には温度センサー回路１６は、リングオシレーターとカウンター回路を含む。カウンター回路は、発振回路１１からの発振信号ＯＳＣに基づくクロック信号により規定されるカウント期間において、リングオシレーターの発振信号である出力パルス信号をカウントし、そのカウント値を温度検出データとして出力する。

メモリー１７は集積回路１０で用いられる各種の情報を記憶する。メモリー１７は例えば不揮発性メモリーなどにより実現できる。不揮発性メモリーはＦＡＭＯＳ（Floating gate Avalanche injection MOS）メモリー又はＭＯＮＯＳ（Metal-Oxide- Nitride-Oxide-Silicon）メモリー等のＥＥＰＲＯＭであるが、これに限らず、ＯＴＰ（One Time Programmable）メモリー又はヒューズ型ＲＯＭ等であってもよい。或いはメモリー１７はＲＡＭ等の揮発性のメモリーにより実現してもよい。

そして図４、図５の端子ＴＸＡ、ＴＸＢは、図２、図９のコンタクトパッド３６、３７により実現される。即ち発振回路１１は、コンタクトパッド３６、３７により実現される端子ＴＸＡ、ＴＸＢを介して振動素子５に電気的に接続される。また端子ＴＣＫはコンタクトパッド３８により実現される。即ち出力バッファー回路１２からのクロック信号ＣＫは、コンタクトパッド３８により実現される端子ＴＣＫを介して外部接続端子９１から外部に出力される。また端子ＴＶＤＤ、ＴＧＮＤは、図２、図９のコンタクトパッド３９、６８により実現される。即ち、電源電圧ＶＤＤやＧＮＤは、コンタクトパッド３９、６８により実現される端子ＴＶＤＤ、ＴＧＮＤを介して集積回路１０に供給される。具体的にはＶＤＤ、ＧＮＤは電源回路１４に供給される。また端子ＴＯＥはコンタクトパッド６９により実現される。即ち出力イネーブル信号ＯＥは、コンタクトパッド６９により実現される端子ＴＯＥを介して集積回路１０に入力される。例えばロジック回路１３に入力される。

図６に発振回路１１の構成例を示す。図６に示すように、発振回路１１は、インバーター回路ＤＶ１、ＤＶ２と可変容量回路ＣＶ１、ＣＶ２を含む。インバーター回路ＤＶ１は振動素子５の駆動回路であり、入力ノードが振動素子５の一端に接続され、出力ノードが振動素子５の他端に接続される。インバーター回路ＤＶ２は、インバーター回路ＤＶ１の出力信号をバッファリングして、発振信号ＯＳＣとして出力する。インバーター回路ＤＶ１、ＤＶ２は、レギュレート電源電圧ＶＲＥＧ１とＧＮＤが供給されて動作する。レギュレート電源電圧ＶＲＥＧ１は電源回路１４が有するレギュレーターにより生成される。

可変容量回路ＣＶ１は、一端が振動素子５の一端に接続され、他端がＧＮＤノードに接続される。可変容量回路ＣＶ２は、一端が振動素子５の他端に接続され、他端がＧＮＤに接続される。これらの可変容量回路ＣＶ１、ＣＶ２は、前述したように、温度補償電圧である容量制御電圧により容量が制御されるバラクター等の可変容量素子により実現してもよいし、キャパシターアレイとスイッチアレイとを有し、容量値が周波数制御データにより制御される回路により実現してもよい。

図７に出力バッファー回路１２の構成例を示す。図７に示すように出力バッファー回路１２は、ＮＡＮＤ回路ＮＡとインバーター回路ＩＶ１、ＩＶ２、ＩＶ３を含む。このように出力バッファー回路１２は例えば複数の信号反転回路等のバッファー回路により構成される。そしてＮＡＮＤ回路ＮＡの第１入力ノードに発振回路１１からの発振クロック信号である発振信号ＯＳＣが入力され、第２入力ノードにロジック回路１３からのイネーブル信号ＥＮが入力される。例えば端子ＴＯＥから入力される出力イネーブル信号ＯＥがアクティブなレベルであるハイレベルになると、イネーブル信号ＥＮがハイレベルになって、発振信号ＯＳＣがＮＡＮＤ回路ＮＡとインバーター回路ＩＶ１、ＩＶ２、ＩＶ３によりバッファリングされて、クロック信号ＣＫとして出力される。一方、端子ＴＯＥから入力される出力イネーブル信号ＯＥが非アクティブなレベルであるローレベルになると、イネーブル信号ＥＮがローレベルになり、出力バッファー回路１２の出力がローレベルに固定される。

次に本実施形態の振動デバイス１の製造方法について説明する。図８は振動デバイス１の製造方法の一例を示す製造工程図である。

集積回路形成工程（Ｓ１１）では、半導体基板２０を準備し、図１、図２に示すように半導体基板２０の下面である第２面２２に集積回路１０を形成する。再配置配線層形成工程（Ｓ１２）では、例えば絶縁層８０、配線８２、外部接続端子９１、９２等を有する再配置配線層８を形成し、集積回路１０のコンタクトパッド３８、３９等と外部接続端子９１、９２等とを電気的に接続する。ベース薄肉化工程（Ｓ１３）では、半導体基板２０の振動素子５の搭載面側である第１面２１を研磨して、ベース２を薄肉化する。即ちベース２の薄板化を行う。

孔形成工程（Ｓ１４）では貫通孔を形成する。具体的には半導体基板２０にドライエッチングで孔を形成し、更に図２の配線層３０の第１金属層である金属層３１までウェットエッチングで孔を形成する。絶縁層形成工程（Ｓ１５）では、半導体基板２０を熱酸化し、半導体基板２０の表面、特に貫通孔の内面に酸化シリコン（ＳｉＯ_２）又は樹脂層による絶縁膜である絶縁層４４を形成する。貫通電極形成工程（Ｓ１６）では、貫通孔内を銅等の導電性材料で埋めて、貫通電極４０、４１を形成する。振動素子配置工程（Ｓ１７）では、振動素子５を準備し、この振動素子５を接合部材６０、６１を介して半導体基板２０の第１面２１に接合する。リッド接合工程（Ｓ１８）では、リッド７を準備して、減圧環境下において、接合部材７１、７２を介してベース２にリッド７を接合する。個片化工程（Ｓ１９）では、ダイシングソー等によって振動デバイス１の個片化を行う。以上により振動デバイス１が得られる。

以上のように本実施形態では、各々が振動素子５と集積回路１０を有する複数のベース２が形成された第１半導体ウェハーと、複数のリッド７が形成された第２半導体ウェハーとを貼りつけることで、複数のベース２と複数のリッド７を接合する。そして、その後に振動デバイス１の個片化を行うことで、多数の振動デバイス１を製造する。例えば縦、横が１ｍｍ～数ｍｍ程度、厚さが１ｍｍ未満の小型の振動デバイス１を製造する。このようにすれば、ウェハレベルパッケージ（ＷＬＰ）の振動デバイス１の実現が可能になり、高スループット、且つ、低コストでの振動デバイス１の製造が可能になる。即ち振動素子５及び集積回路１０を有する振動デバイス１を、ウェハーレベルのバッチ処理で一括製造することが可能になる。

２．出力バッファー回路、コンタクトパッド、貫通電極の配置関係
図９は本実施形態の振動デバイス１での出力バッファー回路１２、コンタクトパッド３８、３９、貫通電極４０、４１の配置関係を示す平面図である。また図９では、集積回路１０の各回路の配置位置と、貫通電極４０、４１、コンタクトパッド３６、３７、６８、６９、外部接続端子９１、９２、９３、９４の配置位置の関係も示されている。図９は、Ｚ軸方向マイナス側からベース２を見た平面視での平面図であり、集積回路１０が形成されるベース２に対してＺ軸方向プラス側に位置する貫通電極４０、４１の外形や、ベース２に対してＺ軸方向マイナス側に位置する外部接続端子９１、９２、９３、９４の外形は、点線で示されている。図１０は、振動デバイス１の底面での外部接続端子９１、９２、９３、９４の配置位置を示すものであり、Ｚ軸方向マイナス側から振動デバイス１の底面を見た平面視での平面図である。なお図９、図１０では外部接続端子９１、９２、９３、９４が矩形形状になっているが、これらの端子は厳密な矩形形状ではなくてもよく、例えばコーナー部が面取りされているような形状であってもよいし、矩形形状以外の形状であってもよい。また図９では、集積回路１０が温度補償回路１５、温度センサー回路１６等を有する場合のレイアウト配置を示しているが、図４で説明したように、集積回路１０は、温度補償回路１５、温度センサー回路１６等を有しない構成であってもよい。この場合には図９において、温度補償回路１５、温度センサー回路１６等の配置を無くし、その空き領域を詰めるレイアウト配置にすればよい。

本実施形態の振動デバイス１は、上述のように、半導体基板２０と、半導体基板２０の第１面２１と第２面２２との間を貫通する貫通電極４０、４１とを含むベース２と、半導体基板２０の第１面２１に対して、導電性の接合部材６０、６１を介して固定される振動素子５と、半導体基板２０の第２面２２側に絶縁層８０を介して設けられる外部接続端子９１、９２、９３、９４を含む。例えば振動デバイス１は、第１外部接続端子である外部接続端子９１又は外部接続端子９２を含む。そして半導体基板２０の第２面２２には、図９に示すように、発振回路１１と出力バッファー回路１２とコンタクトパッド３８、３９、６８、６９が配置されている。発振回路１１は、貫通電極４０、４１を介して振動素子５に電気的に接続され、振動素子５を発振させて発振信号ＯＳＣを生成する。出力バッファー回路１２は、発振信号ＯＳＣに基づくクロック信号ＣＫを出力する。例えば発振信号ＯＳＣが出力バッファー回路１２によりバッファリングされて、クロック信号ＣＫとして出力される。そして出力バッファー回路１２からのクロック信号ＣＫが、コンタクトパッド３８を介して外部接続端子９１から振動デバイス１の外部に出力される。この出力バッファー回路１２は、振動デバイス１の外部負荷を駆動する回路であるため、外部負荷の駆動時に例えば１０ｍＡ以上の電流が流れる場合があり、発熱量が非常に大きい。

そして半導体基板２０の第２面２２には、外部接続端子９１、９２、９３、９４に電気的に接続されているコンタクトパッド３８、３９、６８、６９が配置されている。ここで外部接続端子９１、コンタクトパッド３８は、クロック信号ＣＫの出力用の端子、パッドである。外部接続端子９２、コンタクトパッド３９は、集積回路１０へのＶＤＤの供給用の端子、パッドである。外部接続端子９３、コンタクトパッド６８は、集積回路１０へのＧＮＤの供給用の端子、パッドである。外部接続端子９４、コンタクトパッド６９は、出力イネーブル信号ＯＥの入力用の端子、パッドである。具体的には半導体基板２０の第２面２２には、第１コンタクトパッドであるコンタクトパッド３９又はコンタクトパッド３８が配置されている。第１コンタクトパッドであるコンタクトパッド３９又はコンタクトパッド３８は、第１外部接続端子である外部接続端子９２又は外部接続端子９１に電気的に接続されている。図１、図２に示すように、第１コンタクトパッドと第１外部接続端子の間には絶縁層８０が介在しており、第１コンタクトパッドと第１外部接続端子は例えば再配置配線層８を介して電気的に接続されている。

例えば図９には、第１コンタクトパッド、第１外部接続端子が、各々、ＶＤＤ用のコンタクトパッド３９、外部接続端子９２である場合の配置関係が示されている。図９において、出力バッファー回路１２と貫通電極４０、４１との距離をＤｂｘとする。ここでは出力バッファー回路１２の領域内の任意の点と貫通電極４０、４１の領域内の任意の点を結ぶ線の距離のうちの最短距離を、距離Ｄｂｘとしている。例えば出力バッファー回路１２と貫通電極４０との距離はＤｂｘ＝Ｄｂｘ１であり、出力バッファー回路１２と貫通電極４１との距離はＤｂｘ＝Ｄｂｘ２である。また出力バッファー回路１２と第１コンタクトパッドであるコンタクトパッド３９との距離をＤｂｃとする。ここでは出力バッファー回路１２の領域内の任意の点とコンタクトパッド３９の領域内の任意の点を結ぶ線の距離のうちの最短距離を、距離Ｄｂｃとしている。この場合に図９に示すように本実施形態では、Ｄｂｃ＜Ｄｂｘの関係が成り立つ。例えばＤｂｃ＜Ｄｂｘ１、Ｄｂｃ＜Ｄｂｘ２の関係が成り立っている。即ち、半導体基板２０の第１面２１に直交する方向での平面視において、貫通電極４０、４１よりも、コンタクトパッド３９の方が出力バッファー回路１２の近くに配置されている。即ち、発振回路１１、出力バッファー回路１２、コンタクトパッド３９が形成されている半導体基板２０に、振動素子５を接続固定した上で、半導体基板２０の回路レイアウトにおいて、貫通電極４０、４１よりもコンタクトパッド３９の方を出力バッファー回路１２の近くに配置する。例えば平面視において、出力バッファー回路１２に隣り合うようにコンタクトパッド３９が配置される。例えば、その間に他の回路ブロックが介在しないように出力バッファー回路１２とコンタクトパッド３９が平面視において隣り合うように配置される。

即ち本実施形態のようなＷＬＰの振動デバイス１では、半導体基板２０に振動素子５が接合部材６０、６１を介して直接的に固定されるため、出力バッファー回路１２での発熱が振動素子５に伝わりやすい。そして出力バッファー回路１２は、振動デバイス１の外部負荷を駆動する回路であるため、外部負荷の駆動時に大きな電流が流れ、発熱量が非常に大きい。従って、このような発熱量が大きな出力バッファー回路１２での発熱が、振動素子５の発振特性に悪影響を及ぼしてしまうおそれがある。

この点、本実施形態の振動デバイス１では、出力バッファー回路１２とコンタクトパッド３９との距離Ｄｂｃと、出力バッファー回路１２と貫通電極４０、４１との距離Ｄｂｘとの間に、Ｄｂｃ＜Ｄｂｘの関係が成り立ち、出力バッファー回路１２の近傍にコンタクトパッド３９が配置されている。そして、このコンタクトパッド３９は、図１、図２に示すように、外部の回路基板等の端子や配線が接続される外部接続端子９２に接続される。従って、出力バッファー回路１２で発生した熱が、コンタクトパッド３９から、コンタクトパッド３９に接続される外部接続端子９２を介して、振動デバイス１が実装された回路基板等に放熱されやすくなる。即ち、ＷＬＰにより実現される小型の振動デバイス１や小面積の集積回路１０は熱容量が小さいが、外部の端子、配線や当該端子、配線が形成される回路基板等は熱容量が大きい。また外部接続端子９２はコンタクトパッド３９よりも面積が大きく、熱容量が大きいため、図１、図２に示すようにコンタクトパッド３９から、その下方の外部接続端子９２に対して、ショートパスの熱伝導経路で熱が伝達するようになる。ここでコンタクトパッド３９は、例えば一辺が７０μｍ～１００μｍ程度の面積であり、外部接続端子９２は、例えば１辺が０．１９ｍｍ程度以上の面積である。従って、出力バッファー回路１２で発生した熱が、コンタクトパッド３９から、コンタクトパッド３９に接続される外部接続端子９２を介して、外部に容易に放熱されるようになる。この結果、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を効果的に抑制することが可能になる。

また図１１は、第１コンタクトパッド、第１外部接続端子が、各々、クロック信号ＣＫ用のコンタクトパッド３８、外部接続端子９１である場合の配置関係が示されている。図１１において、出力バッファー回路１２と貫通電極４０、４１との距離をＤｂｘとし、出力バッファー回路１２と第１コンタクトパッドであるコンタクトパッド３８との距離をＤｂｃとした場合に、Ｄｂｃ＜Ｄｂｘの関係が成り立つ。即ち、平面視において、貫通電極４０、４１よりも、コンタクトパッド３８の方が出力バッファー回路１２の近くに配置されている。例えば平面視において、出力バッファー回路１２に隣り合うようにコンタクトパッド３８が配置される。例えば、その間に他の回路ブロックが介在しないように出力バッファー回路１２とコンタクトパッド３８が平面視において隣り合うように配置される。このように出力バッファー回路１２の近傍にコンタクトパッド３８が配置されることで、出力バッファー回路１２で発生した熱が、コンタクトパッド３８から、コンタクトパッド３８に接続される外部接続端子９１を介して、振動デバイス１が実装された回路基板等に放熱されやすくなる。従って、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。

また本実施形態では、ベース２は、辺ＳＤ１と、辺ＳＤ１に対向する辺ＳＤ２を有する。辺ＳＤ１は第１辺であり、辺ＳＤ２は第２辺である。またベース２は辺ＳＤ３と、辺ＳＤ３に対向する辺ＳＤ４を有する。辺ＳＤ３は第３辺であり、辺ＳＤ４は第４辺である。例えばベース２は、平面視において、辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４を有する矩形形状になっている。なお矩形形状は、厳密な矩形形状である必要は無く、例えばコーナー部が面取りされているような形状であってもよい。

そして図９に示すように、辺ＳＤ１から辺ＳＤ２へと、貫通電極４０、４１、コンタクトパッド３９、出力バッファー回路１２の順に配置される。例えば貫通電極４０、４１の領域と出力バッファー回路１２の領域の間の領域に、第１コンタクトパッドであるコンタクトパッド３９が配置される。例えば辺ＳＤ１と辺ＳＤ２との間の中心線をＣＬとする。例えば辺ＳＤ１と中心線ＣＬとの距離と、辺ＳＤ２と中心線ＣＬとの距離は等しい。この場合に、貫通電極４０、４１は、例えば、辺ＳＤ１と中心線ＣＬとの間の領域である第１領域に配置される。一方、出力バッファー回路１２は、辺ＳＤ２と中心線ＣＬとの間の領域である第２領域に配置される。そしてコンタクトパッド３９は、貫通電極４０、４１の領域と出力バッファー回路１２の領域の間の領域において、出力バッファー回路１２に近い位置に配置される。

このように、貫通電極４０、４１、コンタクトパッド３９、出力バッファー回路１２の順に配置されることで、出力バッファー回路１２での発熱は、コンタクトパッド３９に熱伝達された後に、貫通電極４０、４１に熱伝達されるようになる。従って、出力バッファー回路１２での発熱が、貫通電極４０、４１を介して振動素子５に熱伝達される前に、コンタクトパッド３９から外部接続端子９２を介して、振動デバイス１の外部に放熱されやすくなる。従って、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。

また図９では第１コンタクトパッドは、電源電圧であるＶＤＤが供給されるコンタクトパッド３９である。即ち、外部からのＶＤＤが供給される外部接続端子９２に電気的に接続されるコンタクトパッド３９が第１コンタクトパッドであり、このＶＤＤ用のコンタクトパッド３９と出力バッファー回路１２との距離Ｄｂｃが、出力バッファー回路１２と貫通電極４０、４１との距離Ｄｂｘよりも小さくなっている。そしてコンタクトパッド３９が接続されるＶＤＤ用の外部接続端子９２は、外部のＶＤＤ用の端子や配線に接続され、このＶＤＤ用の端子や配線は熱容量が大きい。従って、出力バッファー回路１２で発生した熱が、コンタクトパッド３９から、ＶＤＤ用の外部接続端子９２を介して、振動デバイス１が実装された回路基板等に放熱されるようになり、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。

一方、図１１では、第１コンタクトパッドはコンタクトパッド３８であり、ベース２の辺ＳＤ１から辺ＳＤ２へと、貫通電極４０、４１、出力バッファー回路１２、コンタクトパッド３８の順に配置される。例えば出力バッファー回路１２と辺ＳＤ１の間の領域に貫通電極４０、４１が配置され、出力バッファー回路１２と辺ＳＤ２の間の領域にコンタクトパッド３８が配置される。例えば貫通電極４０、４１は、辺ＳＤ１と中心線ＣＬとの間の領域である第１領域に配置される。一方、出力バッファー回路１２及びコンタクトパッド３８は、辺ＳＤ２と中心線ＣＬとの間の領域である第２領域に配置されると共に、コンタクトパッド３８は、出力バッファー回路１２と辺ＳＤ２の間の領域であって、出力バッファー回路１２に近い位置に配置される。

このように、貫通電極４０、４１、出力バッファー回路１２、コンタクトパッド３８の順に配置されることで、出力バッファー回路１２での発熱が、貫通電極４０、４１を介して振動素子５に熱伝達される前に、コンタクトパッド３８から外部接続端子９１を介して、振動デバイス１の外部に放熱されやすくなる。従って、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。

また図１１では第１コンタクトパッドは、クロック信号ＣＫが出力されるクロック信号出力用のコンタクトパッドである。即ち、外部に対してクロック信号ＣＫが出力される外部接続端子９１に電気的に接続されるコンタクトパッド３８が第１コンタクトパッドであり、このクロック信号出力用のコンタクトパッド３８と出力バッファー回路１２との距離Ｄｂｃが、出力バッファー回路１２と貫通電極４０、４１との距離Ｄｂｘよりも小さくなっている。そしてコンタクトパッド３８が接続されるクロック信号出力用の外部接続端子９１は、外部のクロック信号用の端子や配線に接続される。従って、出力バッファー回路１２で発生した熱が、コンタクトパッド３８から、クロック信号出力用の外部接続端子９１を介して、振動デバイス１が実装された回路基板等に放熱されるようになり、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。なお図９、図１１では、第１コンタクトパッド、第１外部接続端子が、ＶＤＤ用又はクロック信号ＣＫ用のコンタクトパッド、外部接続端子である場合について説明したが、本実施形態はこれに限定されない。第１コンタクトパッド、第１外部接続端子は、例えばＧＮＤ用や定電位信号用のコンタクトパッド、外部接続端子であってもよい。

また本実施形態では、振動デバイス１は、半導体基板２０の第２面２２側に絶縁層８０を介して設けられる第１外部接続端子と第２外部接続端子を含む。また第２面２２には、第１外部接続端子に電気的に接続される第１コンタクトパッドと、第２外部接続端子に電気的に接続される第２コンタクトパッドが配置されている。例えば図１２において、第１外部接続端子は外部接続端子９２であり、第２外部接続端子は外部接続端子９１である。また第１コンタクトパッドはコンタクトパッド３９であり、第２コンタクトパッドはコンタクトパッド３８である。そして出力バッファー回路１２と第１コンタクトパッドであるコンタクトパッド３９との距離をＤｂｃ１とし、出力バッファー回路１２と第２コンタクトパッドであるコンタクトパッド３８との距離をＤｂｃ２したとき、Ｄｂｃ１＜Ｄｂｘ、且つ、Ｄｂｃ２＜Ｄｂｘが成り立つ。そして図１２に示すように、半導体基板２０の第１面２１に直交する方向からの平面視において、コンタクトパッド３９とコンタクトパッド３８との間に出力バッファー回路１２が配置される。具体的には、コンタクトパッド３９とコンタクトパッド３８との間に出力バッファー回路１２の少なくとも一部が配置される。

このようにすれば、出力バッファー回路１２での発熱が、コンタクトパッド３９を介して外部接続端子９２から外部に放熱されると共に、コンタクトパッド３８を介して外部接続端子９１からも外部に放熱されるようになる。即ち出力バッファー回路１２での発熱が、２つのコンタクトパッド３９、３８を介した２つの熱伝導経路により放熱されるようになるため、出力バッファー回路１２での発熱が更に放熱されやすくなる。従って、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を更に効果的に抑制できるようになる。

また半導体基板２０の第２面２２には、出力バッファー回路１２と貫通電極４０、４１との間に、発振信号ＯＳＣの温度補償を行う温度補償回路１５が配置される。例えば出力バッファー回路１２と貫通電極４０、４１とを結ぶ領域の範囲内に温度補償回路１５の少なくとも一部が配置される。例えば出力バッファー回路１２から貫通電極４０、４１へと向かう方向をＤＲとした場合に、出力バッファー回路１２の方向ＤＲ側に温度補償回路１５が配置され、温度補償回路１５の方向ＤＲ側に貫通電極４０、４１が配置される。また貫通電極４０、４１の方向ＤＲ側に温度センサー回路１６が配置される。

例えば温度補償回路１５は、出力バッファー回路１２に比べると消費電流が小さく、出力バッファー回路１２よりも発熱しにくい回路ブロックである。従って、このような温度補償回路１５を、出力バッファー回路１２と貫通電極４０、４１との間に配置することで、出力バッファー回路１２の発熱が貫通電極４０、４１を介して振動素子５に伝わりにくくなり、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。また限られた集積回路１０のレイアウト面積の中で、集積回路１０の各回路ブロックを効率的に配置できるようになるため、集積回路１０のレイアウト面積の小面積化を実現できるようになる。

また図１２では出力バッファー回路１２が辺ＳＤ３に沿って配置されているが、図１３に示すように出力バッファー回路１２を辺ＳＤ２に沿って配置するようにしてもよい。例えば出力バッファー回路１２の長辺が辺ＳＤ２に沿うように出力バッファー回路１２を配置する。そして図１３に示すように、半導体基板２０の第２面２２には、出力バッファー回路１２と貫通電極４０、４１との間に、ロジック回路１３が配置される。例えば集積回路１０における種々の制御を行う制御回路であるロジック回路１３が、出力バッファー回路１２と貫通電極４０、４１との間に配置される。なお、図１２と同様に図１３においても、温度補償回路１５は、出力バッファー回路１２と貫通電極４０、４１との間に配置されている。

例えばロジック回路１３は、出力バッファー回路１２に比べると消費電流が小さく、出力バッファー回路１２よりも発熱しにくい回路ブロックである。従って、このようなロジック回路１３を、出力バッファー回路１２と貫通電極４０、４１との間に配置することで、出力バッファー回路１２の発熱が貫通電極４０、４１を介して振動素子５に伝わりにくくなり、出力バッファー回路１２の発熱を原因とする振動デバイス１の発振特性の劣化を抑制できるようになる。また限られた集積回路１０のレイアウト面積の中で、集積回路１０の各回路ブロックを効率的に配置できるようになるため、集積回路１０のレイアウト面積の小面積化を実現できるようになる。

また本実施形態では、半導体基板２０の第２面２２には、温度センサー回路１６が配置される。そして貫通電極４０、４１は、出力バッファー回路１２と温度センサー回路１６との間に配置される。例えば出力バッファー回路１２から温度センサー回路１６へと向かう方向をＤＲとした場合に、出力バッファー回路１２の方向ＤＲ側に貫通電極４０、４１が配置され、貫通電極４０、４１の方向ＤＲ側に温度センサー回路１６が配置される。例えば辺ＳＤ１から辺ＳＤ２へと、温度センサー回路１６、貫通電極４０、４１、出力バッファー回路１２の順に配置されていると言うこともできる。

例えば振動デバイス１の起動時において、出力バッファー回路１２が発熱した際に、その発熱の影響が温度センサー回路１６に現れるまでの時間より、振動素子５が加熱されて、加熱の影響が発振周波数に現れるまでの時間の方が長い。従って、貫通電極４０、４１が出力バッファー回路１２と温度センサー回路１６の間に配置されるように、出力バッファー回路１２、貫通電極４０、４１、温度センサー回路１６を配置することで、温度センサー回路１６よりも、貫通電極４０、４１に電気的に接続されている振動素子５の方が、出力バッファー回路１２の発熱の影響を受けやすくなる。例えば出力バッファー回路１２の発熱が、貫通電極４０、４１を介して振動素子５に伝達され、それ以降に温度センサー回路１６に伝達されるようになる。これにより、温度センサー回路１６の検出温度と振動素子５の実温度とを近づけることができ、温度センサー回路１６での検出温度と振動素子５の実温度との間の誤差を原因とする発振特性の劣化の発生を抑制できるようになる。

なお図１２、図１３において辺ＳＤ１から辺ＳＤ２に向かう方向を第１方向とし、辺ＳＤ３から辺ＳＤ４に向かう方向を第２方向とする。第１方向はＸ軸に沿った方向であり、第２方向はＹ軸に沿った方向である。また第１方向の反対方向を第３方向とし、第２方向の反対方向を第４方向とする。このとき、辺ＳＤ１の第１方向側に発振回路１１が配置され、発振回路１１の第１方向側に貫通電極４０、４１が配置される。また発振回路１１の第２方向側に温度センサー回路１６が配置される。また貫通電極４０、４１の第１方向側に、出力バッファー回路１２、ロジック回路１３、電源回路１４、温度補償回路１５、メモリー１７が配置される。即ち貫通電極４０、４１と辺ＳＤ２との間の領域に、出力バッファー回路１２、ロジック回路１３、電源回路１４、温度補償回路１５、メモリー１７が配置される。そして図１２では、出力バッファー回路１２の第２方向側に温度補償回路１５が配置され、温度補償回路１５の第２方向側にロジック回路１３、電源回路１４が配置され、ロジック回路１３の第２方向側にメモリー１７が配置される。一方、図１３では、出力バッファー回路１２の第３方向側にロジック回路１３、温度補償回路１５が配置される。そしてロジック回路１３の第３方向側に電源回路１４が配置され、ロジック回路１３の第２方向側にメモリー１７が配置される。第３方向は、第１方向の反対方向であり、辺ＳＤ２から辺ＳＤ１に向かう方向である。

また図１、図２に示すように接合部材６０は、一端が振動素子５に電気的に接続され、他端が貫通電極４０に電気的に接続されるバンプ６２を含む。なお接合部材６１も、バンプ６２と同様の不図示のバンプを含むが、ここでは説明を省略する。例えば図１、図２では、バンプ６２の他端は、端子６４を介して貫通電極４０に電気的に接続される。バンプ６２としては、例えば金バンプ、銀バンプ、銅バンプ、はんだバンプなどの金属バンプを用いることができる。このような金属バンプ等のバンプ６２を接合部材６０として用いることで、出力バッファー回路１２での発熱が、貫通電極４０等からバンプ６２等を介して振動素子５に伝わりやすくなる。そして、出力バッファー回路１２の発熱による振動素子５の実温度を温度センサー回路１６を用いて、少ない誤差で検出することが可能になる。

また本実施形態では図１に示すように、振動デバイス１は、振動素子５を収容するようにベース２に接合されているリッド７を含む。例えばリッド７は接合部材７１、７２によりベース２に接合される。このようなリッド７を設ければ、ベース２とリッド７を接合することで形成される収容空間ＳＰに、振動素子５を配置できるようになる。例えば気密封止された収容空間ＳＰに振動素子５を配置できるようになり、振動素子５等を衝撃、埃、熱又は湿気等から好適に保護することが可能になる。

ここでリッド７は、ベース２と同様に、シリコン基板により実現できる。これによりベース２とリッド７との線膨張係数が等しくなり、熱膨張に起因する熱応力の発生が抑えられ、優れた振動特性を有する振動デバイス１を実現できる。またベース２とリッド７の両方を半導体製造プロセスによって形成することができる。従って、振動デバイス１を精度良く製造することが可能になると共に、その小型化を図ることができる。但し、リッド７は、シリコン基板には限定されず、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ等の半導体基板により実現されてもよい。

なお振動デバイス１は、ベース２に接合されるリッド７を含まない構成としてもよい。例えば第１面２１側に振動素子５が配置され、第２面２２に集積回路１０が形成されたベース２を、別のパッケージに収容したり、恒温槽付水晶発振器（ＯＣＸＯ）において恒温槽となる容器に収容するようにしてもよい。

また本実施形態では、出力バッファー回路１２と貫通電極４１との距離に比べて、温度センサー回路１６と貫通電極４１との距離が小さくなっており、温度センサー回路１６が、出力バッファー回路１２よりも貫通電極４１の近くに配置されている。

例えばセラミックのパッケージの第１凹部に振動素子を収容し、第２凹部にＩＣチップを収容する従来の温度補償型の発振器では、ＩＣチップの出力バッファー回路で発生した熱は、振動素子に伝わりにくい。即ち、振動素子はＩＣチップに対して直接的に固定されておらず、ＩＣチップと振動素子は、パッケージの内部配線等により電気的に接続されているだけであるため、当該内部配線の経路では、ＩＣチップの出力バッファー回路での発熱が振動素子に対して伝わりにくい。またセラミックパッケージの第１凹部に収容される振動素子と、第２凹部に収容されるＩＣチップとの間には、半導体基板に比べて熱伝導率が低いセラミックが介在するため、ＩＣチップからの輻射熱も振動素子に伝わりにくい。一方、温度センサー回路は、出力バッファー回路と共に同じＩＣチップ内に形成されているため、出力バッファー回路での発熱が温度センサー回路に対して直ぐに伝わるようになる。従って、温度センサー回路での検出温度と振動素子の実温度との間に誤差が発生し、この誤差が原因となって発振周波数などの発振特性が劣化してしまう。例えば発振器の起動時において、出力バッファー回路での発熱が、同じＩＣチップ内の温度センサー回路に直ぐに伝わることで、温度センサー回路の検出温度は直ぐに高くなる一方で、出力バッファー回路での発熱が振動素子には伝わりにくいため、振動素子の実温度は直ぐには高くはならない。このため温度センサー回路での検出温度と振動素子の実温度との間に誤差が発生し、発振特性が劣化する事態が発生する。

これに対して本実施形態では、半導体基板２０に振動素子５が導電性の接合部材６０、６１を介して固定されると共に、温度センサー回路１６と貫通電極４１との距離は、出力バッファー回路１２と貫通電極４１との距離よりも小さくなっている。このように本実施形態では、半導体基板２０に振動素子５が接合部材６０、６１を介して直接的に固定されるため、セラミックパッケージを用いた従来の発振器に比べて、出力バッファー回路１２での発熱が振動素子５に伝わりやすくなる。即ち、本実施形態のようなＷＬＰの振動デバイス１では、集積回路１０の出力バッファー回路１２での発熱が振動素子５に伝わりやすく、出力バッファー回路１２での発熱により、振動素子５の温度も短時間で上昇するようになる。また出力バッファー回路１２と振動素子５の間には、熱伝導率が低いセラミックが存在しないため、出力バッファー回路１２での発熱が輻射熱としても振動素子５に伝わりやすくなる。一方、温度センサー回路１６と貫通電極４１との距離は小さいため、出力バッファー回路１２での発熱により上昇した振動素子５の実温度を、温度センサー回路１６が短時間で検出できるようになる。即ち、振動素子５の実温度は、熱伝導率が高い貫通電極４１等を介して集積回路１０に伝わり、この実温度を、貫通電極４１からの距離が短い位置に配置された温度センサー回路１６により短時間で検出できるようになる。例えば振動デバイス１の起動時において、出力バッファー回路１２での発熱が、熱伝導経路を介して短時間で振動素子５に伝わることで、振動素子５の実温度が高くなり、この振動素子５の実温度が、貫通電極４１等を介して、貫通電極４１の近くに配置される温度センサー回路１６により検出されるようになる。そして温度補償回路１５が、温度センサー回路１６の検出温度に基づいて温度補償処理を行うことで、振動素子５の実温度に応じた適切な発振周波数の温度補償が行われるようになる。従って、温度センサー回路１６での検出温度と振動素子５の実温度との間の誤差を原因とする発振特性の劣化の発生を、効果的に抑制することが可能になる。

また温度センサー回路１６は、貫通電極４０、４１よりも辺ＳＤ１に近い位置に配置される。例えば発振回路１１も、貫通電極４０、４１よりも辺ＳＤ１に近い位置に配置されており、温度センサー回路１６と発振回路１１は、辺ＳＤ１に沿って配置される。具体的には温度センサー回路１６は、辺ＳＤ１と辺ＳＤ４が交差するコーナー部に配置される。例えば温度センサー回路１６及び貫通電極４０、４１は、例えば、辺ＳＤ１と中心線ＣＬとの間の領域である第１領域に配置される。一方、出力バッファー回路１２は、辺ＳＤ２と中心線ＣＬとの間の領域である第２領域に配置される。そして温度センサー回路１６は、辺ＳＤ１と中心線ＣＬとの間の第１領域において、貫通電極４０、４１よりも辺ＳＤ１に近い位置に配置されている。このようにすれば、辺ＳＤ１と貫通電極４０、４１との間の領域を有効利用して、温度センサー回路１６を貫通電極４１等に近い位置に配置することが可能になる。これにより温度センサー回路１６等の効率的なレイアウト配置が可能になると共に、例えば貫通電極４１の近くに温度センサー回路１６を配置することで、温度センサー回路１６での検出温度と振動素子５の実温度との間の誤差を原因とする発振特性の劣化の発生を抑制できるようになる。

また本実施形態の振動デバイス１では、図１、図２、図９等に示すように、貫通電極４０、４１と外部接続端子９１は、第１面２１に直交する方向からの平面視において重ならないように配置されている。例えば振動素子５と集積回路１０を電気的に接続する貫通電極４０、４１と、クロック信号ＣＫが出力される外部接続端子９１とが、Ｚ軸方向からの平面視において重ならないように配置される。このように本実施形態では、発振回路１１及び出力バッファー回路１２を有する集積回路１０と振動素子５を含むＷＬＰ（Wafer Level Package）の振動デバイス１において、振動素子５と集積回路１０の発振回路１１を電気的に接続する貫通電極４０、４１と、クロック信号ＣＫの出力用の外部接続端子９１とが、平面視において重ならないように配置する。即ち、振動素子５に電気的に接続された配線の一部である貫通電極４０、４１と、発振信号ＯＳＣに基づくクロック信号ＣＫの出力用の外部接続端子９１のようなＡＣ信号が流れる外部接続端子とを、平面視において重ならないように配置することで、貫通電極４０、４１と外部接続端子９１との間の容量結合の容量を低減する。

例えば本実施形態では、従来のようなセラミックパッケージを用いたものとは異なり、半導体基板２０に直接に振動素子５を実装し、振動デバイス１を構成しているため、次のような特有の課題が生じる。ＷＬＰによる小型の振動デバイス１のパッケージでは、気密パッケージの一部を構成する半導体基板２０の下面である第２面２２に、集積回路１０が形成されており、振動素子５に電気的に接続された導通ビア又はスルーホールと呼ばれる貫通電極４０、４１が半導体基板２０に形成されている。そして振動素子５が電気的に接続されている貫通電極４０、４１は、特に交流信号であるＡＣ信号の端子や電極が近くに配置されて容量結合してしまうと、発振周波数などの発振特性に悪影響が生じてしまう。そして、シリコン基板等の半導体基板２０の第２面２２側には、ポリイミド等の樹脂層により形成された薄い膜厚の絶縁層８０が形成されており、更に絶縁層８０の下面に例えば４つの外部接続端子９１～９４が形成されている。ここで絶縁層８０の膜厚は、半導体基板２０よりも薄く、例えば０．１ｍｍ以下である。また図２に示すように貫通電極４０、４１の周囲にも薄い絶縁層４４が形成されている。また貫通電極４０、４１と外部接続端子９１～９４との間には、従来のようなセラミックパッケージとは異なり、誘電体や導電体となり得る半導体基板２０が介在する。このため、仮に貫通電極４０、４１と、ＡＣ信号であるクロック信号ＣＫの出力用の外部接続端子９１とが、平面視において重なって配置されていると、これらの薄い絶縁層８０、４４等を介してこれらが配置されているため、容量結合が大きくなり、発振特性に悪影響が生じてしまう。即ち容量値は電極間の距離に反比例するため、薄い絶縁層８０、４４による容量は大きくなってしまう。そして貫通電極４０、４１と外部接続端子９１との間の容量結合の容量が大きくなると、外部接続端子９１でのクロック信号ＣＫの信号成分が、ノイズとして貫通電極４０、４１を介して振動素子５や発振回路１１に伝達されてしまい、発振特性が劣化するなどの問題が発生してしまう。

そこで本実施形態では図９等に示すように、振動素子５に電気的に接続される貫通電極４０、４１と、ＡＣ信号であるクロック信号ＣＫが出力される外部接続端子９１とを、平面視において重ならないように配置している。このように貫通電極４０、４１と外部接続端子９１を平面視において重ならないように配置すれば、貫通電極４０、４１と外部接続端子９１が平面視において重なるように配置されている場合に比べて、貫通電極４０、４１と外部接続端子９１との間の距離を離すことが可能になる。これにより貫通電極４０、４１と外部接続端子９１との間の容量結合の容量を低減でき、振動素子５の発振特性が劣化するなどの事態を効果的に抑制できるようになる。

なお、振動デバイス１の外部接続端子９１～９４は、振動デバイス１が実装される回路基板等の端子や配線に対して半田付けなどにより接続される実装が行われる。従って、外部接続端子９１～９４としては、半田付け等の実装に適した端子であることが望ましく、実装時に破損しないような熱耐性や強度も必要とされる。

この点、集積回路のパッドを外部接続端子として用いる手法が考えられる。例えば配線層の最上層の金属層で形成されたパッドが外部接続端子として用いられている。しかしながら、集積回路のパッドは、半田付け等の実装に適した端子ではなく、面積が小さく、熱耐性や強度が低いため、実装時に破損してしまうなどの問題が発生するおそれがある。

これに対して本実施形態の振動デバイス１では、半導体基板２０の第２面２２側に絶縁層８０を介して設けられる外部接続端子９１～９４が用いられる。即ち、集積回路１０のコンタクトパッド３８、３９、６８、６９ではなく、これらのパッドとは別に設けられ、例えば再配置配線層８の製造工程で形成された外部接続端子９１～９４が用いられる。従って、半田付け等による実装に適した端子を外部接続端子９１～９４として用いることが可能になる。例えば外部接続端子９１～９４は、コンタクトパッド３８、３９、６８、６９に比べて、大面積化できると共に、膜厚を厚くして強度も保てる。従って、外部接続端子９１～９４を外部の端子や配線に容易に接続して実装できると共に、実装時における破損等の発生も抑制できるようになる。

一方、このように外部接続端子９１～９４が大面積になると、例えば貫通電極４０、４１と外部接続端子９１との間の容量結合の容量が大きくなるおそれがある。この点、本実施形態では、貫通電極４０、４１と外部接続端子９１を平面視において重ならないように配置しているため、外部接続端子９１が大面積になっても、容量結合を原因とする発振特性の劣化を抑制できる。従って、本実施形態によれば、外部の端子や配線との接続による実装が容易であり、熱耐性や強度が高く破損しにくい外部接続端子９１～９４の提供と、貫通電極４０、４１と外部接続端子９１との間の容量結合を原因とする発振特性の劣化の抑制とを、両立して実現することが可能になる。

３．変形例
次に本実施形態の種々の変形例について説明する。例えば図１４は貫通電極４０の他の例である。なお貫通電極４１も同様であるため説明は省略する。図１４では、ベース２の貫通孔の内壁に絶縁層４４が形成され、絶縁層４４の更に内側に樹脂層４５が形成されている。そして樹脂層４５の内側に形成された金属層により貫通電極４０が構成されている。このような貫通電極４０により、振動素子５と集積回路１０の発振回路１１とを電気的に接続できるようになる。即ち振動素子５と集積回路１０のコンタクトパッド３６とが、バンプ６２から構成される接合部材６０と、貫通電極４０とにより電気的に接続され、コンタクトパッド３６が図４、図５の端子ＴＸＡ、ＴＸＢとして発振回路１１に電気的に接続されることで、振動素子５と発振回路１１が電気的に接続される。

また出力バッファー回路１２は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号ＣＫ、ＣＫＸを外部に出力してもよい。即ち出力バッファー回路１２は、ＬＶＤＳ用、ＰＥＣＬ用、ＨＣＳＬ用又は差動ＣＭＯＳ用の出力ドライバーを有していてもよい。例えば図１５はＬＶＤＳ用の出力ドライバーの構成例である。この出力ドライバーは、３．５ｍＡの駆動電流を流す電流源用のＰ型のトランジスターと、差動の入力信号ＩＮ、ＩＮＸが入力されて差動のクロック信号ＣＫ、ＣＫＸを出力する差動部を構成するＰ型及びＮ型のトランジスターと、ＶＳＳ側に設けられるＮ型のトランジスターを有する。電流源となるＰ型のトランジスターのゲートにはバイアス電圧ＢＳＰが印加される。これにより３．５ｍＡの駆動電流が流れる。図１６は、ＰＥＣＬ用の出力ドライバーの構成例である。この出力ドライバーは、１５．２５ｍＡの駆動電流を流すＰ型のトランジスターと、差動部を構成する２つのＰ型のトランジスターと、クロック信号ＣＫ、ＣＫＸのノードに５．７ｍＡのバイアス電流を流すバイアス電流回路を構成する２つのＰ型のトランジスターを有する。

図１７は、図１５、図１６のように差動のクロック信号ＣＫ、ＣＫＸを出力する場合の外部接続端子配置の例である。図１７では、外部接続端子９１ａ、９１ｂ、９２、９３、９４、９５というように６端子の外部接続端子を有する振動デバイス１となっている。外部接続端子９１ａ、９１ｂは、差動のクロック信号ＣＫ、ＣＫＸが出力される端子である。外部接続端子９２、９３はＶＤＤ、ＧＮＤ用の端子であり、外部接続端子９４は出力イネーブル信号ＯＥ用の端子である。外部接続端子９５はＮＣ（Non Connection）端子である。図１７の外部接続端子９１ａ、９１ｂ、９２、９３、９４、９５も、振動デバイス１において、ベース２の半導体基板２０の第２面２２側に絶縁層８０を介して設けられる。そして貫通電極４０、４１と、差動のクロック信号ＣＫ、ＣＫＸの出力用の外部接続端子９１ａ、９１ｂは、平面視において重ならないように配置される。

以上のように本実施形態の振動デバイスは、第１面と第１面と表裏関係にある第２面とを有する半導体基板と、第１面と第２面との間を貫通する貫通電極を含むベースと、第１面に対して、導電性の接合部材を介して固定される振動素子と、第２面側に絶縁層を介して設けられる第１外部接続端子と、を含む。また第２面には、貫通電極を介して振動素子に電気的に接続され、振動素子を発振させて発振信号を生成する発振回路と、発振信号に基づくクロック信号を出力する出力バッファー回路と、第１外部接続端子に電気的に接続されている第１コンタクトパッドと、が配置される。そして出力バッファー回路と貫通電極との距離をＤｂｘとし、出力バッファー回路と第１コンタクトパッドとの距離をＤｂｃとしたとき、Ｄｂｃ＜Ｄｂｘとなる。

このように本実施形態の振動デバイスは、半導体基板と、半導体基板を貫通する貫通電極を有するベースと、半導体基板の第１面側に導電性の固定部材を介して固定される振動素子と、第２面側に絶縁層を介して設けられる第１外部接続端子を含む。また半導体基板の第２面には、発振回路と出力バッファー回路と第１外部接続端子に接続される第１コンタクトパッドが配置される。そして出力バッファー回路と貫通電極との距離をＤｂｘとし、出力バッファー回路と第１コンタクトパッドとの距離をＤｂｃとしたとき、Ｄｂｃ＜Ｄｂｘの関係が成り立つ。このように本実施形態の振動デバイスでは、半導体基板に振動素子が接合部材を介して固定されるため、出力バッファー回路での発熱が振動素子に伝わりやすくなる。一方、出力バッファー回路と第１コンタクトパッドとの距離Ｄｂｃは小さいため、出力バッファー回路で発生した熱が、第１コンタクトパッドから、第１コンタクトパッドに接続される第１外部接続端子を介して、振動デバイスの外部に放熱されやすくなる。従って、出力バッファー回路の発熱を原因とする振動デバイスの発振特性の劣化を効果的に抑制することが可能になる。

また本実施形態では、ベースは、第１辺と第１辺に対向する第２辺を有し、第１辺から第２辺へと、貫通電極、第１コンタクトパッド、出力バッファー回路の順に配置されてもよい。

このように配置されることで、出力バッファー回路での発熱が、貫通電極を介して振動素子に熱伝達される前に、第１コンタクトパッドから第１外部接続端子を介して、振動デバイスの外部に放熱されやすくなるため、発振特性の劣化を抑制できるようになる。

また本実施形態では、第１コンタクトパッドは、電源電圧が供給される電源用のコンタクトパッドであってもよい。

このようにすれば、出力バッファー回路で発生した熱が、第１コンタクトパッドから、接続先の熱容量が大きい電源用の第１外部接続端子を介して、外部に放熱されるようになり、発振特性の劣化を抑制できるようになる。

また本実施形態では、ベースは、第１辺と第１辺に対向する第２辺を有し、第１辺から第２辺へと、貫通電極、出力バッファー回路、第１コンタクトパッドの順に配置されてもよい。

また本実施形態では、第１コンタクトパッドは、クロック信号が出力されるクロック信号出力用のコンタクトパッドであってもよい。

このようにすれば、出力バッファー回路で発生した熱が、第１コンタクトパッドから、クロック信号出力用の外部接続端子を介して、外部に放熱されるようになり、発振特性の劣化を抑制できるようになる。

また本実施形態では、第２面側に、絶縁層を介して設けられる第２外部接続端子を含んでもよい。そして第２面には、第２外部接続端子に電気的に接続される第２コンタクトパッドが配置され、出力バッファー回路と第１コンタクトパッドとの間の距離をＤｂｃ１とし、出力バッファー回路と第２コンタクトパッドとの間の距離をＤｂｃ２としたとき、Ｄｂｃ１＜Ｄｂｘ、且つ、Ｄｂｃ２＜Ｄｂｘであってもよい。そして第１面に直交する方向からの平面視において、第１コンタクトパッドと第２コンタクトパッドとの間に出力バッファー回路が配置されてもよい。

このようにすれば、出力バッファー回路での発熱が、第１コンタクトパッドを介して第１外部接続端子から外部に放熱されると共に、第２コンタクトパッドを介して第２外部接続端子からも外部に放熱されるようになる。従って、出力バッファー回路での発熱が、２つの熱伝導経路により放熱されるようになるため、発振特性の劣化を更に効果的に抑制できるようになる。

また本実施形態では、第２面には、出力バッファー回路と貫通電極との間に、発振信号の温度補償を行う温度補償回路が配置されてもよい。

このように、出力バッファー回路に比べて発熱しにくい温度補償回路を、出力バッファー回路と貫通電極との間に配置することで、出力バッファー回路の発熱が貫通電極を介して振動素子に伝わりにくくなり、発振特性の劣化を抑制できるようになる。

また本実施形態では、第２面には、出力バッファー回路と貫通電極との間に、ロジック回路が配置されてもよい。

このように、出力バッファー回路に比べて発熱しにくいロジック回路を、出力バッファー回路と貫通電極との間に配置することで、出力バッファー回路の発熱が貫通電極を介して振動素子に伝わりにくくなり、発振特性の劣化を抑制できるようになる。

また本実施形態では、第２面には、温度センサー回路が配置され、貫通電極は、出力バッファー回路と温度センサー回路との間に配置されてもよい。

このようにすれば、出力バッファー回路での発熱が、貫通電極を介して振動素子に伝達され、それ以降に温度センサー回路に伝達されるようになる。これにより、温度センサー回路での検出温度と振動素子の実温度との間の誤差を原因とする発振特性の劣化の発生を抑制できるようになる。

また本実施形態では、接合部材は、一端が振動素子に電気的に接続され、他端が貫通電極に電気的に接続されるバンプを含んでもよい。

このようにバンプを接合部材として用いることで、出力バッファー回路での発熱が、貫通電極からバンプを介して振動素子に伝わりやすくなり、出力バッファー回路の発熱による振動素子の実温度を、少ない誤差で検出することが可能になる。

また本実施形態では、振動素子を収容するようにベースに接合されているリッドを含んでもよい。

このようにすれば、ベースとリッドにより形成される収容空間に、振動素子を配置できるようになるため、振動素子を衝撃、埃、熱又は湿気等から好適に保護することが可能になる。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また振動デバイスの構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１…振動デバイス、２…ベース、５…振動素子、７…リッド、８…再配置配線層、１０…集積回路、１１…発振回路、１２…出力バッファー回路、１３…ロジック回路、１４…電源回路、１５…温度補償回路、１６…温度センサー回路、１７…メモリー、２０…半導体基板、２１…第１面、２２…第２面、２３、２４…トランジスター、２５…素子分離膜、３０…配線層、３１、３２…金属層、３３、３４、３５…絶縁層、３６、３７、３８、３９…コンタクトパッド、４０、４１…貫通電極、４４…絶縁層、４５…樹脂層、５０…振動基板、５２、５３…励振電極、５４、５５…配線、５６、５７…端子、６０、６１…接合部材、６２…バンプ、６４…端子、６８、６９…コンタクトパッド、７１、７２…接合部材、８０…絶縁層、８２…配線、９１、９１ａ、９１ｂ、９２、９３、９４、９５…外部接続端子、１０１…第１金属層、１０２…第２金属層、
ＣＫ、ＣＫＸ…クロック信号、ＣＬ…中心線、ＣＶ１、ＣＶ２…可変容量回路、ＤＶ１、ＤＶ２…インバーター回路、ＩＶ１、ＩＶ２、ＩＶ３…インバーター回路、ＬＡ、ＬＢ…配線、ＮＡ…ＮＡＮＤ回路、ＯＥ…出力イネーブル信号、ＯＳＣ…発振信号、ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４…辺、ＳＰ…収容空間、ＴＣＫ、ＴＧＮＤ、ＴＯＥ、ＴＶＣ、ＴＶＤＤ、ＴＸＡ、ＴＸＢ…端子、Ｄｂｘ１、Ｄｂｘ２、Ｄｂｘ、Ｄｂｃ１、Ｄｂｃ２、Ｄｂｃ…距離

Claims

第１面と前記第１面と表裏関係にある第２面とを有する半導体基板と、前記第１面と前記第２面との間を貫通する貫通電極を含むベースと、
前記第１面に対して、導電性の接合部材を介して固定される振動素子と、
前記第２面側に絶縁層を介して設けられる第１外部接続端子と、
を含み、
前記第２面には、
前記貫通電極を介して前記振動素子に電気的に接続され、前記振動素子を発振させて発振信号を生成する発振回路と、
前記発振信号に基づくクロック信号を出力する出力バッファー回路と、
前記第１外部接続端子に電気的に接続されている第１コンタクトパッドと、
が配置され、
前記出力バッファー回路と前記貫通電極との距離をＤｂｘとし、前記出力バッファー回路と前記第１コンタクトパッドとの距離をＤｂｃとしたとき、
Ｄｂｃ＜Ｄｂｘであることを特徴とする振動デバイス。
請求項１に記載の振動デバイスにおいて、
前記ベースは、
第１辺と前記第１辺に対向する第２辺を有し、
前記第１辺から前記第２辺へと、前記貫通電極、前記第１コンタクトパッド、前記出力バッファー回路の順に配置されていることを特徴とする振動デバイス。
請求項２に記載の振動デバイスにおいて、
第１コンタクトパッドは、電源電圧が供給される電源用のコンタクトパッドであることを特徴とする振動デバイス。
請求項１に記載の振動デバイスにおいて、
前記ベースは、
第１辺と前記第１辺に対向する第２辺を有し、
前記第１辺から前記第２辺へと、前記貫通電極、前記出力バッファー回路、前記第１コンタクトパッドの順に配置されていることを特徴とする振動デバイス。
請求項４に記載の振動デバイスにおいて、
第１コンタクトパッドは、前記クロック信号が出力されるクロック信号出力用のコンタクトパッドであることを特徴とする振動デバイス。
請求項１乃至５のいずれか一項に記載の振動デバイスにおいて、
前記第２面側に、前記絶縁層を介して設けられる第２外部接続端子を含み、
前記第２面には、
前記第２外部接続端子に電気的に接続される第２コンタクトパッドが配置され、
前記出力バッファー回路と前記第１コンタクトパッドとの間の距離をＤｂｃ１とし、前記出力バッファー回路と前記第２コンタクトパッドとの間の距離をＤｂｃ２としたとき、Ｄｂｃ１＜Ｄｂｘ、且つ、Ｄｂｃ２＜Ｄｂｘであり、
前記第１面に直交する方向からの平面視において、前記第１コンタクトパッドと前記第２コンタクトパッドとの間に前記出力バッファー回路が配置されていることを特徴とする振動デバイス。
請求項１乃至６のいずれか一項に記載の振動デバイスにおいて、
前記第２面には、
前記出力バッファー回路と前記貫通電極との間に、前記発振信号の温度補償を行う温度補償回路が配置されていることを特徴とする振動デバイス。
請求項１乃至７のいずれか一項に記載の振動デバイスにおいて、
前記第２面には、
前記出力バッファー回路と前記貫通電極との間に、ロジック回路が配置されていることを特徴とする振動デバイス。
請求項１乃至８のいずれか一項に記載の振動デバイスにおいて、
前記第２面には、
温度センサー回路が配置され、
前記貫通電極は、
前記出力バッファー回路と前記温度センサー回路との間に配置されていることを特徴とする振動デバイス。
請求項１乃至９のいずれか一項に記載の振動デバイスにおいて、
前記接合部材は、
一端が前記振動素子に電気的に接続され、他端が前記貫通電極に電気的に接続されるバンプを含むことを特徴とする振動デバイス。
請求項１乃至１０のいずれか一項に記載の振動デバイスにおいて、
前記振動素子を収容するように前記ベースに接合されているリッドを含むことを特徴とする振動デバイス。