JP7423963B2 - 振動デバイスの製造方法 - Google Patents
振動デバイスの製造方法 Download PDFInfo
- Publication number
- JP7423963B2 JP7423963B2 JP2019179270A JP2019179270A JP7423963B2 JP 7423963 B2 JP7423963 B2 JP 7423963B2 JP 2019179270 A JP2019179270 A JP 2019179270A JP 2019179270 A JP2019179270 A JP 2019179270A JP 7423963 B2 JP7423963 B2 JP 7423963B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- forming
- integrated circuit
- vibration device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims description 144
- 238000000034 method Methods 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 8
- 230000005284 excitation Effects 0.000 description 7
- 230000003685 thermal hair damage Effects 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910000154 gallium phosphate Inorganic materials 0.000 description 1
- LWFNJDOYCSNXDO-UHFFFAOYSA-K gallium;phosphate Chemical compound [Ga+3].[O-]P([O-])([O-])=O LWFNJDOYCSNXDO-UHFFFAOYSA-K 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- -1 langalite Chemical compound 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は、振動デバイスの製造方法に関する。
特許文献１には、シリコン基板に集積回路を形成する方法として、一主面側に集積回路が形成されたシリコンウエハに貫通孔を形成する工程と、貫通孔の内壁に絶縁層を形成した後、に導電膜を形成して集積回路と電気的に接続される貫通電極を形成する工程と、を含む方法が開示されている。
しかしながら、特許文献１に記載されているような集積回路を形成した後に貫通電極を形成する方法では、貫通孔内に絶縁層や導電膜を形成する工程で集積回路が熱ダメージを受ける。そのため、集積回路の信頼性が低下するおそれがある。また、集積回路への熱ダメージを低減するために、これらの工程を低い温度で実施しようとすると、絶縁層や貫通電極の形成不良が生じ易くなり、やはり、集積回路の信頼性が悪化するおそれがある。
本適用例に係る振動デバイスの製造方法は、表裏関係にある第１面および第２面を有する半導体基板に、前記第１面に開口する孔を形成する孔形成工程と、
前記孔の内面に絶縁膜を形成する絶縁膜形成工程と、
前記孔内に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記貫通電極形成工程の後に、前記半導体基板の前記第１面に集積回路を形成する集積回路形成工程と、
前記半導体基板に振動片を配置する振動片配置工程と、
前記振動片を覆う蓋を前記半導体基板に接合する蓋接合工程と、を含むことを特徴とする。
前記孔の内面に絶縁膜を形成する絶縁膜形成工程と、
前記孔内に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記貫通電極形成工程の後に、前記半導体基板の前記第１面に集積回路を形成する集積回路形成工程と、
前記半導体基板に振動片を配置する振動片配置工程と、
前記振動片を覆う蓋を前記半導体基板に接合する蓋接合工程と、を含むことを特徴とする。
本適用例に係る振動デバイスの製造方法では、前記孔形成工程では、前記孔を前記第２面に貫通させず、
前記貫通電極形成工程よりも後に、前記半導体基板を前記第２面側から薄肉化して前記孔を前記第２面に貫通させる基板薄肉化工程を含むことが好ましい。
前記貫通電極形成工程よりも後に、前記半導体基板を前記第２面側から薄肉化して前記孔を前記第２面に貫通させる基板薄肉化工程を含むことが好ましい。
本適用例に係る振動デバイスの製造方法では、前記基板薄肉化工程は、前記蓋接合工程よりも後に行われることが好ましい。
本適用例に係る振動デバイスの製造方法では、前記基板薄肉化工程の後に、前記第２面に前記貫通電極と電気的に接続される端子を形成する端子形成工程を含むことが好ましい。
本適用例に係る振動デバイスの製造方法では、前記半導体基板は、シリコン基板であり、
前記絶縁膜形成工程では、前記シリコン基板を熱酸化させることにより前記絶縁膜を形成することが好ましい。
前記絶縁膜形成工程では、前記シリコン基板を熱酸化させることにより前記絶縁膜を形成することが好ましい。
本適用例に係る振動デバイスの製造方法では、前記導電性材料は、導電性ポリシリコンであることが好ましい。
以下、本適用例に係る振動デバイスの製造方法を添付図面に示す実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、第１実施形態に係る振動デバイスを示す断面図である。図２は、図１の振動デバイスが有する振動片を示す平面図である。図３は、図１の振動デバイスの製造工程を示す図である。図４ないし図１２は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図１３は、従来の振動デバイスの構成を示す断面図である。なお、説明の便宜上、各図には、互いに直交する３軸をＸ軸、Ｙ軸およびＺ軸として図示している。また、Ｚ軸方向の矢印が向く側を「上」とも言い、反対側を「下」とも言う。また、Ｚ軸方向からの平面視を単に「平面視」とも言う。また、以下の説明では、「上面に形成（配置）」とは、上面に直接形成（配置）する場合の他、上面から所定距離離間した位置に形成（配置）する場合、すなわち、「上面側に形成（配置）」する場合も含む。下面についても同様である。
図１は、第１実施形態に係る振動デバイスを示す断面図である。図２は、図１の振動デバイスが有する振動片を示す平面図である。図３は、図１の振動デバイスの製造工程を示す図である。図４ないし図１２は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図１３は、従来の振動デバイスの構成を示す断面図である。なお、説明の便宜上、各図には、互いに直交する３軸をＸ軸、Ｙ軸およびＺ軸として図示している。また、Ｚ軸方向の矢印が向く側を「上」とも言い、反対側を「下」とも言う。また、Ｚ軸方向からの平面視を単に「平面視」とも言う。また、以下の説明では、「上面に形成（配置）」とは、上面に直接形成（配置）する場合の他、上面から所定距離離間した位置に形成（配置）する場合、すなわち、「上面側に形成（配置）」する場合も含む。下面についても同様である。
振動デバイス１の製造方法を説明する前に、まず、この製造方法により製造される振動デバイス１の一例について簡単に説明する。図１に示す振動デバイス１は、ベース基板２と、ベース基板２の上面に配置されている振動片３と、振動片３を覆ってベース基板２の上面に接合されているリッド４と、を有する。
ベース基板２は、シリコン基板である。ただし、ベース基板２としては、特に限定されず、シリコン以外の半導体基板、例えば、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ等の半導体基板を用いてもよい。
また、ベース基板２は、表裏関係にある第１面としての上面２ａおよび第２面としての下面２ｂを有し、その表面が絶縁膜２０で覆われている。また、ベース基板２の上面２ａには振動片３と電気的に接続されている集積回路５が形成されている。集積回路５は、素子分離領域Ｔ１と、素子分離領域Ｔ１に囲まれた活性化領域Ｔ２と、を有し、活性化領域Ｔ２にトランジスタ等の図示しない能動素子が形成されている。ベース基板２に集積回路５を形成することにより、ベース基板２のスペースを有効活用することができる。特に、上面２ａに集積回路５を形成することにより、集積回路５を後述する収納空間Ｓ内に配置することができ、集積回路５を外部環境から保護することができる。集積回路５としては、特に限定されず、例えば、振動片３を発振させてクロック信号等の基準信号の周波数を生成する発振回路が挙げられる。
また、ベース基板２の上面２ａには、絶縁層５１、配線層５２、絶縁層５３、パッシベーション膜５４および端子層５５が積層された積層体５０が設けられ、配線層５２に含まれる配線を介して、上面２ａに形成された複数の図示しない能動素子が電気的に接続され、集積回路５が構成されている。端子層５５は、配線層５２と電気的に接続されており、振動片３との電気的な接続をとるための一対の端子５５１、５５２を含む。なお、説明の便宜上、積層体５０に１つの配線層５２が含まれている構成としているが、これに限定されず、複数の配線層５２が絶縁層５３を介して積層されていてもよい。つまり、絶縁層５１とパッシベーション膜５４との間に、配線層５２と絶縁層５３とが交互に複数回積層されていてもよい。
また、ベース基板２の下面２ｂには複数の端子５６が設けられている。また、これら端子５６は、それぞれ、ベース基板２を厚さ方向に貫通する貫通電極５７を介して集積回路５と電気的に接続されている。このような端子５６は、回路基板等の外部の電子機器と電気的な接続を図るための外部接続端子として機能する。複数の端子５６には、例えば、電源に繋がる端子、グランドに繋がる端子、集積回路５からの発振信号が出力される端子が含まれている。ただし、端子５６の数や用途としては、特に限定されず、集積回路５の構成に応じて適宜設定することができる。なお、各図では、一部の端子５６の図示を省略している。
リッド４は、ベース基板２と同様、シリコン基板である。これにより、ベース基板２とリッド４との線膨張係数が等しくなり、熱膨張に起因する熱応力の発生が抑えられ、優れた振動特性を有する振動デバイス１となる。また、振動デバイス１を半導体プロセスによって形成することができるため、振動デバイス１を精度よく製造することができると共に、その小型化を図ることができる。ただし、リッド４としては、特に限定されず、シリコン以外の半導体基板、例えば、Ｇｅ、ＧａＰ、ＧａＡｓ、ＩｎＰ等の半導体基板を用いてもよい。
リッド４は、その下面に開口し、内部に振動片３を収納している有底の凹部４１を有する。そして、リッド４は、その下面において接合部材６を介してベース基板２の上面２ａに接合されている。これにより、リッド４とベース基板２との間に振動片３を収納する収納空間Ｓが形成される。収納空間Ｓは、気密であり、減圧状態、好ましくはより真空に近い状態となっている。これにより、振動片３の発振特性が向上する。ただし、収納空間Ｓの雰囲気は、特に限定されず、例えば、窒素またはＡｒ等の不活性ガスを封入した雰囲気であってもよく、減圧状態でなく大気圧状態または加圧状態となっていてもよい。
振動片３は、図２に示すように、振動基板３１と、振動基板３１の表面に配置された電極と、を有する。振動基板３１は、厚みすべり振動モードを有し、本実施形態ではＡＴカット水晶基板から形成されている。ＡＴカット水晶基板は、三次の周波数温度特性を有しているため、優れた温度特性を有する振動片３となる。また、電極は、振動基板３１の上面に配置された励振電極３２１と、下面に励振電極３２１と対向して配置された励振電極３２２と、を有する。また、電極は、振動基板３１の下面に配置された一対の端子３２３、３２４と、端子３２３と励振電極３２１とを電気的に接続する配線３２５と、端子３２４と励振電極３２２とを電気的に接続する配線３２６と、を有する。
なお、振動片３の構成は、上述の構成に限定されない。例えば、振動片３は、励振電極３２１、３２２に挟まれた振動領域がその周囲から突出したメサ型となっていてもよいし、逆に、振動領域がその周囲から凹没した逆メサ型となっていてもよい。また、振動基板３１の周囲を研削するベベル加工や、上面および下面を凸曲面とするコンベックス加工が施されていてもよい。
また、振動片３としては、厚みすべり振動モードで振動するものに限定されず、例えば、複数の振動腕が面内方向に屈曲振動する振動片であってもよい。つまり、振動基板３１は、ＡＴカット水晶基板から形成されたものに限定されず、ＡＴカット水晶基板以外の水晶基板、例えば、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板等から形成されていてもよい。また、本実施形態では、振動基板３１が水晶で構成されているが、これに限定されず、例えば、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ランガライト、ニオブ酸カリウム、リン酸ガリウム等の圧電単結晶体により構成されていてもよいし、これら以外の圧電単結晶体で構成されていてもよい。更にまた、振動片３は、圧電駆動型の振動片に限らず、静電気力を用いた静電駆動型の振動片であってもよい。
このような振動片３は、導電性の接合部材Ｂ１、Ｂ２によってベース基板２の上面２ａ、より具体的には積層体５０の上面に接合部材Ｂ１、Ｂ２を介して固定されている。また、接合部材Ｂ１は、積層体５０が有する端子５５１と振動片３が有する端子３２３とを電気的に接続し、接合部材Ｂ２は、積層体５０が有する端子５５２と振動片３が有する端子３２４とを電気的に接続している。これにより、振動片３と集積回路５とが電気的に接続される。
接合部材Ｂ１、Ｂ２としては、導電性と接合性とを兼ね備えていれば、特に限定されず、例えば、金バンプ、銀バンプ、銅バンプ、はんだバンプ等の各種金属バンプ、ポリイミド系、エポキシ系、シリコーン系、アクリル系の各種接着剤に銀フィラー等の導電性フィラーを分散させた導電性接着剤等を用いることができる。接合部材Ｂ１、Ｂ２として前者の金属バンプを用いると、接合部材Ｂ１、Ｂ２からのガスの発生を抑制でき、収納空間Ｓの環境変化、特に圧力の上昇を効果的に抑制することができる。一方、接合部材Ｂ１、Ｂ２として後者の導電性接着剤を用いると、接合部材Ｂ１、Ｂ２が金属バンプに比べて柔らかくなり、振動片３に応力が伝わり難くなる。
以上、振動デバイス１の構成について簡単に説明した。次に、振動デバイス１の製造方法について、図３ないし図１２を参照しつつ具体的に説明する。振動デバイス１の製造方法は、図３に示すように、ベース基板２の上面２ａに開口する孔２１を形成する孔形成工程Ｓ１１と、孔２１の内面に絶縁膜２０を形成する絶縁膜形成工程Ｓ１２と、孔２１内に導電性材料を充填して貫通電極５７を形成する貫通電極形成工程Ｓ１３と、上面２ａに集積回路５を形成する集積回路形成工程Ｓ１４と、上面２ａに振動片３を配置する振動片配置工程Ｓ１５と、振動片３を覆うリッド４をベース基板２に接合する蓋接合工程Ｓ１６と、ベース基板２を薄肉化する基板薄肉化工程Ｓ１７と、ベース基板２の下面２ｂに端子５６を形成する端子形成工程Ｓ１８と、個片化工程Ｓ１９と、を含んでいる。以下、これら各工程Ｓ１１～Ｓ１８について順に詳しく説明する。なお、図４～図１１中の点線は、振動デバイス１が完成するまでに切断または除去される部分を示す。
＜孔形成工程Ｓ１１＞
図４に示すように、シリコンウエハに含まれるベース基板２を準備し、ベース基板２に、その上面２ａに開口する孔２１を形成する。ここで準備するベース基板２は、図１に示す完成品となった状態でのベース基板２の厚さよりも厚い。これにより、ベース基板２の強度が高くなり、ハンドリングが向上する。また、孔２１は、図１に示す完成品となった状態でのベース基板２の厚さよりも深い有底の凹部で構成され、ベース基板２の下面２ｂまで貫通していない。孔２１を有底の凹部とすることにより、例えば、孔２１を下面２ｂに貫通させた場合と比べて、孔２１の形成時間が短くなる。また、貫通電極形成工程Ｓ１３において、孔２１内に導電性材料を充填し易くなり、貫通電極５７を形成し易くなる。孔２１の形成方法としては、特に限定されないが、例えば、ドライエッチング、特に、ボッシュ・プロセスにより形成することができる。これにより、高アスペクト比の孔２１を形成することができ、振動デバイス１の小型化を図ることができる。なお、これに限定されず、本工程において、孔２１を下面２ｂに貫通させてもよい。
図４に示すように、シリコンウエハに含まれるベース基板２を準備し、ベース基板２に、その上面２ａに開口する孔２１を形成する。ここで準備するベース基板２は、図１に示す完成品となった状態でのベース基板２の厚さよりも厚い。これにより、ベース基板２の強度が高くなり、ハンドリングが向上する。また、孔２１は、図１に示す完成品となった状態でのベース基板２の厚さよりも深い有底の凹部で構成され、ベース基板２の下面２ｂまで貫通していない。孔２１を有底の凹部とすることにより、例えば、孔２１を下面２ｂに貫通させた場合と比べて、孔２１の形成時間が短くなる。また、貫通電極形成工程Ｓ１３において、孔２１内に導電性材料を充填し易くなり、貫通電極５７を形成し易くなる。孔２１の形成方法としては、特に限定されないが、例えば、ドライエッチング、特に、ボッシュ・プロセスにより形成することができる。これにより、高アスペクト比の孔２１を形成することができ、振動デバイス１の小型化を図ることができる。なお、これに限定されず、本工程において、孔２１を下面２ｂに貫通させてもよい。
＜絶縁膜形成工程Ｓ１２＞
図５に示すように、ベース基板２を熱酸化し、ベース基板２の表面、特に孔２１の内面に酸化シリコン（ＳｉＯ２）からなる絶縁膜２０を形成する。絶縁膜２０を熱酸化により形成することにより、ベース基板２の表面に緻密で均質な絶縁膜２０を形成することができる。また、絶縁膜２０とベース基板２との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。ただし、絶縁膜２０の構成材料としては、特に限定されず、例えば、窒化シリコン（ＳｉＮ）で構成されていてもよい。また、絶縁膜２０の形成方法としては、熱酸化に限定されず、例えば、ＣＶＤ（Chemical Vapor Deposition）によって形成してもよい。
図５に示すように、ベース基板２を熱酸化し、ベース基板２の表面、特に孔２１の内面に酸化シリコン（ＳｉＯ２）からなる絶縁膜２０を形成する。絶縁膜２０を熱酸化により形成することにより、ベース基板２の表面に緻密で均質な絶縁膜２０を形成することができる。また、絶縁膜２０とベース基板２との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。ただし、絶縁膜２０の構成材料としては、特に限定されず、例えば、窒化シリコン（ＳｉＮ）で構成されていてもよい。また、絶縁膜２０の形成方法としては、熱酸化に限定されず、例えば、ＣＶＤ（Chemical Vapor Deposition）によって形成してもよい。
＜貫通電極形成工程Ｓ１３＞
図６に示すように、孔２１内に導電性材料を充填し、この状態では非貫通であるが、完成時にはベース基板２を貫通する貫通電極５７を形成する。導電性材料としては、特に限定されないが、本実施形態では、導電性のポリシリコンを用いている。導電性のポリシリコンとは、例えば、リン（Ｐ）、ボロン（Ｂ）、砒素（Ａｓ）等の不純物をドープして導電性を付与したポリシリコンのことを言う。このように、導電性材料をポリシリコンとすることにより、後の集積回路形成工程Ｓ１４において加わる熱に対して十分な耐性を有する貫通電極５７となる。そのため、貫通電極５７を原因とする電気不良が生じ難くなる。また、ベース基板２との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。ただし、導電性材料としては、特に限定されず、例えば、タングステン（Ｗ）等の耐熱性に優れる金属材料を用いることもできる。
図６に示すように、孔２１内に導電性材料を充填し、この状態では非貫通であるが、完成時にはベース基板２を貫通する貫通電極５７を形成する。導電性材料としては、特に限定されないが、本実施形態では、導電性のポリシリコンを用いている。導電性のポリシリコンとは、例えば、リン（Ｐ）、ボロン（Ｂ）、砒素（Ａｓ）等の不純物をドープして導電性を付与したポリシリコンのことを言う。このように、導電性材料をポリシリコンとすることにより、後の集積回路形成工程Ｓ１４において加わる熱に対して十分な耐性を有する貫通電極５７となる。そのため、貫通電極５７を原因とする電気不良が生じ難くなる。また、ベース基板２との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。ただし、導電性材料としては、特に限定されず、例えば、タングステン（Ｗ）等の耐熱性に優れる金属材料を用いることもできる。
＜集積回路形成工程Ｓ１４＞
図７に示すように、ベース基板２の上面２ａ側に素子分離領域Ｔ１と、この素子分離領域Ｔ１に囲まれた活性化領域Ｔ２とを形成し、活性化領域Ｔ２にトランジスタ等の図示しない能動素子を少なくとも１つ形成する。なお、貫通電極５７は、素子分離領域Ｔ１と重ならないように、言い換えると活性化領域Ｔ２と重なるように、その位置が設計されている。次に、ベース基板２の上面２ａに、絶縁層５１、配線層５２、絶縁層５３、パッシベーション膜５４および端子層５５を順に積層して積層体５０を形成する。積層体５０は、ベース基板２の上面２ａのリッド４との接合部分を除いて形成する。以上のようにして、集積回路５が形成される。
図７に示すように、ベース基板２の上面２ａ側に素子分離領域Ｔ１と、この素子分離領域Ｔ１に囲まれた活性化領域Ｔ２とを形成し、活性化領域Ｔ２にトランジスタ等の図示しない能動素子を少なくとも１つ形成する。なお、貫通電極５７は、素子分離領域Ｔ１と重ならないように、言い換えると活性化領域Ｔ２と重なるように、その位置が設計されている。次に、ベース基板２の上面２ａに、絶縁層５１、配線層５２、絶縁層５３、パッシベーション膜５４および端子層５５を順に積層して積層体５０を形成する。積層体５０は、ベース基板２の上面２ａのリッド４との接合部分を除いて形成する。以上のようにして、集積回路５が形成される。
このように、貫通電極５７を形成してから集積回路５を形成することにより、製造中に集積回路５が受ける熱ダメージ（熱履歴）を低減することができる。具体的には、集積回路５を形成してから貫通電極５７を形成する方法では、絶縁膜２０および貫通電極５７を形成する際の熱が集積回路５に加わるが、本実施形態の方法では、少なくとも、絶縁膜２０および貫通電極５７を形成する際の熱は、集積回路５に加わらない。そのため、集積回路５の信頼性の低下を抑制することができる。また、集積回路５を形成する前に貫通電極５７を形成することにより、集積回路５の熱ダメージを考慮することなく、適切な温度下で絶縁膜２０や貫通電極５７を形成することができる。そのため、絶縁膜２０や貫通電極５７の形成不良が生じ難くなる。
積層体５０の各層は、例えば、ＣＶＤによる成膜と、エッチングによるパターニングとを用いて形成することができる。本実施形態は、絶縁層５１、５３が酸化シリコン（ＳｉＯ２）で構成され、配線層５２および端子層５５が導電性のポリシリコンで構成され、パッシベーション膜５４は、窒化シリコン（ＳｉＮ）で構成されている。このように、各層をシリコン系の材料で構成することにより、積層体５０とベース基板２との線膨張係数差を小さくすることができる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。ただし、各層の構成材料としては、特に限定されない。
＜振動片配置工程Ｓ１５＞
図８に示すように、振動片３を準備し、この振動片３を接合部材Ｂ１、Ｂ２を介してベース基板２の上面２ａ、具体的には積層体５０の上面に接合する。また、これにより、接合部材Ｂ１を介して積層体５０の端子５５１と振動片３の端子３２３とを電気的に接続し、接合部材Ｂ２を介して積層体５０の端子５５２と振動片３の端子３２４とを電気的に接続する。これにより、振動片３と集積回路５とが電気的に接続される。
図８に示すように、振動片３を準備し、この振動片３を接合部材Ｂ１、Ｂ２を介してベース基板２の上面２ａ、具体的には積層体５０の上面に接合する。また、これにより、接合部材Ｂ１を介して積層体５０の端子５５１と振動片３の端子３２３とを電気的に接続し、接合部材Ｂ２を介して積層体５０の端子５５２と振動片３の端子３２４とを電気的に接続する。これにより、振動片３と集積回路５とが電気的に接続される。
＜蓋接合工程Ｓ１６＞
図９に示すように、シリコンウエハに含まれるリッド４を準備して、減圧環境下において、接合部材６を介してベース基板２の上面２ａに接合する。なお、ここで準備するリッド４を図１に示す完成品となった状態でのリッド４よりも厚くしておき、後の端子形成工程Ｓ１８の後、個片化工程Ｓ１９の前において、リッド４をその上面側から薄肉化してもよい。これにより、製造中のリッド４の強度が高くなり、ハンドリングが向上する。
図９に示すように、シリコンウエハに含まれるリッド４を準備して、減圧環境下において、接合部材６を介してベース基板２の上面２ａに接合する。なお、ここで準備するリッド４を図１に示す完成品となった状態でのリッド４よりも厚くしておき、後の端子形成工程Ｓ１８の後、個片化工程Ｓ１９の前において、リッド４をその上面側から薄肉化してもよい。これにより、製造中のリッド４の強度が高くなり、ハンドリングが向上する。
＜基板薄肉化工程Ｓ１７＞
図１０に示すように、ベース基板２をその下面２ｂ側から薄肉化し、すなわち、不要部分を除去し、非貫通の貫通電極５７をベース基板２の下面２ｂに貫通させる。薄肉化の方法としては、特に限定されず、例えば、切削、研削、研磨、エッチング等を用いることができる。また、研削、研磨の方法としては、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
図１０に示すように、ベース基板２をその下面２ｂ側から薄肉化し、すなわち、不要部分を除去し、非貫通の貫通電極５７をベース基板２の下面２ｂに貫通させる。薄肉化の方法としては、特に限定されず、例えば、切削、研削、研磨、エッチング等を用いることができる。また、研削、研磨の方法としては、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
＜端子形成工程Ｓ１８＞
図１１に示すように、ベース基板２の下面２ｂに絶縁膜２０を形成した後、貫通電極５７と重なる位置に端子５６を形成する。これにより、貫通電極５７と端子５６とが電気的に接続される。以上により、シリコンウエハ上に複数の振動デバイス１が一体的に形成される。
図１１に示すように、ベース基板２の下面２ｂに絶縁膜２０を形成した後、貫通電極５７と重なる位置に端子５６を形成する。これにより、貫通電極５７と端子５６とが電気的に接続される。以上により、シリコンウエハ上に複数の振動デバイス１が一体的に形成される。
＜個片化工程Ｓ１９＞
図１２に示すように、ダイシングソー等により切断し、各振動デバイス１を切り出して個片化する。以上により、振動デバイス１が得られる。
図１２に示すように、ダイシングソー等により切断し、各振動デバイス１を切り出して個片化する。以上により、振動デバイス１が得られる。
以上、振動デバイス１の製造方法について説明した。このような振動デバイス１の製造方法は、前述したように、表裏関係にある第１面としての上面２ａおよび第２面としての下面２ｂを有する半導体基板としてのベース基板２に、上面２ａに開口する孔２１を形成する孔形成工程Ｓ１１と、孔２１の内面に絶縁膜２０を形成する絶縁膜形成工程Ｓ１２と、孔２１内に導電性材料を充填して貫通電極５７を形成する貫通電極形成工程Ｓ１３と、貫通電極形成工程Ｓ１３の後に、ベース基板２の上面２ａに集積回路５を形成する集積回路形成工程Ｓ１４と、ベース基板２に振動片３を配置する振動片配置工程Ｓ１５と、振動片３を覆う蓋としてのリッド４をベース基板２に接合する蓋接合工程Ｓ１６と、を含む。
このような製造方法では、貫通電極５７を形成してから集積回路５を形成するため、例えば、従来のように、集積回路５を形成してから貫通電極５７を形成する方法と比較して、製造中に集積回路５が受ける熱ダメージ（熱履歴）を低減することができる。そのため、集積回路５の信頼性の低下を効果的に抑制することができる。また、集積回路５を形成する前に、貫通電極５７を形成することにより、集積回路５への熱ダメージの影響を考慮することなく、適切な温度下で絶縁膜２０や貫通電極５７を形成することができる。そのため、絶縁膜２０や貫通電極５７の形成不良が生じ難くなる。
さらには、例えば、集積回路５を形成してから貫通電極５７を形成する方法では、図１３に示すように、配線層５２に貫通電極４７との接続に用いる貫通電極接続用パッド５２１を設け、さらには、貫通電極５７の位置ずれを考慮して、この貫通電極接続用パッド５２１をある程度大きく形成しておく必要がある。したがって、その分、振動デバイス１の大型化を招く。これに対して、本実施形態のように貫通電極５７を形成してから集積回路５を形成する方法によれば、貫通電極５７に対して優れた位置精度で集積回路５を形成することができるし、貫通電極接続用パッド５２１は不要となる。したがって、その分、振動デバイス１の小型化を図ることができる。
また、前述したように、孔形成工程Ｓ１１では、孔２１を下面２ｂに貫通させない。また、振動デバイス１の製造方法は、貫通電極形成工程Ｓ１３よりも後に、ベース基板２を下面２ｂ側から薄肉化して孔２１を下面２ｂに貫通させる基板薄肉化工程Ｓ１７を含んでいる。このように、孔２１を下面２ｂに貫通させないことにより、孔２１を下面２ｂに貫通させる場合と比較して、孔２１の形成時間が短くなる。また、基板薄肉化工程Ｓ１７を含むことにより、それ以前の工程でのベース基板２の強度が高くなる。そのため、基板薄肉化工程Ｓ１７以前の工程においてベース基板２が破損し難くなり、製造時のハンドリングが向上する。ただし、これに限定されず、基板薄肉化工程Ｓ１７を省略してもよい。この場合は、孔形成工程Ｓ１１において、孔２１を下面２ｂまで貫通させて形成すればよい。
また、前述したように、振動デバイス１の製造方法では、基板薄肉化工程Ｓ１７は、蓋接合工程Ｓ１６よりも後に行われる。これにより、ベース基板２を薄肉化する前により多くの工程を終えることができる。そのため、製造中にベース基板２が破損し難くなり、製造時のハンドリングが向上する。ただし、基板薄肉化工程Ｓ１７の工程順は、これに限定されない。
また、前述したように、振動デバイス１の製造方法は、基板薄肉化工程Ｓ１７の後に、下面２ｂに貫通電極５７と電気的に接続される端子５６を形成する端子形成工程Ｓ１８を含んでいる。この端子５６は、外部の電子機器との接続に用いる外部接続端子として機能する。そのため、このような端子５６を形成することにより、外部の電子機器との電気的な接続が容易となる。ただし、端子形成工程Ｓ１８は、省略してもよい。
また、前述したように、ベース基板２は、シリコン基板である。また、絶縁膜形成工程Ｓ１２では、ベース基板２を熱酸化させることにより絶縁膜２０を形成する。絶縁膜２０を熱酸化により形成することにより、ベース基板２の表面に緻密で均質な絶縁膜２０を形成することができる。また、絶縁膜２０とベース基板２との線膨張係数の差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。
また、前述したように、貫通電極５７の構成材料である導電性材料は、導電性ポリシリコンである。このように、導電性材料をポリシリコンとすることにより、集積回路形成工程Ｓ１４において加わる熱に対して十分な耐性を有する貫通電極５７となる。そのため、貫通電極５７を原因とする電気不良が生じ難くなる。また、ベース基板２との線膨張係数の差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス１となる。
＜第２実施形態＞
図１４は、第２実施形態に係る振動デバイスを示す断面図である。図１５は、図１４の振動デバイスの製造工程を示す図である。図１６ないし図２４は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
図１４は、第２実施形態に係る振動デバイスを示す断面図である。図１５は、図１４の振動デバイスの製造工程を示す図である。図１６ないし図２４は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
本実施形態の振動デバイスの製造方法は、集積回路５の位置が異なること以外は、前述した第１実施形態の振動デバイスの製造方法と同様である。なお、以下の説明では、第２実施形態の振動デバイスの製造方法に関し、前述した第１実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図１４ないし図２３では、前述した実施形態と同様の構成について、同一符号を付している。
まず、本実施形態の振動デバイスの製造方法により製造される振動デバイス１の一例について簡単に説明する。図１４に示す振動デバイス１では、ベース基板２の下面２ｂに集積回路５が形成され、上面２ａに一対の端子５６が形成されている。このように、下面２ｂに集積回路５を形成することにより、例えば、前述した第１実施形態のように上面２ａに集積回路５を形成する場合と比べて、下面２ｂにはリッド４との接合領域がない分、集積回路５の形成スペースが大きくなる。なお、本実施形態の場合、集積回路５が有する端子層５５が外部の電子部品との電気的な接続をとるための外部接続端子として機能し、一対の端子５６が振動片３との電気的な接続をとるための端子として機能する。なお、本実施形態では、前述した第１実施形態とは逆に、ベース基板２の下面２ｂが「第１面」となり、上面２ａが「第２面」となる。
以上、振動デバイス１の構成について簡単に説明した。次に、振動デバイス１の製造方法について具体的に説明する。振動デバイス１の製造方法は、図１５に示すように、ベース基板２の下面２ｂに開口する孔２１を形成する孔形成工程Ｓ２１と、孔２１の内面に絶縁膜２０を形成する絶縁膜形成工程Ｓ２２と、孔２１内に導電性材料を充填して貫通電極５７を形成する貫通電極形成工程Ｓ２３と、下面２ｂに集積回路５を形成する集積回路形成工程Ｓ２４と、ベース基板２を薄肉化する基板薄肉化工程Ｓ２５と、ベース基板２の上面２ａに端子５６を形成する端子形成工程Ｓ２６と、上面２ａに振動片３を配置する振動片配置工程Ｓ２７と、振動片３を覆うリッド４をベース基板２に接合する蓋接合工程Ｓ２８と、個片化工程Ｓ２９と、を含んでいる。なお、各工程Ｓ２１～Ｓ２９の内容は、前述した第１実施形態の工程Ｓ１１～Ｓ１９と同様であるため、以下では、工程Ｓ２１～Ｓ２９について簡単に説明する。
＜孔形成工程Ｓ２１＞
図１６に示すように、ベース基板２を準備し、ベース基板２に、その下面２ｂに開口する孔２１を形成する。
図１６に示すように、ベース基板２を準備し、ベース基板２に、その下面２ｂに開口する孔２１を形成する。
＜絶縁膜形成工程Ｓ２２＞
図１７に示すように、ベース基板２を熱酸化し、ベース基板２の表面、特に孔２１の内面に酸化シリコン（ＳｉＯ２）からなる絶縁膜２０を形成する。
図１７に示すように、ベース基板２を熱酸化し、ベース基板２の表面、特に孔２１の内面に酸化シリコン（ＳｉＯ２）からなる絶縁膜２０を形成する。
＜貫通電極形成工程Ｓ２３＞
図１８に示すように、孔２１内に導電性材料を充填し、非貫通の貫通電極５７を形成する。
図１８に示すように、孔２１内に導電性材料を充填し、非貫通の貫通電極５７を形成する。
＜集積回路形成工程Ｓ２４＞
図１９に示すように、ベース基板２の下面２ｂに集積回路５を形成する。
図１９に示すように、ベース基板２の下面２ｂに集積回路５を形成する。
＜基板薄肉化工程Ｓ２５＞
図２０に示すように、ベース基板２をその上面２ａ側から薄肉化し、非貫通の貫通電極５７をベース基板２の上面２ａに貫通させる。
図２０に示すように、ベース基板２をその上面２ａ側から薄肉化し、非貫通の貫通電極５７をベース基板２の上面２ａに貫通させる。
＜端子形成工程Ｓ２６＞
図２１に示すように、ベース基板２の上面２ａに絶縁膜２０を形成した後、貫通電極５７と重なる位置に端子５６を形成する。
図２１に示すように、ベース基板２の上面２ａに絶縁膜２０を形成した後、貫通電極５７と重なる位置に端子５６を形成する。
＜振動片配置工程Ｓ２７＞
図２２に示すように、振動片３を準備し、この振動片３を接合部材Ｂ１、Ｂ２を介してベース基板２の上面２ａに接合する。また、接合部材Ｂ１を介して端子５６１と振動片３の端子３２３とを電気的に接続し、接合部材Ｂ２を介して端子５６２と振動片３の端子３２４とを電気的に接続する。
図２２に示すように、振動片３を準備し、この振動片３を接合部材Ｂ１、Ｂ２を介してベース基板２の上面２ａに接合する。また、接合部材Ｂ１を介して端子５６１と振動片３の端子３２３とを電気的に接続し、接合部材Ｂ２を介して端子５６２と振動片３の端子３２４とを電気的に接続する。
＜蓋接合工程Ｓ２８＞
図２３に示すように、リッド４を準備して、減圧環境下において、接合部材６を介してベース基板２の上面２ａに接合する。
図２３に示すように、リッド４を準備して、減圧環境下において、接合部材６を介してベース基板２の上面２ａに接合する。
＜個片化工程Ｓ２９＞
図２４に示すように、ダイシングソー等によって各振動デバイス１を個片化する。以上により、振動デバイス１が得られる。
図２４に示すように、ダイシングソー等によって各振動デバイス１を個片化する。以上により、振動デバイス１が得られる。
以上、振動デバイス１の製造方法について説明した。このような振動デバイス１の製造方法は、前述したように、表裏関係にある第１面としての下面２ｂおよび第２面としての上面２ａを有する半導体基板としてのベース基板２の下面２ｂに開口する孔２１を形成する孔形成工程Ｓ２１と、孔２１の内面に絶縁膜２０を形成する絶縁膜形成工程Ｓ２２と、孔２１内に導電性材料を充填して貫通電極５７を形成する貫通電極形成工程Ｓ２３と、下面２ｂに集積回路５を形成する集積回路形成工程Ｓ２４と、上面２ａに振動片３を配置する振動片配置工程Ｓ２７と、振動片３を覆う蓋としてのリッド４をベース基板２に接合する蓋接合工程Ｓ２８と、を含む。
このような製造方法では、貫通電極５７を形成してから集積回路５を形成するため、例えば、従来のように、集積回路５を形成してから貫通電極５７を形成する方法と比較して、製造中に集積回路５が受ける熱ダメージ（熱履歴）を低減することができる。そのため、集積回路５の信頼性の低下を効果的に抑制することができる。また、集積回路５を形成する前に、貫通電極５７を形成することにより、集積回路５への熱ダメージの影響を考慮することなく、適切な温度下で絶縁膜２０や貫通電極５７を形成することができる。そのため、絶縁膜２０や貫通電極５７の形成不良が生じ難くなる。さらには、振動デバイス１の小型化を図ることができる。
以上のような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
以上、本適用例の振動デバイスの製造方法を図示の実施形態に基づいて説明したが、本適用例は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本適用例に、他の任意の構成物が付加されていてもよい。また、本適用例は、前記各実施形態のうちの、任意の２以上の構成を組み合わせたものであってもよい。
１…振動デバイス、２…ベース基板、２ａ…上面、２ｂ…下面、２０…絶縁膜、２１…孔、３…振動片、３１…振動基板、３２１、３２２…励振電極、３２３、３２４…端子、３２５、３２６…配線、４…リッド、４１…凹部、４７…貫通電極、５…集積回路、５０…積層体、５１…絶縁層、５２…配線層、５２１…貫通電極接続用パッド、５３…絶縁層、５４…パッシベーション膜、５５…端子層、５５１、５５２…端子、５６、５６１、５６２…端子、５７…貫通電極、６…接合部材、Ｂ１、Ｂ２…接合部材、Ｓ…収納空間、Ｓ１１…孔形成工程、Ｓ１２…絶縁膜形成工程、Ｓ１３…貫通電極形成工程、Ｓ１４…集積回路形成工程、Ｓ１５…振動片配置工程、Ｓ１６…蓋接合工程、Ｓ１７…基板薄肉化工程、Ｓ１８…端子形成工程、Ｓ１９…個片化工程、Ｓ２１…孔形成工程、Ｓ２２…絶縁膜形成工程、Ｓ２３…貫通電極形成工程、Ｓ２４…集積回路形成工程、Ｓ２５…基板薄肉化工程、Ｓ２６…端子形成工程、Ｓ２７…振動片配置工程、Ｓ２８…蓋接合工程、Ｓ２９…個片化工程、Ｔ１…素子分離領域、Ｔ２…活性化領域
Claims (5)
- 表裏関係にある第１面および第２面を有する半導体基板に、前記第１面に開口する孔を形成する孔形成工程と、
前記孔の内面に絶縁膜を形成する絶縁膜形成工程と、
前記孔内に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記貫通電極形成工程の後に、前記半導体基板の前記第１面に集積回路を形成する集積回路形成工程と、
前記半導体基板に振動片を配置する振動片配置工程と、
前記振動片を覆う蓋を前記半導体基板に接合する蓋接合工程と、を含み、
前記孔形成工程では、前記孔を前記第２面に貫通させず、
前記集積回路形成工程よりも後に、前記半導体基板を前記第２面側から薄肉化して前記孔を前記第２面に貫通させ、前記貫通電極を前記第２面に貫通させる基板薄肉化工程を含むことを特徴とする振動デバイスの製造方法。 - 前記基板薄肉化工程は、前記蓋接合工程よりも後に行われる請求項１に記載の振動デバイスの製造方法。
- 前記基板薄肉化工程の後に、前記第２面に前記貫通電極と電気的に接続される端子を形成する端子形成工程を含む請求項１または２に記載の振動デバイスの製造方法。
- 前記半導体基板は、シリコン基板であり、
前記絶縁膜形成工程では、前記シリコン基板を熱酸化させることにより前記絶縁膜を形成する請求項１ないし３のいずれか１項に記載の振動デバイスの製造方法。 - 前記導電性材料は、導電性ポリシリコンである請求項４に記載の振動デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019179270A JP7423963B2 (ja) | 2019-09-30 | 2019-09-30 | 振動デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019179270A JP7423963B2 (ja) | 2019-09-30 | 2019-09-30 | 振動デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021057755A JP2021057755A (ja) | 2021-04-08 |
| JP7423963B2 true JP7423963B2 (ja) | 2024-01-30 |
Family
ID=75272865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019179270A Active JP7423963B2 (ja) | 2019-09-30 | 2019-09-30 | 振動デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7423963B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019310A (ja) | 2005-07-08 | 2007-01-25 | Seiko Epson Corp | 圧電デバイス、圧電デバイスの製造方法及び電子機器 |
| JP2008109636A (ja) | 2006-09-28 | 2008-05-08 | Nippon Dempa Kogyo Co Ltd | 半導体ｉｃ及びその製造方法 |
| JP2010273362A (ja) | 2010-07-07 | 2010-12-02 | Seiko Epson Corp | 電子部品 |
| JP2014086963A (ja) | 2012-10-25 | 2014-05-12 | Seiko Instruments Inc | パッケージおよびパッケージの製造方法 |
| JP2014138118A (ja) | 2013-01-17 | 2014-07-28 | Tokyo Electron Ltd | 貫通ヴィアの形成方法および電子製品の製造方法 |
| JP2017139717A (ja) | 2016-02-02 | 2017-08-10 | 新日本無線株式会社 | 圧電発振器及びその製造方法 |
-
2019
- 2019-09-30 JP JP2019179270A patent/JP7423963B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019310A (ja) | 2005-07-08 | 2007-01-25 | Seiko Epson Corp | 圧電デバイス、圧電デバイスの製造方法及び電子機器 |
| JP2008109636A (ja) | 2006-09-28 | 2008-05-08 | Nippon Dempa Kogyo Co Ltd | 半導体ｉｃ及びその製造方法 |
| JP2010273362A (ja) | 2010-07-07 | 2010-12-02 | Seiko Epson Corp | 電子部品 |
| JP2014086963A (ja) | 2012-10-25 | 2014-05-12 | Seiko Instruments Inc | パッケージおよびパッケージの製造方法 |
| JP2014138118A (ja) | 2013-01-17 | 2014-07-28 | Tokyo Electron Ltd | 貫通ヴィアの形成方法および電子製品の製造方法 |
| JP2017139717A (ja) | 2016-02-02 | 2017-08-10 | 新日本無線株式会社 | 圧電発振器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021057755A (ja) | 2021-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718284B2 (ja) | 表面実装水晶発振器 | |
| US20170272051A1 (en) | Acoustic wave device | |
| US20220239274A1 (en) | Resonator Device And Method For Manufacturing Resonator Device | |
| WO2022179479A1 (zh) | 一种mems器件及其制作方法 | |
| US20230208388A1 (en) | Vibrator device and method for manufacturing vibrator device | |
| JP2022084153A (ja) | 振動デバイス | |
| JP7423963B2 (ja) | 振動デバイスの製造方法 | |
| JP2011228980A (ja) | 振動片、振動子、発振器、および電子機器 | |
| JP2020036262A (ja) | 振動デバイスの製造方法 | |
| CN113328720B (zh) | 振动器件 | |
| CN112583376B (zh) | 振动器件 | |
| JP2022032563A (ja) | 振動デバイス | |
| JP2022084154A (ja) | 振動デバイス | |
| US20220344577A1 (en) | Method For Manufacturing Vibration Device | |
| CN114175502A (zh) | 压电振子以及具备该压电振子的振荡器 | |
| US20220345107A1 (en) | Vibration Device | |
| US12009801B2 (en) | Resonator device | |
| JP7497604B2 (ja) | 振動デバイス、電子機器および移動体 | |
| US11652467B2 (en) | Vibration device | |
| US11689183B2 (en) | Resonator device | |
| JP2019036784A (ja) | 電子部品およびその製造方法 | |
| JP2022085834A (ja) | 振動デバイス | |
| JP2023108260A (ja) | 振動デバイス | |
| JP2022183735A (ja) | 振動デバイス | |
| JP2021119652A (ja) | 半導体回路基板および検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7423963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |